CN111315119A - 线路板及线路板制作方法 - Google Patents
线路板及线路板制作方法 Download PDFInfo
- Publication number
- CN111315119A CN111315119A CN201811519240.7A CN201811519240A CN111315119A CN 111315119 A CN111315119 A CN 111315119A CN 201811519240 A CN201811519240 A CN 201811519240A CN 111315119 A CN111315119 A CN 111315119A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- circuit
- board
- copper
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000000126 substance Substances 0.000 claims abstract description 19
- -1 polytetrafluoroethylene Polymers 0.000 claims description 58
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 57
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 57
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 29
- 229910052802 copper Inorganic materials 0.000 claims description 26
- 239000010949 copper Substances 0.000 claims description 26
- 239000011889 copper foil Substances 0.000 claims description 22
- 239000002313 adhesive film Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 28
- 238000012546 transfer Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000004809 Teflon Substances 0.000 description 8
- 229920006362 Teflon® Polymers 0.000 description 8
- 230000003139 buffering effect Effects 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000005553 drilling Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 239000003814 drug Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000009931 pascalization Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种线路板,包括:两第一线路板;芯板,设置在两第一线路板之间;其中,所述芯板包括:衬底基板;设置在所述衬底基板上的通孔,所述通孔贯穿所述衬底基板的相对两表面且与所述第一线路板上的连接孔对应;所述通孔内填充有导电物质,且所述导电物质高于所述衬底基板的两相对表面,以将与所述芯板连接的两第一线路板电性连接。以此解决线路板存在缺口甚至开口缺陷,提高产品的可靠性。
Description
技术领域
本发明涉及线路板领域,尤其涉及一种线路板及线路板的制作方法。
背景技术
当雷达的速度达到77G的水平时,如常见的汽车雷达,其印刷线路板的材料选择和结构设计就变得非常困难;因为只有纯的聚四氟乙烯材料芯板才能满足其信号传递和损耗要求,目前常见的聚四氟乙烯的半固化片因为玻璃布的原因都无法达到芯板水平的介电常数(Dk)和损耗因子(Df),所以77G级别的雷达产品多为单双面板,很少能设计成集成度更高的多层板。如果要设计更高集成度的多层纯聚四氟乙烯线路板,就必须采用纯的聚四氟乙烯芯板直接压合成,这种工艺虽然能勉强制成多层的纯聚四氟乙烯线路板,但会存在严重的可靠性问题,层与层之间的接触是靠焊盘之间物理接触,连接的可靠性差,而且因为没有半固化片作为缓冲,焊盘与基材之间在压合后形成了高度差,外层制作图形时,图形转移的辅料干膜就无法完全贴牢,这样在做外层图形转移时,蚀刻药水渗入未贴牢的干膜位置时就会造成图形线路的缺口甚至是开路。
发明内容
本发明主要解决的技术问题是提供一种线路板及其制作方法,以解决线路板存在缺口甚至开口缺陷问题,进而提高产品的可靠性。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种线路板,包括:
两第一线路板;
芯板,设置于两第一线路板之间;
其中,所述芯板包括:
衬底基板;
设置在所述衬底基板上的通孔,所述通孔贯穿所述衬底基板的相对两表面且与所述第一线路板上的连接孔对应;
所述通孔内填充有导电物质,且所述导电物质高于所述衬底基板的两相对表面,以将与所述芯板连接的第一线路板电性连接。
为解决上述技术问题,本发明采用的另一个技术方案是:提供一种线路板的制作方法,包括:
提供两第一线路板;
在所述两第一线路板之间设置芯板;
其中,所述芯板包括;
提供衬底基板;
在所述衬底基板相对两表面形成微粘膜;
在具有微粘膜的衬底基板的相对两表面形成与所述第一线路板上的连接孔对应的通孔;
在所述通孔内填充导电物质;及
去除所述微粘膜。
本发明的有益效果是:通过在所述第一线路板和所述第二线路板及所述两相邻第二线路板之间设置芯板,以达到线路板在高温高压处理下无缺口甚至开路的效果。
附图说明
图1是现有技术的线路板结构示意图;
图2是本发明线路板第一实施例的结构示意图;
图3是本发明线路板第二实施例的结构示意图;
图4a-图4h是本发明线路板工艺流程示意图;
图5a是本发明第一线路板的制作方法的流程示意图;
图5b是本发明第二线路板的制作方法的流程示意图;
图5c是本发明芯板的制作方法的流程示意图;
图5d是本发明线路板配合后外层制作方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本发明进行详细的说明。
请参见图1,为现有的线路板结构示意图。所述线路板的外层经过高温压合会产生高度差,在外层贴膜时由于高度差而贴膜不牢,再经过曝光、显影和蚀刻之后,会使贴膜不牢的地方渗入蚀刻药水,导致线路板产生线路缺陷,再去膜之后,凹陷位置会存在缺口甚至开路缺陷。
请参见图2,为本发明线路板第一实施例的结构示意图。所述线路板包括:
两第一线路板31及设置在所述两第一线路板31之间的芯板32。
其中,所述芯板32包括:衬底基板,所述衬底基板的材料为聚四氟乙烯;设置在所述衬底基板上的通孔33,所述通孔33贯穿所述衬底基板的相对两表面且与所述两第一线路板31上的连接孔34对应;所述通孔33在衬底基板的一个表面的直径大于在所述衬底基板的另一表面的直径;或在衬底基板的一个表面的直径等于在所述衬底基板的另一表面的直径。所述通孔33内填充有导电物质,且所述导电物质高出所述衬底基板的两相对表面,以将与所述芯板32连接的两第一线路板31电性连接。在其他实施例中,所述芯板32可以采用聚四氟乙烯覆铜板,将聚四氟乙烯覆铜板相对两表面的铜箔去除后作为所述芯板32的衬底基板。在本实施例中,所述衬底基板的材料为聚四氟乙烯,是为了线路板在后续高温压合过程中不会变形,因此能满足本实施例要求的衬底材料均可采用。
请参见图3,为本发明线路板第二实施例的结构示意图。所述线路板包括:
两第一线路板201;依次设置在所述两第一线路板201之间的若干第二线路板203(在本实施例中以一个第二线路板203为例进行说明);设置于第二线路板203与第一线路板201之间的芯板202。在其他实施例中,若设置有多个第二线路板203,则在相邻两第二线路板203之间也会设置芯板202,其中,设置在第一线路板201与第二线路板203或相邻两第二线路板203之间的芯板202的数量至少为一个,具体数量可以根据需要进行设置。
其中,所述芯板202包括:衬底基板,所述衬底基板的材料为聚四氟乙烯;设置在所述衬底基板上的通孔204,所述通孔204贯穿所述衬底基板的相对两表面且与所述第二线路板203及所述第一线路板201上的连接孔205对应;所述通孔204在衬底基板的一个表面的直径大于在所述衬底基板的另一表面的直径;或在衬底基板的一个表面的直径等于在所述衬底基板的另一表面的直径。所述通孔204内填充有导电物质,且所述导电物质高出所述衬底基板的两相对表面,以将与所述芯板202连接的第二线路板203和第一线路板201或相邻两第二线路板203电性连接。
其中在所述第二线路板203与所述第一线路板201之间及相邻两第二线路板203之间至少设置一个芯板202。
其中,所述第一线路板201包括:聚四氟乙烯覆铜板;设置在所述聚四氟乙烯覆铜板第一铜箔面及第二铜箔面上的电路图案;及设置在所述聚四氟乙烯覆铜板上且连接所述电路图案的连接孔205,所述连接孔205内填充有导电物质。
其中,所述第二线路板203包括:聚四氟乙烯覆铜板;设置在所述聚四氟乙烯覆铜板第一铜箔面及第二铜箔面上的电路图案;及设置在所述聚四氟乙烯覆铜板上且连接所述电路图案的连接孔205,所述连接孔205内填充有导电物质。
在本实施例中,所述导电物质为铜,所述聚四氟乙烯覆铜板为聚四氟乙烯板相对两表面覆有铜箔的板,是制作印刷线路板的基础。在其他实施例中,也可采用聚四氟乙烯材料作为衬底基板,并在所述衬底基板的两相对表面上铺设铜层以作为覆铜板。
在对线路板进行高温压合过程中,因为有芯板202进行缓冲和填胶,不会使第一线路板201与第二线路板203之间或相邻两第二线路板203之间产生高度差,因此在第一线路板201的外层(即远离所述第二线路板203或芯板202的一个表面)贴膜时容易贴平整,之后再对第一线路板201的外层曝光、显影、蚀刻时,由于贴膜平整完好,蚀刻后线路完整,不产生缺口和开路缺陷。
图4a-图4h,为本发明线路板工艺流程示意图。
其中,两第一线路板301,包括:提供聚四氟乙烯覆铜板307;在所述聚四氟乙烯覆铜板307上形成贯穿所述聚四氟乙烯覆铜板的连接孔308;对所述连接孔308及所述聚四氟乙烯覆铜板307相对两表面进行电镀;在所述连接孔308内填充导电物质,所述导电物质为铜;及在覆盖所述电镀层的所述聚四氟乙烯覆铜板307上一表面形成电路图案并与所述连接孔电性连接。
其中,所述提供依次设置在所述两第一线路板之间的若干第二线路板302,包括:提供聚四氟乙烯覆铜板307;在所述聚四氟乙烯覆铜板307上形成贯穿所述聚四氟乙烯覆铜板307的连接孔308;对所述连接孔308及聚四氟乙烯覆铜板307进行电镀;在所述连接孔308内填充导电物质,所述导电物质为铜;及在所述聚四氟乙烯覆铜板307上形成电路图案并与所述连接孔308电性连接。
其中,在所述第二线路板302与所述第一线路板301之间及相邻两第二线路板302之间设置芯板303,包括:提供衬底基板304,所述衬底基板的材料为聚四氟乙烯;在所述衬底基板304相对两表面形成微粘膜305;在具有微粘膜305的衬底基板304的相对两表面形成与所述第一线路板及所述第二线路板上的连接孔对应的通孔306;在所述通孔306内填充导电物质;及去除所述微粘膜305。
将所述第一线路板301、第二线路板302、芯板303按需求设置,例如:由上至下的顺序为第一线路板301、芯板303、第二线路板302、芯板303、第一线路板301,其中芯板与第二线路板数量不限,交替设置,得到线路板300。
对线路板300进行高温高压处理,使第一线路板、第二线路板及芯板压合在一起由于有所述芯板303对第一线路板301及第二线路板302进行缓冲与填胶,所述线路板300进行高温高压处理后不产生高度差。之后在所述第一线路板301外层贴辅料干膜310,因为线路板无高度差,所以贴膜平整,对线路板进行曝光、显影,使辅料干膜进行图形转移,在对其进行蚀刻处理,形成电路图案,从而避免线路板高温压合后出现开口或缺口造成蚀刻液进入线路板导致整个线路板损坏。
请参见图4a,为制作第一线路板301与第二线路板302的工艺流程图,提供聚四氟乙烯覆铜板307,对所述聚四氟乙烯覆铜板307进行钻孔,形成连接孔308,对所述连接孔308及所述聚四氟乙烯覆铜板307相对两表面进行电镀,形成电镀层309,并在连接孔308内填入导电铜浆,在对其进行蚀刻处理,使其进行图形转移,形成第一线路板301及第二线路板302的电路图案。
请参见图4b,为制作芯板303的工艺流程图,提供衬底基板304,所述衬底基板304的材料为聚四氟乙烯,在所述衬底基板304的相对两表面贴微粘膜305,在所述衬底基板上激光钻通孔306,所述通孔306贯穿所述衬底基板304与所述微粘膜305且位置与所述第一线路板、第二线路板的连接孔相对应;所述通孔306在所述衬底基板304的一个表面的直径大于在所述衬底基板304的另一表面的直径;或所述通孔306在所述衬底基板304的一个表面的直径等于在所述衬底基板304的另一表面的直径;在所述通孔306中填入导电铜浆,去除所述微粘膜305,所述导电铜浆高出所述衬底基板304,以便于第一线路板、第二线路板电性连接,所述导电铜浆高出所述衬底基板304的高度为所述微粘膜305的厚度。
请参见图4c,将第一线路板301、芯板303、第二线路板302按要求配合,可以将芯板303设置于第一线路板301与第二线路板302之间,也可以将芯板303设置于两相邻第二线路板302之间,第二线路板302数量按需要设置,例如:由上至下的顺序为第一线路板301、芯板303、第二线路板302、芯板303、第一线路板301,其中芯板303与第二线路板302数量不限,交替设置。
请参见图4d,对配合后的线路板300进行高温高压处理,由于有所述芯板303对第一线路板301及第二线路板302进行缓冲与填胶,所述线路板300进行高温高压处理后不产生高度差即变形。
请参见图4e,在所述第一线路板301的外层上贴辅料干膜310。
请参见图4f,对所述线路板300进行曝光、显影、使其辅料干膜310进行图形转移,将所述聚四氟乙烯覆铜板两相对表面上的铜箔部分暴露出来。
请参见图4g,对所述线路板300进行蚀刻处理,将暴露出来的所述聚四氟乙烯覆铜板两相对表面上的铜箔蚀刻掉,形成电路图案。
请参见图4h,将所述线路板300上的第一线路板301外层上的辅料干膜去除。
其中,所述辅料干膜是印刷线路板做图像转移时常用的材料,是一种感光材料,可以见光固化,通过曝光可以把需要的图像拍摄到干膜上,再通过药水蚀刻转移到铜层上。
请参见图5a,为本发明第一线路板的制作方法的流程示意图。所述方法包括:
步骤S1:提供聚四氟乙烯覆铜板。
下料:提供聚四氟乙烯覆铜板,所述聚四氟乙烯覆铜板的结构为聚四氟乙烯板的相对两表面覆盖铜箔,聚四氟乙烯覆铜板是制作印刷线路板的基础材料,在其他实施例中,也可采用聚四氟乙烯衬底基板,然后在所述聚四氟乙烯衬底基板的两相对表面铺设铜箔。
步骤S2:在所述聚四氟乙烯覆铜板上形成贯穿所述聚四氟乙烯覆铜板的连接孔。
给所述聚四氟乙烯覆铜板钻孔,并在所述孔内填充导电物质以实现层间导通,钻孔的方法可为激光钻孔,或数控钻孔。
步骤S3:对所述连接孔及所述聚四氟乙烯覆铜板相对两表面进行电镀。
电镀是利用电解原理在某些金属表面上镀上一薄层其它金属或合金的过程,是利用电解作用使金属或其它材料制件的表面附着一层金属膜的工艺从而起到防止金属氧化(如锈蚀),提高耐磨性、导电性、反光性、抗腐蚀性(硫酸铜等)及增进美观等作用。
步骤S4:在所述连接孔内填充导电物质。
其中,导电物质为铜,填入铜浆可使配板后各层之间实现电性连接。在其他实施例中,所述导电物质也可为其他能实现导电性能的材料,在此并不作具体限定。
步骤S5:在覆盖所述电镀层的所述聚四氟乙烯覆铜板上一表面(靠近所述芯板或所述第二线路板的铜箔表面)形成电路图案并与所述连接孔电性连接。
其中,对所述聚四氟乙烯覆铜板的一个表面(靠近所述芯板或所述第二线路板的铜箔表面)进行蚀刻处理,使其图形转移,形成电路图案,作为所述第一线路板,蚀刻方法可为干蚀刻,也可为湿蚀刻。
请参见图5b,为本发明第二线路板的制作方法的流程示意图。所述方法与图5a所述方法的区别之处在于在步骤S4之后包括:
步骤S6:在覆盖所述电镀层的所述聚四氟乙烯覆铜板相对两表面(靠近所述芯板的表面)形成电路图案并与所述连接孔电性连接。
其中,对所述聚四氟乙烯覆铜板的两个表面进行蚀刻处理,使其图形转移,生成电路图案,作为所述第二线路板,蚀刻方法可为干蚀刻,也可为湿蚀刻,两表面电路图案相同或者不同,具体根据需要进行设置。
请参见图5c,为本发明芯板的制作方法的流程示意图。
步骤S7:提供衬底基板。
其中,所述衬底基板的材料为聚四氟乙烯,直接下聚四氟乙烯板,或下聚四氟乙烯覆铜板,再将所述聚四氟乙烯两表面覆盖的铜箔蚀刻腐蚀去除。
步骤S8:在所述衬底基板相对两表面形成微粘膜。
在衬底基板相对两表面贴微粘膜,所述微粘膜为隔离层,具有隔离和选择性塞孔的作用。
步骤S9:在具有微粘膜的衬底基板的相对两表面形成与所述第一线路板及所述第二线路板上的连接孔对应的通孔。
所述通孔的位置与所述第一线路板及所述第二线路板相对应,所述通孔在所述衬底基板的一个表面的直径大于在所述衬底基板的另一表面的直径;或所述通孔在所述衬底基板的一个表面的直径等于在所述衬底基板的另一表面的直径。
步骤S10:在所述通孔内填入导电物质。
其中,所述导电物质为铜,填入铜浆可使配板后各层之间实现电性连接。
步骤S11:去除所述微粘膜。
将所述衬底基板上的微粘膜去除,所述导电铜浆高于所述衬底基板,以便于所述第一线路板及所述第二线路板电性连接,其高于部分为所述微粘膜的厚度。
请参见图5d,为本发明线路板配合后外层制作方法的流程示意图。
步骤S12:在所述两第一线路板之间依次设置若干第二线路板。
所述第一线路板有电路图案的一面与第二线路板配合,第二线路板的数量按需求配置。
步骤S13:在所述第一线路板与所述第二线路板之间及相邻两第二线路板之间设置芯板。
将所述第一线路板、第二线路板、芯板按照需求顺序进行配合,例如顺序为:第一线路板、芯板、第二线路板、芯板、第一线路板;其中第二线路板与芯板数量按需求设置,且芯板数量与第二线路板数量相同,交替设置。
步骤S14:对所述第一线路板、第二线路板、芯板配合后的线路板进行高温压合,以形成所述线路板。
对配合后的线路板进行高温高压处理,使所述线路板各层之间粘合以实现电性连接,由于有芯板缓冲,线路板不会产生高度差,所述芯板为半固化片,在加热时会软化,冷却后固化。
步骤S15:在所述第一线路板外层(远离所述芯板或所述第二线路板的铜箔表面)贴辅料干膜。
在所述配合后的线路板的第一线路板无电路图案的一表面贴上辅料干膜,由于所述线路板在高温高压下不产生高度差,所以辅料干膜容易帖平整。
其中,所述辅料干膜是印刷线路板做图像转移时常用的材料,是一种感光材料,可以见光固化,通过曝光可以把需要的图像拍摄到干膜上,再通过药水蚀刻转移到铜层上。
步骤S16:进行曝光、显影使所述辅料干膜图形转移。
对所述线路板进行曝光、显影,使所述辅料干膜图形转移,将所述第一线路板上的铜箔部分暴露出来。
步骤S17:对所述第一线路板暴露出来的铜箔进行蚀刻处理形成电路图案。
将暴露出来的电镀层与所述电镀层覆盖的聚四氟乙烯覆铜板上的铜箔蚀刻掉,形成电路图案,所述蚀刻方法可为干蚀刻,也可为湿蚀刻。
步骤S18:去除所述第一线路板外层的辅助干膜。
将所述第一线路板表面剩余的辅料干膜去除。
在本实施例中,所述线路板只描述了部分相关层,其他功能层与现有技术中的线路板的功能层相同在此不再赘述。
本发明通过在第一线路板与第二线路板之间及两相邻第二线路板之间设置芯板,使线路板在高温高压下压合时,有芯板作为缓冲与填胶,使所述线路板不产生高度差,并且贴膜平整,在经过曝光、显影、蚀刻之后线路完整,以此来解决线路板存在缺口甚至开路的问题。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种线路板,其特征在于,包括:
两第一线路板;
芯板,设置于两第一线路板之间;
其中,所述芯板包括:
衬底基板;
设置在所述衬底基板上的通孔,所述通孔贯穿所述衬底基板的相对两表面且与所述第一线路板上的连接孔对应;
所述通孔内填充有导电物质,且所述导电物质高于所述衬底基板的两相对表面,以将与所述芯板连接的两第一线路板电性连接。
2.根据权利要求1所述的线路板,其特征在于,所述线路板还包括:
若干第二线路板,依次设置在所述两第一线路板之间;
若干芯板,设置于所述第一线路板与所述第二线路板之间及相邻两第二线路板之间;
其中,所述芯板包括:
衬底基板;
设置在所述衬底基板上的通孔,所述通孔贯穿所述衬底基板的相对两表面且与所述第一线路板及第二线路板或相邻两第二线路板上的连接孔对应;
所述通孔内填充有导电物质,且所述导电物质高于所述衬底基板的两相对表面,以将与所述芯板连接的第一线路板及第二线路板或相邻两第二线路板电性连接。
在所述第二线路板与所述第一线路板之间及相邻两第二线路板之间至少设置一个芯板,通过所述芯板将所述第二线路板与所述第一线路板或相邻两第二线路板电性连接。
3.根据权利要求2所述的线路板,其特征在于,所述第一及第二线路板包括:
覆铜板,包括相对设置的第一铜箔面及第二铜箔面;
设置在所述覆铜板第一及第二铜箔面的电路图案;及
设置在所述覆铜板上且连接所述电路图案的连接孔,所述连接孔内填充有导电物质。
4.根据权利要求3所述的线路板,其特征在于,所述覆铜板包括聚四氟乙烯衬底基板及设置在所述衬底基板两相对表面上的第一铜箔面及第二铜箔面;所述导电物质为铜。
5.一种线路板的制作方法,其特征在于,所述方法包括:
提供两第一线路板;
在所述两第一线路板之间设置芯板;
其中,所述芯板包括;
提供衬底基板;
在所述衬底基板相对两表面形成微粘膜;
在具有微粘膜的衬底基板的相对两表面形成与所述第一线路板上的连接孔对应的通孔;
在所述通孔内填充导电物质;及
去除所述微粘膜。
6.根据权利要求5所述的线路板的制作方法,其特征在于,所述在两第一线路板之间设置芯板,包括:
在所述两第一线路板之间依次设置若干第二线路板;
在所述第二线路板与所述第一线路板之间及相邻两第二线路板之间设置至少一芯板;
其中,所述芯板包括;
提供衬底基板;
在所述衬底基板相对两表面形成微粘膜;
在具有微粘膜的衬底基板的相对两表面形成与所述第一线路板及所述第二线路板或所述相邻两第二线路板上的连接孔对应的通孔;
在所述通孔内填充导电物质;及
去除所述微粘膜。
7.根据权利要求6所述的线路板的制作方法,其特征在于,所述提供依次设置在所述两第一线路板之间的若干第二线路板,包括:
提供聚四氟乙烯覆铜板;
在所述聚四氟乙烯覆铜板上形成贯穿所述聚四氟乙烯覆铜板的连接孔;
对所述连接孔及所述聚四氟乙烯覆铜板相对两表面进行电镀;
在所述连接孔内填充导电物质;及
在所述聚四氟乙烯覆铜板相对两表面上形成电路图案并与所述连接孔电性连接。
8.根据权利要求5所述的线路板的制作方法,其特征在于,所述提供两第一线路板,包括:
提供聚四氟乙烯覆铜板;
在所述聚四氟乙烯覆铜板上形成贯穿所述聚四氟乙烯覆铜板的连接孔;
对所述连接孔及所述聚四氟乙烯覆铜板相对两表面进行电镀;
在所述连接孔内填充导电物质;及
在所述聚四氟乙烯覆铜板靠近所述芯板或所述第二线路板的表面形成电路图案并与所述连接孔电性连接。
9.根据权利要求5或6或7或8所述的线路板的制作方法,其特征在于,
所述提供衬底基板,包括:
所述衬底基板的材料为聚四氟乙烯;
所述在所述通孔内填充导电物质及所述在所述连接孔内填充导电物质,包括:
所述导电物质为铜。
10.根据权利要求6所述的线路板的制作方法,其特征在于,所述方法还包括:
对所述第一线路板、第二线路板、芯板配合后的线路板进行高温压合;
在所述第一线路板远离所述芯板或所述第二线路板的表面贴辅料干膜;
对所述辅料干膜进行曝光、显影;
蚀刻所述第一线路板远离所述芯板或所述第二线路板的表面形成电路图案;
去除辅料干膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811519240.7A CN111315119A (zh) | 2018-12-12 | 2018-12-12 | 线路板及线路板制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811519240.7A CN111315119A (zh) | 2018-12-12 | 2018-12-12 | 线路板及线路板制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111315119A true CN111315119A (zh) | 2020-06-19 |
Family
ID=71146563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811519240.7A Pending CN111315119A (zh) | 2018-12-12 | 2018-12-12 | 线路板及线路板制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111315119A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006117888A (ja) * | 2004-10-25 | 2006-05-11 | Hitachi Chem Co Ltd | 複合体、これを用いたプリプレグ、金属箔張積層板及び回路基板並びに回路基板の製造方法 |
JP2006152261A (ja) * | 2004-10-25 | 2006-06-15 | Hitachi Chem Co Ltd | 複合体、プリプレグ、金属箔張積層板、多層プリント配線板及びその製造方法 |
CN207589265U (zh) * | 2017-11-22 | 2018-07-06 | 广州兴森快捷电路科技有限公司 | 印制电路板 |
CN209949555U (zh) * | 2018-12-12 | 2020-01-14 | 深南电路股份有限公司 | 线路板 |
-
2018
- 2018-12-12 CN CN201811519240.7A patent/CN111315119A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006117888A (ja) * | 2004-10-25 | 2006-05-11 | Hitachi Chem Co Ltd | 複合体、これを用いたプリプレグ、金属箔張積層板及び回路基板並びに回路基板の製造方法 |
JP2006152261A (ja) * | 2004-10-25 | 2006-06-15 | Hitachi Chem Co Ltd | 複合体、プリプレグ、金属箔張積層板、多層プリント配線板及びその製造方法 |
CN207589265U (zh) * | 2017-11-22 | 2018-07-06 | 广州兴森快捷电路科技有限公司 | 印制电路板 |
CN209949555U (zh) * | 2018-12-12 | 2020-01-14 | 深南电路股份有限公司 | 线路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100733253B1 (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
CN100508692C (zh) | 制造具有薄核心层的印刷电路板的方法 | |
US8302299B2 (en) | Method of manufacturing a multilayer printed circuit board with a built-in electronic device | |
US8052881B2 (en) | Method of manufacturing multilayer printed circuit board having buried holes | |
EP1633174B1 (en) | Wired circuit board with partially embedded terminal portions | |
TWI241875B (en) | Circuit board and method of manufacturing same | |
CN107801310A (zh) | 电路板制作方法及电路板 | |
CN109413836A (zh) | 电路板及其制备方法 | |
CN209949555U (zh) | 线路板 | |
JPS6227558B2 (zh) | ||
JP2009152496A (ja) | プリント配線板の製造方法 | |
JP3167840B2 (ja) | 印刷配線板および印刷配線板の製造方法 | |
CN111315119A (zh) | 线路板及线路板制作方法 | |
JP2542794B2 (ja) | 配線板の製造方法 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
CN114364144A (zh) | 一种pcb的制备方法 | |
JP2003298212A (ja) | プリント配線板とその製造方法 | |
CN213586446U (zh) | 印制线路板、移动设备、汽车设备、基站设备、传感组件 | |
JP2006303338A (ja) | 多層回路基板とその製造方法 | |
JPH1174640A (ja) | プリント配線基板の製造方法 | |
TWI407874B (zh) | 多層電路板及其製作方法 | |
JP2001144445A (ja) | 多層プリント配線板の製造方法 | |
KR100648235B1 (ko) | 다층 인쇄회로기판 제조방법 | |
JP3549063B2 (ja) | 印刷配線板の製造方法 | |
TWI389619B (zh) | 多層電路板製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |