CN111314256B - 跨时钟域突发数据中pcm码流恢复方法 - Google Patents
跨时钟域突发数据中pcm码流恢复方法 Download PDFInfo
- Publication number
- CN111314256B CN111314256B CN202010137485.4A CN202010137485A CN111314256B CN 111314256 B CN111314256 B CN 111314256B CN 202010137485 A CN202010137485 A CN 202010137485A CN 111314256 B CN111314256 B CN 111314256B
- Authority
- CN
- China
- Prior art keywords
- clock
- data
- code stream
- bus
- pcm code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
本发明的跨时钟域突发数据中PCM码流恢复方法以本地时钟为基准,统计总线时钟与本地时钟频差,将该频差折合到DDS的相位累加调节输入端口,以DDS的输出作为PCM码流的输出时钟;同时,设定FIFO缓存深度及频率范围缓慢累进来适应总线数据的突发性并补偿频差的统计误差。本发明能将总线上来自其他时钟域的突发遥测数据恢复成稳定的PCM码流。
Description
技术领域
本发明涉及数传、遥测复合传输系统,具体涉及一种跨时钟域突发数据中PCM码流恢复方法。
背景技术
在遥测系统中,数据处理模块负责将不同的遥测数据进行遥测码成帧处理,生成子帧、副帧等数据结构,并将遥测帧以PCM码流的形式发送至遥测模块,遥测模块则对PCM码流进行跟踪、恢复,目前多数遥测系统中遥测PCM码流均采用数据、时钟双线或数据单线的方式在数据处理模块与遥测发射模块之间进行传输,但不论单线或双线,均只用于遥测PCM码流的连续稳定传输,因此现有的遥测模块数据处理均只针对连续PCM码流做码流恢复处理。
在遥测、数传等多链路复合传输系统中,按照功能对各模块进行划分,数据处理模块不仅要生成遥测数据的PCM码流、同时还需要生成数传数据帧,而基带模块则同时负责数传及遥测的调制解调等功能,为了简化数据处理模块与基带模块之间的数据接口,数据处理模块与基带模块之间则简化为遥测数据与数传数据共用总线的形式,因此总线数据传输时序为突发性遥测或数传数据。
本专利基于上述背景,从突发的总线数据中恢复出稳定的遥测PCM码流。
发明内容
本发明的目的在于提供一种跨时钟域突发数据中PCM码流恢复方法,将总线上来自其他时钟域的突发遥测数据恢复成稳定的PCM码流。
为了达到上述的目的,本发明提供一种跨时钟域突发数据中PCM码流恢复方法,以本地时钟为基准,统计总线时钟与本地时钟频差,将该频差折合到DDS的相位累加调节输入端口,以DDS的输出作为PCM码流的输出时钟;同时,设定FIFO缓存深度及频率范围缓慢累进来适应总线数据的突发性并补偿频差的统计误差。
上述跨时钟域突发数据中PCM码流恢复方法,其中,以本地时钟为基准,统计总线时钟域1s时间内的本地时钟周期数,记为N,得到总线时钟与本地时钟频差。
上述跨时钟域突发数据中PCM码流恢复方法,其中,PCM码流的输出时钟fpcmloc′为:
上述跨时钟域突发数据中PCM码流恢复方法,其中,基于FPGA求解时,floc*Pinc为已知值,除法运算做如下处理:采用2的级数进行迭代运算以迅速逼近最终结果,2的级数采用移位运算的方式实现,迭代流程为:
floc*Pinc=(awidth*2width+awidth-1*2width-1+…+a1*21+a0+20)*N
其中awidth、……、a0的取值为1或0。
上述跨时钟域突发数据中PCM码流恢复方法,其中,所述设定FIFO缓存深度及频率范围缓慢累进来适应总线数据的突发性并补偿频差的统计误差包括:设计PCM码流的输出时钟以fpcmloc′为中心缓慢移动,移动速率为1Hz/码元;设定FIFO中数据缓存深度、缓存量最小值LLEVEL和缓存量最大值HLEVEL;当FIFO中可读数据量小于最小值LLEVEL时,使PCM时钟频率向低于fpcmloc′的方向移动,当FIFO中可读数据量大于最大值HLEVEL时,使PCM时钟频率向高于fpcmloc′的方向移动。
上述跨时钟域突发数据中PCM码流恢复方法,其中,缓存深度、缓存量最小值LLEVEL和缓存量最大值HLEVEL的设定应该根据实际总线数据特性调节。
上述跨时钟域突发数据中PCM码流恢复方法,其中,在没有同步时钟的情况下,根据总线数据的跳变沿恢复出总线时钟,再进行时钟统计。
与现有技术相比,本发明的有益技术效果是:
本发明能将总线上来自其他时钟域的突发遥测数据恢复成稳定的PCM码流。
附图说明
本发明的跨时钟域突发数据中PCM码流恢复方法由以下的实施例及附图给出。
图1为本发明较佳实施例的跨时钟域突发数据中PCM码流恢复方法的原理框图。
具体实施方式
以下将结合图1~图2对本发明的跨时钟域突发数据中PCM码流恢复方法作进一步的详细描述。
本发明的跨时钟域突发数据中PCM码流恢复方法,以本地时钟为基准,统计总线时钟(或通过数据线恢复总线时钟)与本地时钟频差,将该频差折合到DDS的相位累加调节输入端口,以DDS的输出作为PCM码流的输出时钟;同时,采用适当深度FIFO缓存及适当范围频率缓慢累进来适应总线数据的突发性并补偿频差的统计误差。
图1所示为本发明较佳实施例的跨时钟域突发数据中PCM码流恢复方法的原理框图。
参见图1,本实施例的跨时钟域突发数据中PCM码流恢复方法包括:
1)总线时钟恢复
在没有同步时钟的情况下,根据总线数据的跳变沿恢复出总线时钟;
恢复出的总线时钟会存在一定偏差,需要进行补偿;
在有同步时钟的情况下,该步骤省略;
2)时钟统计
以本地时钟为基准,统计总线时钟域1s时间内的本地时钟周期数,记为N;
例如,总线时钟为6.25Mhz时,统计总线时钟6250000个时钟周期内本地时钟的周期数;
3)计算DDS累进相位输入
本地系统时钟频率:floc
跨域系统时钟频率:fsrc
以本地时钟为基准得出的跨域系统时钟周期:Tsrc′
以本地时钟为基准得出的跨域系统时钟频率:fsrc′
本地PCM时钟频率:fpcmloc
跨域PCM时钟频率:fpcmsrc
累进相位宽度:2width
基准累进相位输入:Pinc
以本地时钟为基准,计算跨域系统时钟周期:
以本地时钟为基准,计算跨域系统时钟频率:
假设本地DDS输入时钟正好为fsrc′,则用该时钟产生的fpcmloc′等于fpcmsrc:
假定跨域系统时钟满足fsrc=floc,则:
其中:
最终PINC输入:
的FPGA实现:floc*Pinc为已知值,因此不需要进行实时乘法运算,介于FPGA中除法器的资源消耗严重,现将该除法运算做如下处理,采用2的级数进行迭代运算以迅速逼近最终结果,2的级数的FPGA实现则采用移位运算的方式实现,迭代流程如图2所示:
floc*Pinc=(awidth*2width+awidth-1*2width-1+…+a1*21+a0+20)*N
其中awidth、……、a0的取值为1或0;
4)统计频差补偿
实际过程中,由步骤3)计算得出的fpcmloc′与fpcmsrc十分接近,但依然存在细微差异,时间累积足够长以后无法保证稳定的PCM码流输出,因此设计PCM时钟频率以fpcmloc′为中心缓慢移动,移动速率约为1Hz/码元,同时设计FIFO中数据缓存深度、缓存量的最小值LLEVEL和最大值HLEVEL,当FIFO中可读数据量小于最小值LLEVEL时,使PCM时钟频率向略低于fpcmloc′的方向移动,当FIFO中可读数据量大于最大值HLEVEL时,使PCM时钟频率向略高于fpcmloc′的方向移动;
缓存深度、缓存量最小值LLEVEL和缓存量最大值HLEVEL的设定应该根据实际总线数据特性调节,以降低总线突发数据对LLEVEL和HLEVEL边界灵敏度的影响,例如当总线数据每帧长度为256时,则LLEVEL和HLEVEL间距不应小于1024,以避免由于总线上其他数据的传输造成对PCM时钟频率快慢误判。
Claims (4)
1.跨时钟域突发数据中PCM码流恢复方法,其特征在于,以本地时钟为基准,统计总线时钟与本地时钟频差,将该频差折合到DDS的相位累加调节输入端口,以DDS的输出作为PCM码流的输出时钟;同时,设定FIFO缓存深度及频率范围缓慢累进来适应总线数据的突发性并补偿频差的统计误差;
以本地时钟为基准,统计总线时钟域1s时间内的本地时钟周期数,记为N,得到总线时钟与本地时钟频差;
floc为本地系统时钟频率,Pinc为基准累进相位输入,2width为累进相位宽度,fpcmloc为本地PCM时钟频率;
所述设定FIFO缓存深度及频率范围缓慢累进来适应总线数据的突发性并补偿频差的统计误差包括:设计PCM码流的输出时钟以fpcmloc′为中心缓慢移动,移动速率为1Hz/码元;设定FIFO中数据缓存深度、缓存量最小值LLEVEL和缓存量最大值HLEVEL;当FIFO中可读数据量小于最小值LLEVEL时,使PCM时钟频率向低于fpcmloc′的方向移动,当FIFO中可读数据量大于最大值HLEVEL时,使PCM时钟频率向高于fpcmloc′的方向移动;
PCM码流的输出时钟fpcmloc′为:
2.如权利要求1所述的跨时钟域突发数据中PCM码流恢复方法,其特征在于,基于FPGA求解Pincin时,floc*Pinc为已知值,除法运算做如下处理:采用2的级数进行迭代运算以迅速逼近最终结果,2的级数采用移位运算的方式实现,迭代流程为:
floc*Pinc=(awidth*2width+awidth-1*2width-1+···+a1*21+a0+20)*N
其中awidth、……、a0的取值为1或0。
3.如权利要求1所述的跨时钟域突发数据中PCM码流恢复方法,其特征在于,缓存深度、缓存量最小值LLEVEL和缓存量最大值HLEVEL的设定应该根据实际总线数据特性调节。
4.如权利要求1所述的跨时钟域突发数据中PCM码流恢复方法,其特征在于,在没有同步时钟的情况下,根据总线数据的跳变沿恢复出总线时钟,再进行时钟统计。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010137485.4A CN111314256B (zh) | 2020-03-03 | 2020-03-03 | 跨时钟域突发数据中pcm码流恢复方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010137485.4A CN111314256B (zh) | 2020-03-03 | 2020-03-03 | 跨时钟域突发数据中pcm码流恢复方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111314256A CN111314256A (zh) | 2020-06-19 |
CN111314256B true CN111314256B (zh) | 2022-10-18 |
Family
ID=71148062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010137485.4A Active CN111314256B (zh) | 2020-03-03 | 2020-03-03 | 跨时钟域突发数据中pcm码流恢复方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111314256B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112910590B (zh) * | 2021-01-28 | 2022-10-21 | 广州广哈通信股份有限公司 | 一种时钟同步系统及方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107968757A (zh) * | 2016-10-20 | 2018-04-27 | 国民技术股份有限公司 | 一种频移键控调制信号的解调方法及系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100561993C (zh) * | 2007-01-16 | 2009-11-18 | 北京航空航天大学 | 一种数字异步时钟重建装置 |
CN110289850A (zh) * | 2019-05-14 | 2019-09-27 | 中国人民解放军战略支援部队信息工程大学 | 基于恢复时钟与本地时钟的数据监测电路、系统和方法 |
-
2020
- 2020-03-03 CN CN202010137485.4A patent/CN111314256B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107968757A (zh) * | 2016-10-20 | 2018-04-27 | 国民技术股份有限公司 | 一种频移键控调制信号的解调方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN111314256A (zh) | 2020-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1157904C (zh) | 数字信号处理器的定时恢复系统 | |
US7366270B2 (en) | PLL/DLL dual loop data synchronization utilizing a granular FIFO fill level indicator | |
EP0726662B1 (en) | Receiver and transmitter-receiver | |
CN103457680B (zh) | 卫星通信中基于全数字接收的定时同步误差检测方法 | |
US20020075981A1 (en) | PLL/DLL dual loop data synchronization | |
EP0881794A2 (en) | Apparatus for reducing jitter in a desynchronizer | |
CN111314256B (zh) | 跨时钟域突发数据中pcm码流恢复方法 | |
CN101273528A (zh) | 无抖动地恢复客户机时钟 | |
CA1280473C (en) | Digital phase-locked loop circuits | |
CN106656168A (zh) | 时钟数据恢复装置及方法 | |
EP0205552A1 (en) | Clock recovery circuit | |
CN105720972A (zh) | 用于高速数据传输接收器的投机式时钟数据恢复电路系统 | |
CN1697324B (zh) | 传输信号去抖动的实现方法及其装置 | |
CN1391723A (zh) | 用于去抖动应用的相位/频率检测器 | |
CN101964688B (zh) | 一种数据时钟恢复的方法及系统 | |
CN108055036B (zh) | 时钟数据恢复电路的环路带宽调节方法和装置 | |
US20050163272A1 (en) | High speed early/late discrimination systems and methods for clock and data recovery receivers | |
US20030149907A1 (en) | Method and apparatus for uplink clock extraction in a communication system | |
CN1124895A (zh) | 包含可调整比特流的传输系统和复用/去复用设备 | |
CN1464636A (zh) | 数字时钟恢复装置 | |
EP1331747B1 (en) | Communication timing coordination techniques | |
CN110971325B (zh) | 基于位同步的时间传递方法 | |
US9252785B2 (en) | Clock recovery for a data receiving unit | |
EP3657728A1 (en) | Method, clock recovery module as well as computer program for recovering a clock signal from a data signal | |
CN2595091Y (zh) | 应用全数字锁相环的数字抖动衰减器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |