CN111313674A - 上电控制电路及具有其的电子设备 - Google Patents
上电控制电路及具有其的电子设备 Download PDFInfo
- Publication number
- CN111313674A CN111313674A CN201911077436.XA CN201911077436A CN111313674A CN 111313674 A CN111313674 A CN 111313674A CN 201911077436 A CN201911077436 A CN 201911077436A CN 111313674 A CN111313674 A CN 111313674A
- Authority
- CN
- China
- Prior art keywords
- power
- switch
- energy storage
- control
- storage module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
本发明提出了一种上电控制电路及具有其的电子设备,其中,上电控制电路包括:输入储能模块,所述输入储能模块的第一端与输入电源相连,所述输入储能模块的第二端与接地端相连;开关模块,所述开关模块的第一端分别与所述输入电源、所述输入储能模块的第一端相连,所述开关模块的第二端与用电负载的供电端相连,用于在检测到上电控制信号时导通,以使得所述输入电源和所述输入储能模块为所述用电负载供电;控制模块,用于在检测到上电指令时输出所述上电控制信号。本发明的上电控制电路,在开关模块处于导通状态时,通过输入电源和输入储能模块快速为负载提供瞬间所需大电流,可以实现负载快速上电。
Description
技术领域
本发明涉及电子设备技术领域,尤其是涉及一种上电控制电路以及电子设备。
背景技术
在电路设计中,对于一些电路例如ASIC电路应用中,如图1所示,往往采用缓上电方式,即减缓其电源上电速率,一般采用PMOS管来实现缓上电。然而,在一些专用电路集成芯片的应用中,与常规电路的应用要求相反,其需要电源快速上电,以使其快速进入稳定工作状态,因而,采用缓上电的方法,无法满足快速上电需求。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明的第一个目的在于提出一种上电控制电路,该上电控制电路可以实现用电负载快速上电。
本发明的第二个目的在于提出一种电子设备。
为了达到上述目的,本发明的第一方面实施例的上电控制电路包括:输入储能模块,所述输入储能模块的第一端与输入电源相连,所述输入储能模块的第二端与接地端相连;开关模块,所述开关模块的第一端分别与所述输入电源、所述输入储能模块的第一端相连,所述开关模块的第二端与用电负载的供电端相连,用于在检测到上电控制信号时导通,以使得所述输入电源和所述输入储能模块为所述用电负载供电;控制模块,所述控制模块与所述开关模块的控制端相连,用于在检测到上电指令时输出所述上电控制信号。
根据本发明实施例的上电控制电路,通过将输入储能模块设置在电源输入端,在控制模块检测到上电指令时,开关模块导通,输入电源和输入储能模块将同时为用电负载供电,快速为用电负载提供上电所需的瞬间大电流,从而,实现负载的快速上电,满足用电负载上电需求。
在一些实施例中,所述开关模块包括:第一开关单元,所述第一开关单元的第一端分别与所述输入电源、所述输入储能模块的第一端相连,所述第一开关单元的第二端与所述芯片的供电端相连,用于在检测到控制开关闭合信号时导通;第二开关单元,所述第二开关单元的控制端与所述控制模块相连,所述第二开关单元的第一端与接地端相连,所述第二开关单元的第二端与所述第一开关单元的控制端相连,用于检测到所述上电控制信号时输出所述控制开关闭合信号。
在一些实施例中,所述第一开关单元包括:第一开关,所述第一开关的第一端分别与所述输入电源、所述输入储能模块的第一端相连,所述第一开关的第二端与所述用电负载相连;第一分压单元,所述第一分压单元的第一端分别与所述输入电源和所述第一开关的第一端相连,所述第二分压单元的第二端分别与所述第一开关的控制端和所述第二开关单元的第二端相连。
在一些实施例中,所述第一开关单元还包括第二分压单元,所述第二分压单元的第一端分别与所述第一分压单元的第二端、所述第二开关单元的第二端相连,所述第二分压单元的第二端与所述第一开关的控制端相连。
在一些实施例中,所述第二开关单元包括第二开关。
在一些实施例中,所述第一开关包括MOS管或者三极管。
在一些实施例中,所述第二开关包括MOS管或者三极管。
在一些实施例中,所述第一开关以及所述第二开关还包括软件开关或者硬件开关。
在一些实施例中,所述输入储能模块包括电容和电感中的至少一种。
在一些实施例中,所述上电控制电路还包括输出储能模块,所述输出储能模块的第一端分别与所述开关模块的第二端、所述用电负载的供电端相连,所述输出储能模块的第二端与接地端相连。。
在一些实施例中,所述第一分压单元包括第一电阻,所述第一电阻的阻值范围为3KΩ≤R1,所述第二分压单元包括第二电阻,所述第二电阻的阻值范围为0Ω≤R2≤1KΩ。
在一些实施例中,所述用电负载包括电路板、处理器、处理电路以及ASIC芯片中的至少一种。
为了达到上述目的,本发明的第二方面实施例提出的一种电子设备,包括用电设备和所述的上电控制电路。
根据本发明实施例的电子设备,通过采用可以实现上面实施例的芯片上电控制电路的快速上电功能。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是相关技术中的一种上电控制电路示意图;
图2是根据本发明一个实施例的上电控制电路的功能框图;
图3是根据本发明第一个实施例的上电控制电路的示意图;
图4是根据本发明第二个实施例的上电控制电路的示意图;
图5是根据本发明的一个实施例的电子设备的框图。
具体实施方式
下面详细描述本发明的实施例,参考附图描述的实施例是示例性的,下面详细描述本发明的实施例。
对于如图1所示的缓上电控制电路,其具体工作过程如下:
具体地,默认上电控制开关为断开状态,如果外部电源上电,通过电阻1,二极管,电阻3,快速给缓上电电容充满电。使得PMOS管栅极-源极间的压差,不满足PMOS管的门限开启电压,PMOS管处于断开状态,从而使得用电负载端为断电状态。
当接收到开关控制信号,控制上电控制开关由断开状态转为闭合状态时,缓上电电容将通过电阻3、电阻2、上电控制开关,缓慢对地端GND将其储存的电荷放完。随着缓上电电容电荷的慢慢泄放,PMOS管栅极-源极间的压差,也在慢慢接近PMOS管的门限开启电压,从而实现PMOS管缓慢导通,使得用电负载端缓慢上电。
当需要对负载端断电时,开关控制信号控制上电控制开关由闭合状态转为断开状态。此时外部电源将通过电阻1,二极管,电阻3,快速给缓上电电容充满电。使得PMOS管栅极-源极间的压差,快速转变为不满足PMOS管的门限开启电压,PMOS管处于断开状态,从而使得用电负载端为断电状态。
上面的缓上电方式,对于需要快速上电的用电负载来说,将不能满足其要求。
为了解决不能给用电负载快速上电的问题,本发明实施例提出了上电控制电路,可以满足用电负载的快速上电要求。下面参考图2和3来描述根据本发明第一方面实施的上电控制电路。
如图2所示,本发明实施例的上电控制电路10包括输入储能模块110、开关模块120和控制模块130。
其中,输入储能模块110的第一端与输入电源相连,输入储能模块110的第二端与接地端相连,输入储能模块110用于存储电能,在输入电源上电后,将快速为输入储能模块110充电。
在一些实施例中,输入储能模块110可以包括电容和电感中的至少一种。例如,可以采用单独的电容元件,例如电解电容、薄膜电容、陶瓷电容、钽电容甚至可变电容等;或者采用单独的电感元件,例如固定电感、可变电感,电感材质也可以采用空芯线圈、铁氧体线圈、铁芯线圈、铜芯线圈等,或者采用电容和电感的串并联电路来实现电能存储,或者其它的充放电电路,在此不作具体限制。
例如,采用电解电容进行储能,电解电容的容值可以根据电源电流决定,电流越大,容值越大,因此为了能够提供较大的电流,电解电容的容值最好大于33uF。
开关模块120的第一端分别与输入电源、输入储能模块110的第一端相连,开关模块120的第二端与用电负载140的供电端相连,用于接收到上电控制信号时导通,以使得输入电源150和输入储能模块110同时为用电负载140供电,从而可以为用电负载140提供瞬间的大电流。
在实施例中,用电负载140可以包括电路板、处理器、处理电路以及ASIC芯片中的至少一种,或者其它需要快速上电的电路或器件,在此不作具体限制。
控制模块130与开关模块120的控制端相连,用于在检测到上电指令时输出上电控制信号,进而上电控制信号发送给开关模块120。
在实施例中,上电指令可以为数字信号、模拟信号,例如高电平、低电平、脉冲信号或者数字序列信号等。具体地,用户可以通过操作上电按键、旋钮、触摸屏等触发上电电路,进而输出上电指令给控制模块130,例如操作上电按键输出高电平至控制模块130,控制模块130检测到高电平触发上电控制,输出上电控制信号给开关模块120,开关模块120导通,实现对用电负载140的快速上电。其中,上电控制信号可以为数字信号或模拟信号,例如高电平、低电平、脉冲或数字序列,在此不作具体限定。
具体地,默认开关模块120处于关断状态,当输入电源即外部电源上电后,迅速为输入储能模块110充电。控制模块130在检测到上电指令时,即需要启动用电负载,则发送上电控制信号给开关模块120,开关模块120接收到上电控制信号从关断状态转换为导通状态,此时输入电源、输入储能模块110均通过闭合的开关模块120与用电负载140的供电端连接,则输入电源和输入储能模块110同时为用电负载140提供上电所需的瞬间大电流,实现用电负载140的快速上电;若未接收到上电指令,则开关模块120处于断开状态,此时电路处于断开状态,用电负载140不启动。
例如,对于ASIC芯片,有些电子设备例如服务器或者数字凭证处理设备等的专用芯片,需要快速上电,可以采用本发明实施例的上电控制电路。具体地,在设备上电后,即设备电源被触发也就是输入电源上电,为输入储能模块110迅速充电,进而在操作设备启动单元时,设备发出启动指令,也就是设备的用电负载例如ASIC芯片的上电指令例如由低电平切换为高电平,控制模块130检测到上电指令输出上电控制指令给开关模块120,开关模块120导通,输入电源和输入储能模块120同时为芯片供电,从而为芯片提供上电所需的瞬间大电流,满足芯片快速上电需求。
根据本发明实施例的上电控制电路10,通过将输入储能模块110设置在电源输入端,在控制模块130检测到上电指令时,开关模块120导通,输入电源和输入储能模块110将同时为用电负载140供电,快速为用电负载提供上电所需的瞬间大电流,从而,实现用电负载140的快速上电,满足用电负载140上电需求。
进一步地,在本发明一些实施例中,图3所示是根据本发明一个实施例的上电控制电路的电路图。开关模块120包括第一开关单元150和第二开关单元160。
其中,第一开关单元150的第一端分别与输入电源、输入储能模块110的第一端相连,第一开关单元150的第二端与用电负载140的供电端相连,用于在检测到控制开关闭合信号时导通,即控制开关闭合,触发第一开关单元150导通;第二开关单元160的控制端与控制模块130相连,第二开关单元160的第一端与接地端相连,第二开关单元160的第二端与第一开关单元150的控制端相连,第二开关单元160用于检测到上电控制信号时输出控制开关闭合信号,进而第一开关单元150导通,使得输入电源和输入储能模块110同时为用电负载140供电。
其中,在实施例中,控制开关闭合信号可以为数字信号或模拟信号,例如控制开关为闭合状态时输出高电平,或者,控制开关为断开状态时输出低电平。
进一步地,如图3所示,第一开关单元150可以包括第一开关Q1和第一分压单元R1,第一开关Q1的第一端分别与输入电源、输入储能模块110的第一端相连,第一开关Q1的第二端与用电负载140相连;第一分压单元R1的第一端分别与输入电源和第一开关Q1的第一端相连,第一分压单元R1的第二端分别与第一开关Q1的控制端和第二开关单元160的第三端相连。
在实施例中,第一开关Q1可以包括MOS管或开关管,例如PMOS(positive channelMetal Oxide Semiconductor,PMOS)管、NMOS(N-Metal-Oxide-Semiconductor,NMOS)管,如图3中所示为PMOS管,第一开关Q1的功能也可以为由晶体管组成的开关电路或常见的硬件开关、软件开关等实现。
在实施例中,第一分压单元R1可以为单个电阻或多个元件的串并联结构,例如多个电阻的串联结构、多个电阻的并联结构、多个电阻的串并联结构等,在此不限于附图所示。
以PMOS管为例,具体地,默认第二开关单元160处于关断状态,当输入电源上电后,迅速为输入储能模块110例如电解电容充电,此时PMOS管的栅极与源极之间的压差零,PMOS管处于断开状态,从而使得用电负载140为断电状态。当检测到上电指令时,第二开关单元160从关断状态切换为导通状态,PMOS管的栅极与接地端连接,其电位迅速降为0V,进而PMOS管的栅极-源极间产生压差,使得PMOS管迅速达到开启门限,从而实现PMOS管的迅速导通,从而输入储能模块110和输入电源可以同时为用电负载140供电,提供用电负载140上电所需的瞬间大电流,实现用电负载140的快速上电。
在实施例中,如图3所示,上电控制电路10还包括输出储能模块170,输出储能模块170的第一端分别与开关模块120的第二端、用电负载140的供电端相连,输出储能模块170的第二端与接地端相连。
具体地,如图3所示,在第一开关单元150导通后,输入储能模块110同时为输出储能模块170以及用电负载140进行快速充电。当需要对用电负载140断电时,控制模块130输出关断信号,第二开关单元160从导通状态切换为关断状态,此时PMOS管栅极-源极之间的压差,将快速变为零,PMOS管转变为关断状态,即切断了为用电负载140供电的线路,从而用电负载140转为断电状态。在用电负载140断电时,输出储能模块170可以为用电负载140提供电能,以使得用电负载140缓下电,避免对用电负载140的冲击损坏,或者,利于用电负载140做好下电准备,例如芯片存储数据等。
进一步地,为了提高信号稳定性,在本发明一些实施例中,如图4所示,第一开关单元150还包括第二分压单元R2,第二分压单元R2的第一端分别与第一分压单元R1的第二端、第二开关单元160的第三端相连,第二分压单元R2的第二端与第一开关Q1的控制端相连。
在实施例中,第二分压单元R2可以为单独的元件或者多个元件的串并联结构,例如采用单独的电阻,或者多个电阻的串联结构,或者多个电阻的并联结构或者多个电阻的串并联结构,在此不作具体显示,图4仅为一个示例。
在实施例中,第二开关单元160也包括第二开关,第二开关和第一开关可相同或者不同,例如可包括MOS管或者三极管,对此不作赘述。
在另一些实施例中,第一开关以及第二开关还包括软件开关或者硬件开关,软件开关可为软件程序等,硬件开关可为单刀双掷开关、双刀双掷开关等,此处不再赘述。
具体地,以图4电路为例,当第二开关单元160处于导通状态时,第一开关Q1的栅极通过第二分压单元R2直接接地,通过GND使第一开关Q1栅极电压进行迅速降为0v,满足栅极-源极压差,则第一开关Q1导通,此时输入储能模块110和输入电源同时为负载190提供瞬间需要的大电流。通过设置第二分压单元R2,相较于直接导线连接,可以使得信号更加稳定。
具体地,这些器件都是适用于低速、低频领域的器件,MOS场效应晶体管具有很高的输入阻抗,在电路中便于直接耦合,适用于大规模集成电路。在反向电路中用到时完全截至。
在本发明一些实施例中,第一分压单元R1可以采用单独的电阻实现,例如包括第一电阻,第一电阻的阻值范围为3KΩ≤R1,在实际中,通常可设置在10KΩ-100KΩ之间,例如第一电阻R1可以选择25KΩ、30KΩ、80KΩ等,第二分压单元R2可以采用单独的电阻实现,例如包括第二电阻,第二电阻的阻值范围为0Ω≤R2≤1KΩ,在实际中,通常可设置在0Ω-100Ω之间,例如可以选择10Ω、25Ω、75Ω等。其中,第二分压单元R2可以省略,优选地,如图4所示,设置第二分压单元R2,以提高信号稳定性。
概括来说,根据本发明实施例的上电控制电路10,通过在电源输入端设置输入储能模块110,在接收到上电指令时,开关模块120导通,输入储能模块120和输入电源可以同时为用电负载140供电,从而可以提供用电负载140上电所需的瞬间大电流,实现用电负载140的快速上电,满足一些需要快速上电例如专用集成芯片或非专用集成芯片的快速上电需求。以及,在电源输出端设置输出储能模块170,避免对用电负载140的损害和利于用电负载140做好下电准备。
基于上面实施例的上电控制电路,下面参照附图描述根据本发明第二方面实施例的电子设备。
图5是根据本发明第二方面实施例的电子设备的框图,如图5所示,本发明第二方面实施例的电子设备20,包括用电负载140和上面实施例的上电控制电路10。
在实施例中,电子设备20可以包括服务器、电子凭证处理设备等其用电负载140需要快速上电的设备,用电负载140可以包括但不限于一些专用或非专用的集成电路芯片例如ASIC芯片,或者电路板、处理器、处理电路等。其中,上电控制电路10的结构和实现过程可以参照上面实施例的说明。
根据本发明实施例的电子设备20,通过采用上面实施例的上电控制电路10,可以实现用电负载140的快速上电,满足用电负载140快速上电的需求,进而可以满足电子设备20快速响应的要求,提高性能。
需要说明的是,在本说明书的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种上电控制电路,其特征在于,包括:
输入储能模块,所述输入储能模块的第一端与输入电源相连,所述输入储能模块的第二端与接地端相连;
开关模块,所述开关模块的第一端分别与所述输入电源、所述输入储能模块的第一端相连,所述开关模块的第二端与用电负载的供电端相连,用于在检测到上电控制信号时导通,以使得所述输入电源和所述输入储能模块为所述用电负载供电;
控制模块,所述控制模块与所述开关模块的控制端相连,用于在检测到上电指令时输出所述上电控制信号。
2.根据权利要求1所述的上电控制电路,其特征在于,所述开关模块包括:
第一开关单元,所述第一开关单元的第一端分别与所述输入电源、所述输入储能模块的第一端相连,所述第一开关单元的第二端与所述用电负载的供电端相连,用于在检测到控制开关闭合信号时导通;
第二开关单元,所述第二开关单元的控制端与所述控制模块相连,所述第二开关单元的第一端与接地端相连,所述第二开关单元的第二端与所述第一开关单元的控制端相连,用于在接收到所述上电控制信号时输出所述控制开关闭合信号。
3.根据权利要求2所述的上电控制电路,其特征在于,所述第一开关单元包括:
第一开关,所述第一开关的第一端分别与所述输入电源、所述输入储能模块的第一端相连,所述第一开关的第二端与所述用电负载相连;
第一分压单元,所述第一分压单元的第一端分别与所述输入电源和所述第一开关的第一端相连,所述第一分压单元的第二端分别与所述第一开关的控制端和所述第二开关单元的第二端相连。
4.根据权利要求3所述的上电控制电路,其特征在于,所述第一开关单元还包括:
第二分压单元,所述第二分压单元的第一端分别与所述第一分压单元的第二端、所述第二开关单元的第二端相连,所述第二分压单元的第二端与所述第一开关的控制端相连。
5.根据权利要求3所述的上电控制电路,其特征在于,所述第一开关包括MOS管或者三极管。
6.根据权利要求1所述的上电控制电路,其特征在于,所述输入储能模块包括电容和电感中的至少一种。
7.根据权利要求1所述的上电控制电路,其特征在于,所述上电控制电路还包括输出储能模块,所述输出储能模块的第一端分别与所述开关模块的第二端、所述用电负载的供电端相连,所述输出储能模块的第二端与接地端相连。
8.根据权利要求4所述的上电控制电路,其特征在于,所述第一分压单元包括第一电阻,所述第一电阻的阻值范围为3KΩ≤R1,所述第二分压单元包括第二电阻,所述第二电阻的阻值范围为0Ω≤R2≤1KΩ。
9.根据权利要求1-8任一项所述的上电控制电路,其特征在于,所述用电负载包括电路板、处理器、处理电路以及ASIC芯片中的至少一种。
10.一种电子设备,其特征在于,包括用电负载和权利要求1-9任一项所述的上电控制电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911077436.XA CN111313674A (zh) | 2019-11-06 | 2019-11-06 | 上电控制电路及具有其的电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911077436.XA CN111313674A (zh) | 2019-11-06 | 2019-11-06 | 上电控制电路及具有其的电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111313674A true CN111313674A (zh) | 2020-06-19 |
Family
ID=71148149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911077436.XA Pending CN111313674A (zh) | 2019-11-06 | 2019-11-06 | 上电控制电路及具有其的电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111313674A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112186879A (zh) * | 2020-09-08 | 2021-01-05 | 杭州迪普信息技术有限公司 | 一种下电控制系统 |
CN114915007A (zh) * | 2021-02-09 | 2022-08-16 | 上海瑞仕格医疗科技有限公司 | 供电系统、供电系统的控制方法和可读存储介质 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2870306Y (zh) * | 2005-12-15 | 2007-02-14 | 康佳集团股份有限公司 | 一种用于音频功放的电源开关电路 |
CN101425797A (zh) * | 2007-11-01 | 2009-05-06 | 深圳迈瑞生物医疗电子股份有限公司 | 慢开快关的电子开关电路及其控制方法 |
CN101847928A (zh) * | 2010-04-14 | 2010-09-29 | 广州市广晟微电子有限公司 | 低噪声线性调节器的快速启动电路及方法 |
CN201781412U (zh) * | 2010-07-14 | 2011-03-30 | 深圳Tcl新技术有限公司 | 一种直流电源电路 |
CN102969023A (zh) * | 2012-11-14 | 2013-03-13 | 福州瑞芯微电子有限公司 | 一种电子产品中eMMC的上电电路 |
CN104300946A (zh) * | 2014-10-23 | 2015-01-21 | 厦门福信光电集成有限公司 | 一种低压设备的快速掉电模块 |
CN104852562A (zh) * | 2015-05-04 | 2015-08-19 | 黔西南州首创电子科技有限公司 | 一种开关电源芯片的低损耗通用启动电路 |
CN109921497A (zh) * | 2019-04-25 | 2019-06-21 | 广州极飞科技有限公司 | 基于看门狗的供电电路、气象站、供电方法及看门狗 |
-
2019
- 2019-11-06 CN CN201911077436.XA patent/CN111313674A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2870306Y (zh) * | 2005-12-15 | 2007-02-14 | 康佳集团股份有限公司 | 一种用于音频功放的电源开关电路 |
CN101425797A (zh) * | 2007-11-01 | 2009-05-06 | 深圳迈瑞生物医疗电子股份有限公司 | 慢开快关的电子开关电路及其控制方法 |
CN101847928A (zh) * | 2010-04-14 | 2010-09-29 | 广州市广晟微电子有限公司 | 低噪声线性调节器的快速启动电路及方法 |
CN201781412U (zh) * | 2010-07-14 | 2011-03-30 | 深圳Tcl新技术有限公司 | 一种直流电源电路 |
CN102969023A (zh) * | 2012-11-14 | 2013-03-13 | 福州瑞芯微电子有限公司 | 一种电子产品中eMMC的上电电路 |
CN104300946A (zh) * | 2014-10-23 | 2015-01-21 | 厦门福信光电集成有限公司 | 一种低压设备的快速掉电模块 |
CN104852562A (zh) * | 2015-05-04 | 2015-08-19 | 黔西南州首创电子科技有限公司 | 一种开关电源芯片的低损耗通用启动电路 |
CN109921497A (zh) * | 2019-04-25 | 2019-06-21 | 广州极飞科技有限公司 | 基于看门狗的供电电路、气象站、供电方法及看门狗 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112186879A (zh) * | 2020-09-08 | 2021-01-05 | 杭州迪普信息技术有限公司 | 一种下电控制系统 |
CN114915007A (zh) * | 2021-02-09 | 2022-08-16 | 上海瑞仕格医疗科技有限公司 | 供电系统、供电系统的控制方法和可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111313674A (zh) | 上电控制电路及具有其的电子设备 | |
JP2009201096A (ja) | スイッチ回路 | |
CN113328734A (zh) | 快速阻断开关 | |
US8520353B2 (en) | Electronic device with surge suppression circuit | |
US11301093B2 (en) | Positive and negative voltage driving circuit, chip, active stylus and driving method | |
CN209948734U (zh) | 自动负载检测电路 | |
CN110445216B (zh) | 一种充电芯片 | |
CN115102384B (zh) | 软启动控制电路及其控制方法和供电电路 | |
US9059703B2 (en) | Switch circuit | |
CN109391137A (zh) | 抑制电源浪涌的软启动电路及方法 | |
CN205249155U (zh) | Cmos晶体振荡器 | |
CN114157132A (zh) | 一种缓启动切换电路、缓启动切换装置及电子设备 | |
US10389228B1 (en) | Power supply circuit with surge-supression | |
CN111384847B (zh) | 直流电源上电保护电路、驱动负载电路的方法及电子设备 | |
WO2023115548A1 (zh) | 一种电源开关控制电路和电器 | |
CN216056328U (zh) | 一种高电压残留电放电电路及电子设备 | |
CN211151936U (zh) | 电源开关电路 | |
TW201218626A (en) | Transient current suppression device | |
CN220754385U (zh) | 充放电控制电路、双向电源和移动终端 | |
WO2020182101A1 (zh) | 一种电源开关电路 | |
CN217904088U (zh) | 一体化工作站的电源系统及一体化工作站 | |
CN219512634U (zh) | Usb模组控制电路、usb设备、电子设备 | |
TWI790104B (zh) | 軟啟動放電電路 | |
CN210864631U (zh) | 一种实用平板电脑键盘插入侦测开关电路 | |
CN215010044U (zh) | 一种限流信号发生电路与电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200619 |
|
RJ01 | Rejection of invention patent application after publication |