CN216056328U

CN216056328U - 一种高电压残留电放电电路及电子设备

Info

Publication number: CN216056328U
Application number: CN202122446681.2U
Authority: CN
Inventors: 黄平; 蔡玉鑫
Original assignee: Green Core Semiconductor Xiamen Co ltd
Current assignee: Green Core Semiconductor Xiamen Co ltd
Priority date: 2021-10-11
Filing date: 2021-10-11
Publication date: 2022-03-15
Anticipated expiration: 2031-10-11

Abstract

本实用新型公开了一种高电压残留电放电电路及电子设备，本方案巧妙性通过电阻R2、开关电路和第二电源的配合，以电阻R2作为接地电阻与电子设备的第一电源连接，实现第一电源的接地状态切换，本方案通过第二电源与开关电路连接，而第二电源与电子设备的启闭进行对应，当电子设备正常工作时，第二电源输入高电平信号，使开关电路将第一电源对地放电截断，当电子设备关机下电时，第二电源输入低电平信号，使开关电路将第一电源对地放电导通；通过该硬件方案机制，使得本方案电路仅通过硬件配合即可实现工作切换，同时，电阻R2因为正常工作时无需对地，因此可以选择使用较小电阻，使得其放电时具有较快的放电速度。

Description

一种高电压残留电放电电路及电子设备

技术领域

本实用新型涉及电子产品残留电压放电装置领域，尤其涉及一种高电压残留电放电电路及电子设备。

背景技术

目前大部分电子产品在关机下电后，由于电路板上存在大量电容，因此，其下电后仍然有残留电压存在，如果供电电压较高，并且电容容值较大，则残留电压值会比较高，且有较大残留电能。这些残留电压的存在给电子产品造成比较大的危害，该危害通常有两类，一是因为残留电压的存在，不能满足开机时序要求，导致下次电子设备不能开机，二是主板运输过程中容易照成短路而烧毁主板，目前较为常见的解决方案是在电子设备的电压输出端设置接地电阻，通过接地电阻进行辅助释放残留电压(参考图1所示)，而这种方式通常需要接一较大阻值电阻，且该方案有二个缺点，一是正常工作时，也会耗电，二是需要放电时，因为电阻值比较大，放电速度比较慢；虽然目前还有一些通过软件方案进行控制电源释放残留电压，但是采用软件控制残留电压放电的方法，存在因软件系统故障或跑飞，而不能实现放电功能的风险；因此，针对电子产品的主板残留电压放电是非常具有现实意义的研究课题。

发明内容

有鉴于此，本实用新型的目的在于提出一种结构简单、实施可靠且稳定的高电压残留电放电电路及电子设备。

为了实现上述的技术目的，本实用新型所采用的技术方案为：

一种高电压残留电放电电路，与电子设备的主板连接，且用于电子设备关机后的主板残留电放电，所述主板包括第一电源；所述高电压残留电放电电路包括：

电阻R2，为接地电阻且还与第一电源连接并用于第一电源的对地放电；

开关电路，与第一电源和电阻R2连接且还接地，并用于控制第一电源的对地放电通断，其具有第一状态和第二状态，第一状态时，第一电源对地放电导通，第二状态时，第一电源对地放电截断；

第二电源，与开关电路连接，且用于输入高电平信号和低电平信号，当第二电源输入高电平信号时，开关电路处于第二状态，当第二电源输入低电平信号时，开关电路处于第一状态。

作为一种可能的实施方式，进一步，所述开关电路包括：

第一开关电路，与第一电源和电阻R2连接且还接地，并用于控制第一电源的对地放电通断，其具有第一状态和第二状态，第一状态时，第一电源对地放电导通，第二状态时，第一电源对地放电截断；

第二开关电路，接入到第一开关电路中且用于控制第一开关电路在第一状态和第二状态之间切换；

其中，所述第二电源与第二开关电路连接，且用于输入高电平信号和低电平信号，当第二电源输入高电平信号时，第一开关电路处于第二状态，当第二电源输入低电平信号时，第一开关电路处于第一状态。

作为一种较优的实施选择，优选的，所述第一开关电路包括二极管D1、电阻R1、NMOS管Q2和电容C1，所述第二开关电路包括NMOS管Q1，所述第一电源设为电源35V，所述第二电源设为电源3V3；

其中，二极管D1的正极和电阻R2的一端分别与电源35V连接，二极管 D1的负极与电阻R1的一端连接，NMOS管Q2的漏极D与电阻R2的另一端连接，NMOS管Q1的漏极D分别与电阻R1的另一端、电容C1的一端和NMOS 管Q2的栅极G连接，NMOS管Q1的源极S、电容C1的另一端和NMOS管 Q2的源极S均接地；

另外，NMOS管Q1的栅极G与电源3V3连接。

作为一种较优的实施选择，优选的，所述二极管D1为肖特基二极管。

作为一种较优的实施选择，优选的，所述NMOS管Q1和NMOS管Q2的型号均为7002NMOS管。

基于上述的电路方案，本实用新型还提供一种电子设备，其包括上述所述的高电压残留电放电电路。

采用上述的技术方案，本实用新型与现有技术相比，其具有的有益效果为：本方案巧妙性通过电阻R2、开关电路和第二电源的配合，以电阻R2作为接地电阻与电子设备的第一电源连接，实现第一电源的接地状态切换，而开关电路用于控制第一电源的对地放电通断，其具有第一状态和第二状态，第一状态时，第一电源对地放电导通，第二状态时，第一电源对地放电截断；本方案通过第二电源与开关电路连接，且用于输入高电平信号和低电平信号，第二电源与电子设备的启闭进行对应，当电子设备正常工作时，第二电源输入高电平信号，使开关电路处于第二状态，当电子设备关机下电时，第二电源输入低电平信号，使开关电路处于第一状态；通过该硬件方案机制，使得本方案电路仅通过硬件配合即可实现工作切换，而不依赖于软件系统控制，避免了软件系统故障或者跑飞导致的故障，同时，本方案放电电路电阻R2因为正常工作时无需对地，因此可以选择使用较小电阻，使得其放电时具有较快的放电速度。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术解决电子设备残留电压的方案；

图2是本实用新型方案的简要电路连接原理图；

图3是本实用新型方案的简要电路连接示意图。

具体实施方式

下面结合附图和实施例，对本实用新型作进一步的详细描述。特别指出的是，以下实施例仅用于说明本实用新型，但不对本实用新型的范围进行限定。同样的，以下实施例仅为本实用新型的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

如图2或图3所示，本实用新型一种高电压残留电放电电路，与电子设备的主板连接，且用于电子设备关机后的主板残留电放电，所述主板包括第一电源；所述高电压残留电放电电路包括：

本方案中，作为一种具体的实施方式，进一步，所述开关电路具体包括：

在图1的基础上，进一步参考图2，本方案中，所述第一开关电路包括二极管D1、电阻R1、NMOS管Q2和电容C1，所述第二开关电路包括NMOS 管Q1，所述第一电源设为电源35V，所述第二电源设为电源3V3；

另外，NMOS管Q1的栅极G与电源3V3连接。

在硬件选型上，本方案中，所述二极管D1为肖特基二极管；所述NMOS 管Q1和NMOS管Q2的型号均为7002NMOS管。

本方案电路由2个NMOS管Q1和Q2，电阻R1和R2，电容C1和二极管 D1组成；其功能实现的原理如下：

当电子产品主板正常工作时，第二电源(即电源3V3)输入高电平信号打开NMOS管Q1，NMOS管Q1的源极D为低电平，由于NMOS管Q1的源极 D为低电平，因此，NMOS管Q2截止，此时电源35V不会对地放电，电源35V 正常工作，且不会有额外电能损耗。

当电子产品关机下电时，电源3V3的信号输入由高电平信号变为低电平信号，NMOS管Q1管关断截止，此时电源35V还存在较高残留电压，该残留电压通过只能单向导通的二极管D1和电阻R1给电容C1充电，当电容C1的电压充电到高于NMOS管Q2的开关电压时，NMOS管Q2打开，电源35V的残留电压(即电子产品主板残留电压)通过电阻R2和NMOS管Q2导通到地，实现残留电压自己给自己放电的目的。

以上所述仅为本实用新型的部分实施例，并非因此限制本实用新型的保护范围，凡是利用本实用新型说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims

1.一种高电压残留电放电电路，与电子设备的主板连接，且用于电子设备关机后的主板残留电放电，所述主板包括第一电源；其特征在于，所述高电压残留电放电电路包括：

电阻R2，与第一电源连接；

2.如权利要求1所述的高电压残留电放电电路，其特征在于，所述开关电路包括：

3.如权利要求2所述的高电压残留电放电电路，其特征在于，所述第一开关电路包括二极管D1、电阻R1、NMOS管Q2和电容C1，所述第二开关电路包括NMOS管Q1，所述第一电源设为电源35V，所述第二电源设为电源3V3；

其中，二极管D1的正极和电阻R2的一端分别与电源35V连接，二极管D1的负极与电阻R1的一端连接，NMOS管Q2的漏极D与电阻R2的另一端连接，NMOS管Q1的漏极D分别与电阻R1的另一端、电容C1的一端和NMOS管Q2的栅极G连接，NMOS管Q1的源极S、电容C1的另一端和NMOS管Q2的源极S均接地；

另外，NMOS管Q1的栅极G与电源3V3连接。

4.如权利要求3所述的高电压残留电放电电路，其特征在于，所述二极管D1为肖特基二极管。

5.如权利要求3所述的高电压残留电放电电路，其特征在于，所述NMOS管Q1和NMOS管Q2的型号均为7002NMOS管。

6.一种电子设备，其特征在于，其包括权利要求1至5之一所述的高电压残留电放电电路。