CN111312066B - 包括非晶硅导电层的显示装置 - Google Patents

包括非晶硅导电层的显示装置 Download PDF

Info

Publication number
CN111312066B
CN111312066B CN201911272000.6A CN201911272000A CN111312066B CN 111312066 B CN111312066 B CN 111312066B CN 201911272000 A CN201911272000 A CN 201911272000A CN 111312066 B CN111312066 B CN 111312066B
Authority
CN
China
Prior art keywords
insulating layer
thin film
disposed
layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911272000.6A
Other languages
English (en)
Other versions
CN111312066A (zh
Inventor
裵寅浚
李骏熙
徐右吏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111312066A publication Critical patent/CN111312066A/zh
Application granted granted Critical
Publication of CN111312066B publication Critical patent/CN111312066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Abstract

本发明涉及包括非晶硅导电层的显示装置。该显示装置包括基底基板。第一数据线被设置在基底基板上。第一绝缘层被设置在第一数据线和基底基板两者上。非晶硅导电层被设置在第一绝缘层上。第二绝缘层被设置在非晶硅导电层上。第二数据线被设置在第二绝缘层上。

Description

包括非晶硅导电层的显示装置
技术领域
本公开涉及一种显示装置，并且更具体地，涉及一种具有非晶硅导电层的显示装置和制造该显示装置的方法。
背景技术
众所周知，现代的显示装置薄、轻并且消耗很少的电力，特别是在与诸如阴极射线管(CRT)显示装置的传统显示技术相比时。现代显示技术的示例包括等离子体显示装置、液晶显示装置和有机发光显示装置。
显示装置包括用于显示图像的多个像素以及诸如电连接到像素以向像素提供数据信号和扫描信号的多条数据线和扫描线的信号线。由于显示装置被设计为显示高分辨率的图像，因此信号线中的每条信号线的宽度以及信号线之间的间隔变窄。这种布置可能趋于增加信号线之间的寄生电容和线电阻，这可能降低图像质量。
发明内容
显示装置包括基底基板。第一数据线被设置在基底基板上。第一绝缘层被设置在第一数据线和基底基板两者上。非晶硅导电层被设置在第一绝缘层上。第二绝缘层被设置在非晶硅导电层上。第二数据线被设置在第二绝缘层上。
显示装置包括基底基板。第一薄膜晶体管和第二薄膜晶体管各自被设置在基底基板上。薄膜晶体管绝缘层被设置在第一薄膜晶体管和第二薄膜晶体管两者上。第一数据线被设置在薄膜晶体管绝缘层上。第一数据线被设置在第一绝缘层上，并且电连接到第一薄膜晶体管。非晶硅导电层被设置在第一绝缘层上。第二绝缘层被设置在非晶硅导电层上。第二数据线被设置在第二绝缘层上，并且电连接到第二薄膜晶体管。
制造显示装置的方法包括在基底基板上形成第一薄膜晶体管和第二薄膜晶体管。薄膜晶体管绝缘层形成于在其上形成有第一薄膜晶体管和第二薄膜晶体管的基底基板上。包括第一数据线的第一数据图案形成在薄膜晶体管绝缘层上。第一绝缘层形成在第一数据图案上。非晶硅层形成在第一绝缘层上。第二绝缘层形成在非晶硅层上。非晶硅导电层通过使用杂质掺杂非晶硅层来形成。包括第二数据线的第二数据图案形成在第二绝缘层上。
附图说明
通过参考附图详细描述本公开的示例性实施例，本公开的更完整理解以及本公开带来的许多特征将变得更显而易见，其中：
图1是图示根据本发明构思的示例性实施例的显示装置的平面图；
图2A是图1的显示装置的第一像素PX1和第二像素PX2的截面图；
图2B是图示图1的显示装置的第二数据线DL2与连接电极CE之间的连接的截面图；
图3是根据本发明构思的示例性实施例的与显示装置的一个像素对应的截面图；
图4是根据本发明构思的示例性实施例的与显示装置的四个邻近像素对应的截面图；
图5A至图5G是图示制造图1至图2B的显示装置的方法的截面图；
图6A至图6E是图示制造图3的显示装置的方法的截面图；
图7是图示根据本发明构思的示例性实施例的电子设备的框图；
图8A是图示在其中图7的电子设备被实现为电视的示例的图；并且
图8B是图示在其中图7的电子设备被实现为智能手机的示例的图。
具体实施方式
为了清楚起见，在描述附图中图示的本公开的示例性实施例时，采用特定的术语。然而，本公开不旨在受限于如此选择的特定术语，并且应当理解每个特定的元件包括以类似方式操作的所有技术等同物。
图1是图示根据本发明构思的示例性实施例的显示装置的平面图。
参考图1，显示装置可以包括在其中显示图像的显示区域DA和作为非显示区域的周围区域PA，周围区域PA至少部分地围绕显示区域DA。
显示装置可以包括沿第一方向D1和与第一方向D1垂直的第二方向D2以矩阵形式布置的多个像素。虽然可以理解在显示装置内可能存在非常多的像素，但是出于例示的目的命名了两个像素PX1和PX2。应当理解，其他像素可以具有与关于像素PX1和PX2描述的那些特性相似的特性。扫描线SL以及数据线DL1和DL2可以分别电连接到像素PX1和PX2。应当理解，可能存在许多附加扫描线和许多附加数据线，而出于例示的目的命名了一条扫描线SL和两条数据线DL1和DL2。
扫描信号可以被施加到扫描线SL，并且数据信号可以被施加到数据线DL1和DL2。第一数据信号可以被施加到第一数据线DL1，并且与第一数据信号不同的第二数据信号可以被施加到第二数据线DL2。
第一数据线DL1和第二数据线DL2各自可以主要在第二方向D2上延伸。扫描线SL可以主要在第一方向D1上延伸。
在周围区域PA中，可以布置用于驱动像素PX1和PX2的驱动电路和布线。用于驱动像素的驱动电路和构成像素的像素电路可以具有各种结构。
图2A是图1的显示装置的第一像素PX1和第二像素PX2的截面图。图2B是图示图1的显示装置的第二数据线DL2与连接电极CE之间的连接的截面图。
参考图2A和图2B，显示装置可以包括基底基板100、第一薄膜晶体管TFT1、第二薄膜晶体管TFT2、薄膜晶体管绝缘层110、第一数据图案、第一绝缘层120、非晶硅导电层130、第二绝缘层140、第二数据图案、通孔绝缘层150、像素限定层PDL、发光结构和薄膜封装层TFE。
基底基板100可以包括透明或不透明绝缘材料。例如，基底基板100可以包括石英基板、合成石英基板、氟化钙基板、掺杂氟化物的石英基板、钠钙玻璃基板、无碱玻璃基板等。可替代地，基底基板100可以包括柔性透明材料，诸如柔性透明树脂基板(例如，聚酰亚胺基板)。柔性透明基板可以被配置为弯曲至显著的程度而不会因此造成损坏。在此情况下，聚酰亚胺基板可以包括第一聚酰亚胺层、阻挡膜层、第二聚酰亚胺层等。例如，聚酰亚胺基板可以具有在其中第一聚酰亚胺层、阻挡膜层和第二聚酰亚胺层被堆叠在刚性玻璃基板上的配置。
第一薄膜晶体管TFT1和第二薄膜晶体管TFT2可以各自被设置在基底基板100上。第一薄膜晶体管TFT1可以是包括在第一像素PX1中的薄膜晶体管，并且可以是用于驱动第一像素PX1的发光结构的驱动晶体管。第二薄膜晶体管TFT2可以是包括在与第一像素PX1邻近的第二像素PX2中的薄膜晶体管，并且可以是用于驱动第二像素PX2的发光结构的驱动晶体管。
第一薄膜晶体管TFT1和第二薄膜晶体管TFT2可以各自是诸如非晶硅薄膜晶体管、多晶硅薄膜晶体管和/或氧化物半导体薄膜晶体管的元件，但是本发明并不限于此。
薄膜晶体管绝缘层110可以被设置于在其上设置有第一薄膜晶体管TFT1和第二薄膜晶体管TFT2的基底基板100上。薄膜晶体管绝缘层110可以在基底基板100上充分覆盖第一薄膜晶体管TFT1和第二薄膜晶体管TFT2，并且可以具有在第一薄膜晶体管TFT1和第二薄膜晶体管TFT2周围没有台阶的、基本平坦的上表面。可替代地，薄膜晶体管绝缘层110可以在基底基板100上覆盖第一薄膜晶体管TFT1和第二薄膜晶体管TFT2，并且可以沿第一薄膜晶体管TFT1和第二薄膜晶体管TFT2的轮廓被设置成基本均匀的厚度，以便在薄膜晶体管TFT1和TFT2中的每个薄膜晶体管上方形成台阶。
薄膜晶体管绝缘层110可以包括诸如硅化合物、金属氧化物等的无机绝缘材料。薄膜晶体管绝缘层110可以由多个层形成。
第一数据图案可以被设置在薄膜晶体管绝缘层110上。第一数据图案可以包括第一数据线DL1和连接电极CE。第一数据图案可以被形成为包括单一金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。
第一数据线DL1可以电连接到第一薄膜晶体管TFT1。例如，第一数据线DL1可以通过穿过薄膜晶体管绝缘层110形成的接触孔而电连接到第一薄膜晶体管TFT1。
连接电极CE可以电连接到第二薄膜晶体管TFT2。例如，连接电极CE可以通过穿过薄膜晶体管绝缘层110形成的接触孔而电连接到第二薄膜晶体管TFT2。
第一绝缘层120可以被设置在连接电极CE上。第一绝缘层120可以由无机绝缘材料和/或有机绝缘材料形成。
非晶硅导电层130可以被设置在第一绝缘层120上。除了在其中形成用于电路布线的连接的接触结构的部分之外，非晶硅导电层130可以形成在基底基板100的整体的上方。因此，非晶硅导电层130可以与第一数据线DL1、稍后将提到的第二数据线DL2、第一薄膜晶体管TFT1和第二薄膜晶体管TFT2重叠。非晶硅导电层130可以通过将杂质掺杂到非晶硅层中来形成，以增加非晶硅导电层130的导电性。
诸如接地电压的某个电平的恒定电压可以被施加到非晶硅导电层130。由于非晶硅导电层130被设置在第二数据线DL2与作为最靠近第二数据线DL2的数据线的第一数据线DL1之间，并且恒定电压被施加到非晶硅导电层130，因此非晶硅导电层130可以具有阻挡在第一数据线DL1与第二数据线DL2之间产生的寄生电容的屏蔽效果。
当使用普通金属薄膜代替非晶硅导电层130时，金属薄膜应形成为与基底基板100的整体对应。因此，在诸如化学气相沉积(CVD)工艺的沉积工艺期间，可能发生由于大量电荷的积累而导致的电跃过开路的电弧放电现象。然而，根据本实施例，由于非晶硅导电层130通过在形成非晶硅层之后将杂质掺杂到非晶硅层中来形成，因此可以制造高质量的显示装置，而没有诸如在制造工艺期间产生诸如电弧放电的任何问题。
非晶硅导电层130可以具有用于第二数据线DL2与连接电极CE之间的连接的开口OP。
第二绝缘层140可以被设置在非晶硅导电层130上。第二绝缘层140可以由无机绝缘材料和/或有机绝缘材料形成。
第二数据图案可以被设置在第二绝缘层140上。第二数据图案可以包括第一接触焊盘CP1、第二数据线DL2和第二接触焊盘CP2。第二数据图案可以被形成为包括单一金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。
第二数据线DL2可以电连接到第二薄膜晶体管TFT2。第二数据线DL2可以通过穿过第二绝缘层140和第一绝缘层120形成的接触孔而电连接到连接电极CE。接触孔可以穿过非晶硅导电层130的开口OP形成，并且可以不与非晶硅导电层130接触。
第一接触焊盘CP1和第二接触焊盘CP2可以被形成，以便分别包括在第一像素PX1和第二像素PX2中，并且可以分别电连接到第一薄膜晶体管TFT1和第二薄膜晶体管TFT2。
通孔绝缘层150可以被设置于在其上设置有第二数据图案的第二绝缘层140上。通孔绝缘层150可以具有单层结构，但可替代地可以具有包括至少两个绝缘层的多层结构。可以使用诸如光致抗蚀剂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂和/或硅氧烷类树脂的有机材料形成通孔绝缘层150。
发光结构180可以被形成，以便与每个像素对应，并且为便于说明，将仅描述与第一像素PX1对应的发光结构。假定本文中未描述的特征和元件至少与说明书中其他地方描述的对应特征和元件类似。
发光结构180可以包括第一电极181、发光层182和第二电极183。
第一电极181可以被设置在通孔绝缘层150上。根据显示装置的发射类型，第一电极181可以包括反射材料或透射材料。根据本公开的示例性实施例，第一电极181可以具有单层结构或多层结构，该单层结构或多层结构可以包括单一金属膜、合金膜、金属氮化物膜、导电性金属氧化物膜和/或透明导电膜。
像素限定层PDL可以被设置于在其上设置有第一电极181的通孔绝缘层150上。像素限定层PDL可以使用有机材料形成。例如，像素限定层PDL可以包括光致抗蚀剂、丙烯酸类树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂等。在本公开的一些示例性实施例中，暴露第一电极181的开口可以通过刻蚀像素限定层PDL来形成。显示装置的发射区域和非发射区域可以由像素限定层PDL的开口来限定。例如，像素限定层PDL的开口所在的部分可以与发射区域对应，并且非发射区域可以与邻近像素限定层PDL的开口的部分对应。
发光层182可以被设置在通过像素限定层PDL的开口暴露的第一电极181上。另外，发光层182可以在像素限定层PDL的开口的侧壁上延伸。在本公开的一些示例性实施例中，发光层182可以包括有机发光层(EL)、空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)、电子注入层(EIL)等。在本公开的一些示例性实施方式中，除了有机发光层以外，空穴注入层、空穴传输层、电子传输层和电子注入层可以共同形成，以与多个像素对应。在本公开的一些示例性实施例中，根据显示装置的彩色像素，可以使用用于产生不同颜色的光的发光材料(诸如用于产生红光的发光材料、用于产生绿光的发光材料以及用于产生蓝光的发光材料)来形成多个有机发光层。在本公开的一些示例性实施例中，发光层182的有机发光层可以包括多种堆叠的用于产生红光、绿光和蓝光的发光材料，从而发射白光。这里，发光层182的元件共同地被形成，以便与多个像素对应，并且每个像素可以由滤色器层划分。
第二电极183可以被设置在像素限定层PDL和发光层182上。根据显示装置的发射类型，第二电极183可以包括透射材料或反射材料。在本公开的示例性实施例中，第二电极183也可以具有单层结构或多层结构，该单层结构或多层结构可以包括金属膜、合金膜、金属氮化物膜、导电性金属氧化物膜和/或透明导电膜。
薄膜封装层TFE可以被设置在第二电极183上。薄膜封装层TFE可以防止水分和氧气从外部渗透。薄膜封装层TFE可以包括至少一个有机层和至少一个无机层。至少一个有机层和至少一个无机层可以彼此交替地堆叠。例如，薄膜封装层TFE可以包括两个无机层以及在两个无机层之间的一个有机层，但不限于此。在本公开的一些示例性实施例中，能够提供用于屏蔽外部空气和水分渗透到显示装置中的密封基板，代替薄膜封装层TFE。
尽管在附图中仅图示了第一数据线DL1和第二数据线DL2，但显示装置可以包括多个像素以及与多个像素对应的多条数据线，并且第一数据线DL1和第二数据线DL2可以被交替地布置在不同的层上，以最大化数据线之间的间隔。因此，连同非晶硅导电层130的屏蔽效果一起可以将数据线的影响最小化。
图3是根据本发明构思的示例性实施例的与显示装置的一个像素对应的截面图。
参考图3，显示装置可以与图1至图2B的显示装置基本相同，除了通过第一接触孔CNT1和第二接触孔CNT2在第二数据线DL2与连接电极CE之间的连接结构之外。因此，重复的说明被省略并且在这个意义上各种元件和特征的说明已经被省略，可以假定这些元件和特征至少与说明书中其他地方描述的对应元件和特征类似。
显示装置可以包括基底基板100、第一薄膜晶体管、第二薄膜晶体管TFT2、薄膜晶体管绝缘层110、第一数据图案、第一绝缘层120、非晶硅导电层130、第二绝缘层140、第二数据图案、通孔绝缘层150、像素限定层PDL、发光结构180和薄膜封装层TFE。
基底基板100可以包括透明或不透明绝缘材料。第一薄膜晶体管和第二薄膜晶体管TFT2可以被设置在基底基板100上。薄膜晶体管绝缘层110可以被设置于在其上设置有第一薄膜晶体管和第二薄膜晶体管TFT2的基底基板100上。
第一数据图案可以被设置在薄膜晶体管绝缘层110上。第一数据图案可以包括第一数据线和连接电极CE。第一绝缘层120可以被设置于在其上设置有第一数据图案的薄膜晶体管绝缘层110上。非晶硅导电层130可以被设置在第一绝缘层120上。
第一接触孔CNT1可以穿过非晶硅导电层130和第一绝缘层120来形成，以便暴露连接电极CE。
第二绝缘层140可以被设置在非晶硅导电层130上。第二绝缘层140可以被设置在第一接触孔CNT1和第二接触孔CNT2中。第二接触孔CNT2可以穿过第二绝缘层140形成在第一接触孔CNT1中。第二数据线DL2可以通过第二接触孔CNT2连接到连接电极CE。
第二绝缘层140可以被设置在非晶硅导电层130上。第二数据图案可以被设置在第二绝缘层140上。第二数据图案可以包括第一接触焊盘、第二数据线DL2和第二接触焊盘CP2。
通孔绝缘层150可以被设置于在其上设置有第二数据图案的第二绝缘层140上。发光结构180可以包括第一电极181、发光层182和第二电极183。第一电极181可以被设置在通孔绝缘层150上。像素限定层PDL可以被设置于在其上设置有第一电极181的通孔绝缘层150上。发光层182可以被设置在通过像素限定层PDL的开口暴露的第一电极181上。第二电极183可以被设置在像素限定层PDL和发光层182上。薄膜封装层TFE可以被设置在第二电极183上。
图4是根据本发明构思的示例性实施例的与显示装置的四个邻近像素对应的截面图。
参考图4，显示装置可以与图1至图2B的显示装置基本相同，除了邻近的数据线彼此部分地重叠之外。因此，重复的说明被省略并且在这个意义上各种元件和特征的说明已经被省略，可以假定这些元件和特征至少与说明书中其他地方描述的对应元件和特征类似。该附图示出了四个邻近像素PX1、PX2、PX3和PX4的截面。然而，应当再次理解，存在附加像素。
显示装置可以包括基底基板100、分别包括在第一像素PX1至第四像素PX4中的第一薄膜晶体管至第四薄膜晶体管、薄膜晶体管绝缘层110、第一数据图案、第一绝缘层120、非晶硅导电层130、第二绝缘层140、第二数据图案、通孔绝缘层150、像素限定层PDL和薄膜封装层TFE。
基底基板100可以由透明或不透明材料制成。第一薄膜晶体管至第四薄膜晶体管可以被设置在基底基板100上。薄膜晶体管绝缘层110可以被设置于在其上设置有第一薄膜晶体管至第四薄膜晶体管的基底基板100上。
第一数据图案可以被设置在薄膜晶体管绝缘层110上。第一数据图案可以包括第一数据线DL1和第三数据线DL3。
第一绝缘层120可以被设置于在其上设置有第一数据图案的薄膜晶体管绝缘层110上。非晶硅导电层130可以被设置在第一绝缘层120上。第二绝缘层140可以被设置在非晶硅导电层130上。
第二数据图案可以被设置在第二绝缘层140上。第二数据图案可以包括第二数据线DL2和第四数据线DL4。
作为邻近数据线的第一数据线DL1和第二数据线DL2可以在平面图中彼此部分地重叠。作为邻近数据线的第二数据线DL2和第三数据线DL3可以在平面图中彼此部分地重叠。作为邻近数据线的第三数据线DL3和第四数据线DL4可以在平面图中彼此部分地重叠。
通孔绝缘层150可以被设置于在其上设置有第二数据图案的第二绝缘层140上。
发光结构180可以与每个像素对应地被形成，并且为了便于说明，将仅描述与第二像素PX2对应的发光结构180。假定其他发光结构类似。
发光结构180可以包括第一电极181、发光层182和第二电极183。第一电极181可以被设置在通孔绝缘层150上。像素限定层PDL可以被设置于在其上设置有第一电极181的通孔绝缘层150上。发光层182可以被设置在通过像素限定层PDL的开口暴露的第一电极181上。第二电极183可以被设置在像素限定层PDL和发光层182上。薄膜封装层TFE可以被设置在第二电极183上。
根据本发明的示例性实施例，由于显示装置被布置为使得两条邻近的数据线彼此部分地重叠，因此具有屏蔽效果的非晶硅导电层130被设置在两条数据线之间。因此，即使相应像素的尺寸减小并且数据线彼此更紧密地被布置，也可以减小或防止数据线之间的寄生电容。以这种方式，可以通过允许更宽的数据线来减小线电阻。
尽管随着每个像素的尺寸变小而彼此更紧密地布置数据线，以适应更高的分辨率，但是可以防止由于数据线之间的寄生电容导致的显示质量劣化，并且可以充分保证数据线中的每条数据线的宽度，以减小线电阻。
图5A至图5G是图示制造图1至图2B的显示装置的方法的截面图。
参考图5A，第一薄膜晶体管TFT1和第二薄膜晶体管TFT2可以形成在基底基板100上。薄膜晶体管绝缘层110可以形成于在其上形成有第一薄膜晶体管TFT1和第二薄膜晶体管TFT2的基底基板100上。
参考图5B，第一数据图案可以形成在薄膜晶体管绝缘层110上。第一数据图案可以包括第一数据线DL1和连接电极CE。在穿过薄膜晶体管绝缘层110形成用于暴露第一薄膜晶体管TFT1或第二薄膜晶体管TFT2的接触孔之后，第一数据图案可以被形成，使得电连接到第一薄膜晶体管TFT1或第二薄膜晶体管TFT2的结构可以被形成。
参考图5C，第一绝缘层120可以形成于在其上形成有第一数据图案的薄膜晶体管绝缘层110上。第一绝缘层120可以包括无机绝缘材料，并且可以通过诸如化学气相沉积(CVD)的沉积工艺来形成。
具有开口OP的非晶硅层130a可以形成在第一绝缘层120上。可以通过使用诸如CVD的沉积工艺在第一绝缘层120上形成非晶硅层130a。其后，可以使用附加掩模等来图案化非晶硅层130a，以形成开口OP。
参考图5D，第二绝缘层140可以形成在具有形成在非晶硅层130a中的开口OP的非晶硅层130a上。第二绝缘层140可以包括无机绝缘材料，并且可以通过诸如CVD的沉积工艺来形成。
参考图5E，杂质可以通过第二绝缘层140被提供(例如掺杂)到非晶硅层130a，以形成掺杂杂质的非晶硅导电层130。非晶硅导电层130掺杂有杂质以增加导电性，并且可以用作导电层。
另一方面，在CVD工艺中，如上所述可以使用等离子体执行沉积工艺，并且在沉积工艺期间可能产生大量电荷。该电荷在沉积工艺期间累积在金属层中，并且由于累积的电荷而存在发生电弧放电的风险。根据本发明的示例性实施例，由于在形成非晶硅层130a之后通过掺杂非晶硅层130a来形成非晶硅导电层130，因此能够没有问题地制造质量优异的显示装置。
参考图5F，暴露连接电极CE的接触孔可以穿过第二绝缘层140和第一绝缘层120来形成。第二数据图案可以形成于在其上形成有接触孔的第二绝缘层140上。第二数据图案可以包括第二数据线DL2、第一接触焊盘CP1和第二接触焊盘CP2。
参考图5G，通孔绝缘层150可以形成于在其上形成有第二数据图案的第二绝缘层140上。第一电极181可以形成在通孔绝缘层150上。像素限定层PDL可以形成于在其上形成有第一电极181的通孔绝缘层150上。发光层182可以形成在第一电极181上。第二电极183可以形成在发光层182上。薄膜封装层TFE可以形成在包括第一电极181、发光层182和第二电极183的发光结构180上。因此，可以制造显示装置。
图6A至图6E是图示制造图3的显示装置的方法的截面图。该方法与参考图5A至图5G描述的方法基本相同，除了通过第一接触孔CNT1和第二接触孔CNT2在第二数据线DL2与连接电极CE之间的连接结构之外。因此，重复的说明将被省略并且在这个意义上各种元件和特征的说明已经被省略，可以假定这些元件和特征至少与说明书中其他地方描述的对应元件和特征类似。
参考图6A，第一薄膜晶体管和第二薄膜晶体管TFT2可以形成在基底基板100上。薄膜晶体管绝缘层110可以形成于在其上形成有第一薄膜晶体管和第二薄膜晶体管TFT2的基底基板100上。第一数据图案可以形成在薄膜晶体管绝缘层110上。第一数据图案可以包括第一数据线和连接电极CE。第一绝缘层120可以形成于在其上形成有第一数据图案的薄膜晶体管绝缘层110上。非晶硅层130a可以形成在第一绝缘层120上。
参考图6B，第一绝缘层120的一部分和非晶硅层130a可以被移除，以形成暴露连接电极CE的第一接触孔CNT1。
参考图6C，第二绝缘层140可以形成在非晶硅层130a上。杂质可以通过第二绝缘层140被提供到非晶硅层130a，以形成掺杂杂质的非晶硅导电层130。
参考图6D，第二接触孔CNT2可以形成在第一接触孔CNT1中，以通过第二绝缘层140暴露连接电极CE。
参考图6E，第二数据图案可以形成于在其上形成有第二接触孔CNT2的第二绝缘层140上。第二数据图案可以包括第二数据线DL2、第一接触焊盘和第二接触焊盘CP2。
之后，例如，可以以如下顺序形成通孔绝缘层150、第一电极181、像素限定层PDL、发光层182、第二电极183和薄膜封装层TFE。因此，可以制造显示装置。
图7是图示根据本公开的示例性实施例的电子设备的框图。图8A是图示在其中图7的电子设备被实现为电视的示例的图。图8B是图示在其中图7的电子设备被实现为智能手机的示例的图。
参考图7至图8B，电子设备500可以包括处理器510、存储器设备520、储存设备530、输入/输出(I/O)设备540、电源550和显示设备560。这里，显示设备560可以与图1的显示装置对应。另外，电子设备500可以进一步包括用于与视频卡、声卡、存储卡、通用串行总线(USB)设备、其它电子设备等通信的多个端口。在本发明的示例性实施例中，如图8A所示，电子设备500可以被实现为电视。在本发明的示例性实施例中，如图8B所示，电子设备500可以被实现为智能手机。然而，电子设备500并不限于此。例如，电子设备500可以被实现为蜂窝电话、视频电话、便携式游戏机、智能手表、平板电脑、汽车导航系统、计算机监视器、膝上型/笔记本计算机、头戴式显示器(HMD)、其他手持电子设备等。
处理器510可以执行各种计算功能。处理器510可以是微处理器、中央处理单元(CPU)、应用处理器(AP)等。处理器510可以通过地址总线、控制总线、数据总线等耦接到其他部件。此外，处理器510可以耦接到扩展总线，诸如外设部件互连(PCI)总线。存储器设备520可以存储用于电子设备500的操作的数据。例如，存储器设备520可以包括诸如可擦除可编程只读存储器(EPROM)设备、电可擦除可编程只读存储器(EEPROM)设备、快闪存储器设备、相变随机存取存储器(PRAM)设备、电阻随机存取存储器(RRAM)设备、纳米浮栅存储器(NFGM)设备、聚合物随机存取存储器(PoRAM)设备、磁随机存取存储器(MRAM)设备、铁电随机存取存储器(FRAM)设备等的至少一种非易失性存储器设备，和/或诸如动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、移动DRAM设备等的至少一种易失性存储器设备。储存设备530可以包括固态驱动器(SSD)设备、硬盘驱动器(HDD)设备、CD-ROM设备等。I/O设备540可以包括诸如键盘、按键、鼠标设备、触摸板、触摸屏等的输入设备以及诸如打印机、扬声器等的输出设备。电源550可以提供用于电子设备500的操作的电力。
显示设备560可以通过总线或其它通信链路耦接到其它部件。在本公开的一些示例性实施例中，显示设备560可以包括在I/O设备540中。如上所述，显示设备560包括设置在两条邻近的数据线之间的非晶硅导电层。诸如接地电压的预定电平的恒定电压可以被施加到非晶硅导电层。因此，能够具有用于阻挡在两条数据线之间产生的寄生电容的屏蔽效果。然而，由于上面已经对此进行了描述，因此其重复描述将被省略，并且在这个意义上各种元件和特征的说明已经被省略，可以假定这些元件和特征至少与说明书中其他地方描述的对应元件和特征类似。
另外，当使用普通金属薄膜代替非晶硅导电层时，金属薄膜应形成为与基底基板的整体对应。因此，在诸如化学气相沉积(CVD)工艺的沉积工艺中可能出现由于电荷的大量累积而导致的电弧放电现象。然而，根据本发明的示例性实施例，由于在形成非晶硅层之后通过将杂质掺杂到非晶硅层中来形成非晶硅导电层，因此能够没有问题地制造高质量的显示装置。然而，由于上面已经对此进行了描述，因此其重复描述将被省略，并且在这个意义上各种元件和特征的说明已经被省略，可以假定这些元件和特征至少与说明书中其他地方描述的对应元件和特征类似。
本发明可以应用于有机发光显示设备以及包括有机发光显示设备的各种电子设备。例如，上面列出的那些设备。
上述为本发明构思的例示，而不被解释为限制本发明构思。尽管已经描述了本发明构思的一些示例性实施例，但本领域技术人员将容易理解，在示例性实施例中进行很多修改是可能，而本质上不脱离本发明构思的。因此，所有这种修改旨在包括在本发明构思的范围内。

Claims (10)

1.一种显示装置，包括：
基底基板；
第一数据线，设置在所述基底基板上；
第一绝缘层，设置在所述第一数据线和所述基底基板两者上；
非晶硅导电层，设置在所述第一绝缘层上；
第二绝缘层，设置在所述非晶硅导电层上；以及
第二数据线，设置在所述第二绝缘层上。
2.根据权利要求1所述的显示装置，其中，所述非晶硅导电层包括掺杂有杂质的非晶硅层。
3.根据权利要求1所述的显示装置，进一步包括：
第一薄膜晶体管和第二薄膜晶体管，各自被设置在所述基底基板上；以及
薄膜晶体管绝缘层，设置在所述第一薄膜晶体管和所述第二薄膜晶体管两者上，
其中所述第一数据线被设置在所述薄膜晶体管绝缘层上，并且电连接到所述第一薄膜晶体管，并且
其中所述第二数据线电连接到所述第二薄膜晶体管。
4.根据权利要求3所述的显示装置，其中，所述非晶硅导电层被设置在所述第一数据线与所述第二数据线之间。
5.根据权利要求3所述的显示装置，进一步包括：
连接电极，设置在所述第一绝缘层与所述薄膜晶体管绝缘层之间并且电连接到所述第二数据线。
6.根据权利要求5所述的显示装置，其中，所述第二数据线通过穿过所述第二绝缘层和所述第一绝缘层两者而形成的接触孔而电连接到所述连接电极。
7.根据权利要求5所述的显示装置，其中，第一接触孔穿过所述第一绝缘层和所述非晶硅导电层两者被形成，以暴露所述连接电极，
其中所述第二绝缘层被设置在所述第一接触孔中，
其中第二接触孔穿过所述第二绝缘层被形成在所述第一接触孔中，并且
其中所述第二数据线通过所述第二接触孔而电连接到所述连接电极。
8.根据权利要求3所述的显示装置，进一步包括：
电连接到所述第一薄膜晶体管的第一接触焊盘和电连接到所述第二薄膜晶体管的第二接触焊盘，所述第一接触焊盘和所述第二接触焊盘中的每个接触焊盘被设置在所述第二绝缘层上；
通孔绝缘层，设置在所述第一接触焊盘和所述第二接触焊盘两者上；以及
电连接到所述第一接触焊盘的第一发光结构和电连接到所述第二接触焊盘的第二发光结构，所述第一发光结构和所述第二发光结构各自被设置在所述通孔绝缘层上。
9.根据权利要求8所述的显示装置，其中，所述第一发光结构包括：
第一电极，电连接到所述第一薄膜晶体管并且被设置在所述通孔绝缘层上；
第二电极，设置在所述第一电极上；以及
发光层，设置在所述第一电极与所述第二电极之间。
10.根据权利要求3所述的显示装置，其中，所述非晶硅导电层与所述第一数据线、所述第二数据线、所述第一薄膜晶体管和所述第二薄膜晶体管中的每个至少部分地重叠，
其中所述第一数据线与所述第二数据线部分地重叠，
其中不同的数据信号被施加到所述第一数据线和所述第二数据线，并且
其中恒定电压被施加到所述非晶硅导电层。
CN201911272000.6A 2018-12-12 2019-12-12 包括非晶硅导电层的显示装置 Active CN111312066B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180159823A KR102606687B1 (ko) 2018-12-12 2018-12-12 표시 장치 및 이의 제조 방법
KR10-2018-0159823 2018-12-12

Publications (2)

Publication Number Publication Date
CN111312066A CN111312066A (zh) 2020-06-19
CN111312066B true CN111312066B (zh) 2022-12-16

Family

ID=71071000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911272000.6A Active CN111312066B (zh) 2018-12-12 2019-12-12 包括非晶硅导电层的显示装置

Country Status (3)

Country Link
US (1) US11264444B2 (zh)
KR (1) KR102606687B1 (zh)
CN (1) CN111312066B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101738793A (zh) * 2008-11-07 2010-06-16 奇美电子股份有限公司 可补偿共同电压的液晶显示面板及液晶显示器
CN106803510A (zh) * 2015-11-26 2017-06-06 乐金显示有限公司 薄膜晶体管基板、显示器及其制造方法
CN106847831A (zh) * 2017-03-08 2017-06-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法
CN107452773A (zh) * 2016-05-31 2017-12-08 乐金显示有限公司 有机发光显示装置
CN107527590A (zh) * 2016-06-15 2017-12-29 三星显示有限公司 显示装置
CN108206203A (zh) * 2016-12-19 2018-06-26 乐金显示有限公司 有机发光二极管显示器
CN108364575A (zh) * 2017-01-26 2018-08-03 三星显示有限公司 包括发射层的显示设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551436B1 (ko) * 1998-10-23 2006-05-09 삼성전자주식회사 박막 트랜지스터 액정표시장치 및 그의 제조방법
JP2001203470A (ja) 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置
JP2002093941A (ja) 2000-09-14 2002-03-29 Kyocera Corp 多層配線基板
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
KR101209809B1 (ko) * 2006-03-08 2012-12-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2010032640A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102227875B1 (ko) * 2014-05-30 2021-03-15 엘지디스플레이 주식회사 유기 발광 디스플레이 장치
EP3029733B1 (en) * 2014-12-06 2020-03-04 LG Display Co., Ltd. Organic light emitting display device
KR20170076184A (ko) * 2015-12-24 2017-07-04 엘지디스플레이 주식회사 표시장치용 어레이기판 및 그 제조방법
KR20180080741A (ko) 2017-01-04 2018-07-13 삼성디스플레이 주식회사 표시 장치
KR20200017012A (ko) * 2018-08-07 2020-02-18 삼성디스플레이 주식회사 표시 장치
KR20200064207A (ko) * 2018-11-28 2020-06-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101738793A (zh) * 2008-11-07 2010-06-16 奇美电子股份有限公司 可补偿共同电压的液晶显示面板及液晶显示器
CN106803510A (zh) * 2015-11-26 2017-06-06 乐金显示有限公司 薄膜晶体管基板、显示器及其制造方法
CN107452773A (zh) * 2016-05-31 2017-12-08 乐金显示有限公司 有机发光显示装置
CN107527590A (zh) * 2016-06-15 2017-12-29 三星显示有限公司 显示装置
CN108206203A (zh) * 2016-12-19 2018-06-26 乐金显示有限公司 有机发光二极管显示器
CN108364575A (zh) * 2017-01-26 2018-08-03 三星显示有限公司 包括发射层的显示设备
CN106847831A (zh) * 2017-03-08 2017-06-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
US11264444B2 (en) 2022-03-01
KR102606687B1 (ko) 2023-11-28
US20200194533A1 (en) 2020-06-18
KR20200072615A (ko) 2020-06-23
CN111312066A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
US11563074B2 (en) Display apparatus including power supply wire that contacts second electrode and method of manufacturing the same
EP3813137A1 (en) Display device
US11239300B2 (en) Display apparatus and method of manufacturing the same
US11957034B2 (en) Display apparatus having an improved display quality and a reduced peripheral (non-display) region for use in electronic device having a bypass data line arranged in the display and peripheral regions
KR20200115925A (ko) 표시 장치
US11545533B2 (en) Display apparatus
US20230232686A1 (en) Display apparatus
CN111312066B (zh) 包括非晶硅导电层的显示装置
US11024697B2 (en) Display apparatus and method of manufacturing the same
US20220254850A1 (en) Display device
US11594702B2 (en) Window glass, display device including the same, and method of manufacturing a display device
WO2022082375A1 (zh) 显示基板和显示装置
US11489027B2 (en) Display apparatus and method of manufacturing the same
CN111146253A (zh) 显示装置
CN111384132A (zh) 显示装置
WO2023005668A1 (zh) 显示基板及显示装置
US20210057503A1 (en) Display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant