CN111384132A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111384132A
CN111384132A CN201911363732.6A CN201911363732A CN111384132A CN 111384132 A CN111384132 A CN 111384132A CN 201911363732 A CN201911363732 A CN 201911363732A CN 111384132 A CN111384132 A CN 111384132A
Authority
CN
China
Prior art keywords
insulating layer
pattern
disposed
display device
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911363732.6A
Other languages
English (en)
Inventor
田俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111384132A publication Critical patent/CN111384132A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置，包括：基底基板；设置在所述基底基板上的第一有源图案；设置在所述第一有源图案上的第一绝缘层；设置在所述第一绝缘层上的第一栅电极；设置在所述第一栅电极上的第二绝缘层；设置在所述第二绝缘层上的环形虚拟图案；设置在所述第二绝缘层上的第三绝缘层；和第一漏电极，所述第一漏电极设置在所述第三绝缘层上，并通过第一接触孔电连接到所述第一有源图案，所述第一接触孔穿过所述第三绝缘层、所述第二绝缘层和所述第一绝缘层形成，其中所述第一漏电极设置在所述环形虚拟图案的开口中。

Description

显示装置
技术领域
本发明构思的示例性实施例涉及一种显示装置以及制造该显示装置的方法。
背景技术
电子观看技术使人们能够观看一系列娱乐、消费电子产品、个人计算机和移动设备中的内容。这些电子观看技术可以采用诸如等离子体显示装置、液晶显示装置或有机发光显示装置的显示装置。这些显示装置由于其小尺寸、轻重量和低功耗而受到高度重视。
等离子体显示装置、液晶显示装置或有机发光显示装置可以包括基底基板、形成在基底基板上的多个分层结构以及接触结构。随着显示装置变为高分辨率设备，电路结构之间的间隙减小，从而降低了工艺裕度。
发明内容
根据本发明构思的示例性实施例，一种显示装置，包括：基底基板；设置在所述基底基板上的第一有源图案；设置在所述第一有源图案上的第一绝缘层；设置在所述第一绝缘层上的第一栅电极；设置在所述第一栅电极上的第二绝缘层；设置在所述第二绝缘层上的第一环形虚拟图案；设置在所述第二绝缘层上的第三绝缘层；和第一漏电极，所述第一漏电极设置在所述第三绝缘层上，并通过第一接触孔电连接到所述第一有源图案，所述第一接触孔被形成为穿过所述第三绝缘层、所述第二绝缘层和所述第一绝缘层，其中所述第一漏电极设置在所述第一环形虚拟图案的开口中。
在本发明构思的示例性实施例中，在平面图中，所述第一接触孔的上部分的周边可以与所述第一环形虚拟图案的至少一部分重叠。
在本发明构思的示例性实施例中，所述第一接触孔的所述上部分的所述周边可以大于所述第一环形虚拟图案的内周，并且小于所述第一环形虚拟图案的外周。
在本发明构思的示例性实施例中，所述第一漏电极和所述第一环形虚拟图案可以彼此接触。
在本发明构思的示例性实施例中，所述第一环形虚拟图案与所述第一栅电极可以部分重叠。
在本发明构思的示例性实施例中，在平面图中，所述第一接触孔的下部分的周边可以位于所述第一环形虚拟图案内。
在本发明构思的示例性实施例中，所述第一接触孔在平面图中可以具有圆形、矩形或带倒圆角的正方形的形状。所述第一环形虚拟图案在平面图中可以具有圆形、矩形或带倒圆角的正方形的形状。
在本发明构思的示例性实施例中，所述显示装置可以进一步包括：设置在所述第二绝缘层与所述第三绝缘层之间的第一层间绝缘层；设置在所述第一层间绝缘层与所述第三绝缘层之间的第二有源图案；和设置在所述第二有源图案上的第二栅电极。
在本发明构思的示例性实施例中，所述第一绝缘层、所述第二绝缘层、所述第一层间绝缘层和所述第三绝缘层的厚度之和可以不小于10,000埃。
在本发明构思的示例性实施例中，所述显示装置可以进一步包括设置在所述第一层间绝缘层与所述第三绝缘层之间并与所述第一环形虚拟图案重叠的第二环形虚拟图案。
在本发明构思的示例性实施例中，所述显示装置可以进一步包括设置在所述第二环形虚拟图案与所述第一层间绝缘层之间以及所述第二栅电极与所述第一层间绝缘层之间的绝缘图案。
在本发明构思的示例性实施例中，所述第二环形虚拟图案的内周的宽度可以大于所述第一环形虚拟图案的内周的宽度。
在本发明构思的示例性实施例中，所述显示装置可以进一步包括与所述第一栅电极重叠并且与所述第一环形虚拟图案间隔开的存储电极。
在本发明构思的示例性实施例中，所述显示装置可以进一步包括：设置在所述第三绝缘层与所述第二绝缘层之间的层间绝缘层；和设置在所述层间绝缘层与所述第二绝缘层之间并且与所述第一栅电极重叠的存储电极。所述第一环形虚拟图案可以设置在所述层间绝缘层与所述第三绝缘层之间。
在本发明构思的示例性实施例中，所述显示装置可以进一步包括：设置在所述第三绝缘层与所述第二绝缘层之间的层间绝缘层；和设置在所述层间绝缘层与所述第二绝缘层之间并且与所述第一栅电极重叠的存储电极。所述第一环形虚拟图案可以设置在所述层间绝缘层与所述第二绝缘层之间，并且与所述存储电极在同一层中。
在本发明构思的示例性实施例中，所述显示装置可以进一步包括设置在所述第三绝缘层上的通孔绝缘层和设置在所述通孔绝缘层上的发光层。
在本发明构思的示例性实施例中，所述第一漏电极可以通过穿过所述第三绝缘层形成的第二接触孔电连接到所述第二有源图案。所述第一接触孔和所述第二接触孔可以设置成在平面图中彼此相邻。所述第二接触孔可以不被提供为具有与所述第一接触孔对应的第一虚拟图案。
根据本发明构思的示例性实施例，一种制造显示装置的方法，包括：在基底基板上形成第一有源图案；在所述第一有源图案上形成第一绝缘层；在所述第一绝缘层上形成第一栅电极；在所述第一栅电极上形成第二绝缘层；在所述第二绝缘层上形成第一环形虚拟图案，所述第一环形虚拟图案与所述第一有源图案重叠；在所述第一环形虚拟图案上形成第三绝缘层；形成接触孔，所述接触孔通过依次穿过所述第三绝缘层、所述第一虚拟图案的孔、所述第二绝缘层和所述第一绝缘层暴露所述第一有源图案的一部分；以及形成漏电极，所述漏电极通过填充所述接触孔电连接到所述第一有源图案。
在本发明构思的示例性实施例中，所述接触孔的深度可以不小于10,000埃。
在本发明构思的示例性实施例中，所述方法可以进一步包括：在形成所述第三绝缘层之前在所述第二绝缘层上形成层间绝缘层；和在所述层间绝缘层上形成与所述第一环形虚拟图案重叠的第二环形虚拟图案。可通过依次部分去除所述第三绝缘层、所述第二环形虚拟图案的一部分、所述层间绝缘层、所述第一环形虚拟图案的一部分、所述第二绝缘层和所述第一绝缘层来形成所述接触孔。
根据本发明构思的示例性实施例，一种显示装置包括：基底基板；设置在所述基底基板上的第一导电图案；设置在所述第一导电图案上的第一绝缘层；设置在所述第一绝缘层上的第二导电图案；设置在第二导电图案上的第二绝缘层；设置在所述第二绝缘层上的环形虚拟图案；设置在所述环形虚拟图案上的第三绝缘层；和设置在所述第三绝缘层上的第三导电图案。接触孔可以被形成为穿过所述第三绝缘层、所述第二绝缘层和所述第一绝缘层，并且所述接触孔穿过所述环形虚拟图案的开口。所述第三导电图案可以设置在所述接触孔中并且电连接到所述第一导电图案。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他特征将变得更加显而易见，在附图中：
图1是示出根据本发明构思的示例性实施例的显示装置的剖视图；
图2A是示出图1的显示装置的接触孔和环形虚拟图案的平面图；
图2B是示出图1的显示装置的接触孔和环形虚拟图案的另一示例的平面图；
图3A、图3B和图3C是用于说明图1的显示装置的环形虚拟图案的功能的局部剖视图；
图4是用于说明图1的显示装置的接触孔和环形虚拟图案的另一示例的局部剖视图；
图5是示出根据本发明构思的示例性实施例的显示装置的剖视图；
图6是示出根据本发明构思的示例性实施例的显示装置的剖视图；
图7是示出根据本发明构思的示例性实施例的显示装置的剖视图；
图8A和图8B是示出图5的显示装置的接触孔以及第一环形虚拟图案和第二环形虚拟图案的示例的平面图；
图9是用于说明根据本发明构思的示例性实施例的显示装置的接触孔以及第一环形虚拟图案和第二环形虚拟图案的位置和尺寸的局部剖视图；
图10A、图10B、图10C和图10D是示出图1的显示装置的制造方法的剖视图；
图11A、图11B、图11C和图11D是示出图5的显示装置的制造方法的剖视图；
图12A、图12B、图12C、图12D和图12E是示出根据本发明构思的示例性实施例的显示装置的一个像素的布线布局的平面图；
图13是示出根据发明构思的示例性实施例的电子设备的框图；
图14A是示出其中图13的电子设备被实现为电视的示例的图；以及
图14B是示出其中图13的电子设备被实现为智能电话的示例的图。
具体实施方式
在下文中，将参照附图详细说明本发明构思的示例性实施例。
图1是示出根据本发明构思的示例性实施例的显示装置的剖视图。
参照图1，显示装置可以包括基底基板100、缓冲层110、有源图案ACT、第一栅极绝缘层120、第一栅极图案、第二栅极绝缘层130、第二栅极图案、层间绝缘层140、数据图案、通孔绝缘层150、像素限定层PDL、发光结构180和薄膜封装层TFE。
基底基板100可以包括透明或不透明的绝缘材料。例如，基底基板100可以包括石英基板、合成石英基板、氟化钙基板、掺氟石英基板、钠钙玻璃基板、无碱玻璃基板等。可替代地，基底基板100可以包括诸如柔性透明树脂基板(例如，聚酰亚胺基板)的柔性透明材料。在这种情况下，聚酰亚胺基板可以包括第一聚酰亚胺层、阻挡膜层、第二聚酰亚胺层等。例如，聚酰亚胺基板可以具有其中第一聚酰亚胺层、阻挡膜层和第二聚酰亚胺层堆叠在刚性玻璃基板上的构造。
缓冲层110可以设置在整个基底基板100上。缓冲层110可以防止金属原子和/或杂质从基底基板100扩散到有源图案ACT中。另外，缓冲层110可以在用于形成有源图案ACT的结晶工艺中控制传热速率，由此获得基本均匀的有源图案ACT。另外，当基底基板100的表面不均匀时，缓冲层110可以增加基底基板100的表面的平坦度。
有源图案ACT可以设置在缓冲层110上。有源图案ACT可以包括多晶硅。有源图案ACT可以包括掺杂有杂质的漏区D和源区S以及在漏区D与源区S之间的沟道区C。可以通过首先沉积非晶硅然后使非晶硅结晶形成多晶硅。在本发明构思的一些实施例中，有源图案ACT可以包括非晶硅或氧化物半导体。
第一栅极绝缘层120可以覆盖缓冲层110上的有源图案ACT，并且沿着有源图案ACT的轮廓可以以基本相同的厚度设置。第一栅极绝缘层120可以包括诸如硅化合物或金属氧化物的无机绝缘材料。
第一栅极图案可以设置在第一栅极绝缘层120上。第一栅极图案可以包括栅电极GE。第一栅极图案可以进一步包括用于驱动显示装置的诸如栅极线的信号线。可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等形成第一栅极图案。
第二栅极绝缘层130可以设置在其上设置有第一栅极图案的第一栅极绝缘层120上。第二栅极绝缘层130可以覆盖第一栅极绝缘层120上的第一栅极图案，并且沿着第一栅极图案的轮廓可以以基本相同的厚度设置。第二栅极绝缘层130可以包括诸如硅化合物或金属氧化物的无机绝缘材料。
第二栅极图案可以设置在第二栅极绝缘层130上。第二栅极图案可以包括环形虚拟图案RD。环形虚拟图案RD可以分别设置在有源图案ACT的漏区D和源区S上。例如，在图1的横截面中，环形虚拟图案RD的各部分可以彼此相对。环形虚拟图案RD在平面图中可以具有带有中心孔的环形形状，并且稍后将参照图2说明其详细描述。
层间绝缘层或第三绝缘层140可以设置在其上设置有第二栅极图案的第二栅极绝缘层130上。层间绝缘层140可以覆盖第二栅极绝缘层130上的第二栅极图案，并且可以具有基本平坦的上表面，而没有围绕第二栅极图案的台阶。层间绝缘层140可以包括诸如硅化合物或金属氧化物的无机绝缘材料。
数据图案可以设置在层间绝缘层140上。数据图案可以包括源电极SE和漏电极DE。源电极SE和漏电极DE可以通过形成为穿过层间绝缘层140、第二栅极绝缘层130和第一栅极绝缘层120的接触孔CNT电连接到有源图案ACT的源区S和漏区D。有源图案ACT、栅电极GE、源电极SE和漏电极DE可以包括在薄膜晶体管TFT中。
在图1中，接触孔CNT可以穿过环形虚拟图案RD的孔，从而源电极SE的一部分和漏电极DE的一部分可以形成为穿过环形虚拟图案RD的孔。换句话说，源电极SE和漏电极DE可以设置在相应的接触孔CNT中。
通孔绝缘层150可以设置在其上设置有数据图案的层间绝缘层140上。通孔绝缘层150可以具有单层结构，但是可以具有包括至少两个绝缘层的多层结构。可以使用诸如光致抗蚀剂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂或硅氧烷基树脂的有机材料形成通孔绝缘层150。
发光结构180可以包括第一电极181、发光层182和第二电极183。
第一电极181可以设置在通孔绝缘层150上。第一电极181可以通过被形成为穿过通孔绝缘层150的接触孔电连接到薄膜晶体管TFT的漏电极DE。第一电极181可以根据显示装置的发射类型包括反射材料或透射材料。在本发明构思的示例性实施例中，第一电极181可以具有可包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜和/或透明导电膜的单层结构或多层结构。
像素限定层PDL可以设置在其上设置有第一电极181的通孔绝缘层150上。可以使用有机材料形成像素限定层PDL。例如，像素限定层PDL可以包括光致抗蚀剂、丙烯酸基树脂、聚酰亚胺基树脂、聚酰胺基树脂、硅氧烷基树脂等。在本发明构思的一些示例性实施例中，可以通过刻蚀像素限定层PDL形成暴露第一电极181的开口。显示装置的发光区和非发光区可以由像素限定层PDL的开口限定。例如，像素限定层PDL的开口所在的部分可以对应于发光区，而非发光区可以对应于与像素限定层PDL的开口相邻的部分。
发光层182可以设置在通过像素限定层PDL的开口暴露的第一电极181上。另外，发光层182可以在像素限定层PDL的开口的侧壁上延伸。在本发明构思的一些示例性实施例中，发光层182可以包括有机发光层(EL)、空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)等。在本发明构思的一些示例性实施例中，除了有机发光层(EL)之外，空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)可以共同形成以对应于多个像素。在本发明构思的一些示例性实施例中，根据显示装置的彩色像素，可以使用用于产生不同颜色的光(例如红色、绿色和蓝色)的发光材料形成多个有机发光层。在本发明构思的一些示例性实施例中，发光层182的有机发光层(EL)可以包括用于产生红光、绿光和蓝光的多种堆叠的发光材料，由此发射白光。这里，发光层182的元件通常被形成为对应于多个像素，并且每个像素可以由滤色层分开。
第二电极183可以设置在像素限定层PDL和发光层182上。根据显示装置的发射类型，第二电极183可以包括透射材料或反射材料。在本发明构思的示例性实施例中，第二电极183也可以具有可以包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜和/或透明导电膜的单层结构或多层结构。
薄膜封装层TFE可以设置在第二电极183上。薄膜封装层TFE可以防止湿气和氧气从外部渗透。薄膜封装层TFE可以包括至少一个有机层和至少一个无机层。该至少一个有机层和该至少一个无机层可以彼此交替地堆叠。例如，薄膜封装层TFE可以包括两个无机层和介于其间的一个有机层，但是不限于此。在本发明构思的一些示例性实施例中，代替薄膜封装层TFE，可以提供用于屏蔽外部空气和湿气渗透到显示装置中的密封基板。
图2A是示出图1的显示装置的接触孔CNT和环形虚拟图案RD的平面图。
参照图1和图2A，环形虚拟图案RD在平面图中可以具有带有中心孔的环形形状。例如，环形虚拟图案RD在平面图中可以具有开口。接触孔CNT的上周边(也参见图3A中的CNTh)可以大于环形虚拟图案RD的内周，并且可以小于环形虚拟图案RD的外周。在平面图中，接触孔CNT的下部分(CNTl)(其为源电极SE或漏电极DE与有源图案ACT接触所在的表面)可以位于环形虚拟图案RD的内周之内。换句话说，接触孔CNT的下部分(CNTl)可以设置在环形虚拟图案RD的开口内。
图2B是示出图1的显示装置的接触孔CNT和环形虚拟图案RD的另一示例的平面图。
参照图2B，除了接触孔CNT的上周边CNTh小于环形虚拟图案RD的内周之外，该显示装置与图1和图2A的显示装置基本相同。接触孔CNT的尺寸可以根据需要进行各种设定。
图3A、图3B和图3C是用于说明图1的显示装置的环形虚拟图案RD的功能的局部剖视图。
参照图1和图3A，示出在预定位置形成接触孔CNT的情况。接触孔CNT穿过环形虚拟图案RD的内周，使得环形虚拟图案RD与源电极SE或漏电极DE彼此不接触。
形成宽度小于环形虚拟图案RD的外周的宽度A1的接触孔CNT的上周边CNTh。宽度小于环形虚拟图案RD的内周的宽度A2的接触孔CNT的下部分CNTl可以形成在有源图案ACT的源区S或漏区D上。
参照图1、图3B和图3C，示出在预定位置之外形成接触孔CNT的情况。例如，图3B示出接触孔CNT向右偏移的情况，图3C是接触孔CNT向左偏移的情况。
接触孔CNT暴露环形虚拟图案RD的一部分，使得环形虚拟图案RD与源电极SE或漏电极DE彼此接触。例如，由于环形虚拟图案RD在接触孔CNT内暴露，因此当源电极SE或漏电极DE填充在接触孔CNT中时，源电极SE或漏电极DE可以与环形虚拟图案RD的暴露部分直接接触。
接触孔CNT的上周边CNTh设置在环形虚拟图案RD的外周的宽度A1以内。接触孔CNT的下部分CNTl位于环形虚拟图案RD的内周内，并且可以形成在有源图案ACT的源区S或漏区D上。因此，即使接触孔CNT的形成位置由于工艺误差而稍微偏移，接触孔CNT的下部分CNTl也可以形成在期望的位置。另外，环形虚拟图案RD是浮置图案，因此，即使环形虚拟图案RD接触源电极SE或漏电极DE也不会引起缺陷。另外，由于在平面图中环形虚拟图案RD的内周与栅电极GE间隔开，所以即使接触孔CNT的形成位置朝栅电极GE偏离，漏电极DE也不可能与栅电极GE接触从而引起短路。
另外，源电极SE或漏电极DE与有源图案ACT通过接触孔CNT的接触位置可以由环形虚拟图案RD的位置、外周的宽度A1和内周的宽度A2确定。例如，导电图案的图案化工艺的精度优于接触孔形成工艺的精度，因此，能够充分确保形成接触孔CNT的工艺裕度。
图4是用于说明图1的显示装置的接触孔CNT和环形虚拟图案RD的另一示例的局部剖视图。
参照图4，除了环形虚拟图案RD的尺寸和位置之外，该显示装置与图1至图3C的显示装置基本相同。因此，将省略重复说明。
根据本实施例，环形虚拟图案RD的一部分可以被布置为与栅电极GE重叠，但是在平面图中，环形虚拟图案RD的内周可以与栅电极GE间隔开。因此，可以在防止短路的同时使接触孔CNT与栅电极GE之间的距离最小化。因此，可以减小包括栅电极GE的薄膜晶体管TFT的尺寸，并且可以确保用于显示装置的电路设计的空间裕度，从而能够防止缺陷。
图5是示出根据本发明构思的示例性实施例的显示装置的剖视图。
参照图5，显示装置可以包括基底基板100、缓冲层110、第一有源图案ACT1、第一栅极绝缘层120、第一栅极图案、第二栅极绝缘层130、第二栅极图案、第一层间绝缘层135、第二有源图案ACT2、绝缘图案IP、第三栅极图案、第二层间绝缘层140、第一数据图案、第一通孔绝缘层150、第二数据图案、第二通孔绝缘层160、像素限定层PDL、发光结构180和薄膜封装层TFE。
基底基板100可以由透明或不透明的材料制成。缓冲层110可以全部设置在基底基板100上。基底基板100和缓冲层110与图1的显示装置的基底基板和缓冲层基本相同，因此将省略其详细描述。
第一有源图案ACT1可以设置在缓冲层110上。第一有源图案ACT1可以包括多晶硅。第一有源图案ACT1可以包括掺杂有杂质的漏区D和源区S以及在漏区D与源区S之间的沟道区C。
第一栅极绝缘层120可以覆盖缓冲层110上的第一有源图案ACT1，并且沿着第一有源图案ACT1的轮廓可以以基本相同的厚度设置。
第一栅极图案可以设置在第一栅极绝缘层120上。第一栅极图案可以包括第一栅电极GE1。
第二栅极绝缘层130可以设置在其上设置有第一栅极图案的第一栅极绝缘层120上。第二栅极绝缘层130可以覆盖第一栅极绝缘层120上的第一栅极图案，并且沿着第一栅极图案的轮廓可以以基本相同的厚度设置。
第二栅极图案可以设置在第二栅极绝缘层130上。第二栅极图案可以包括存储电极CE和第一环形虚拟图案RD1。
存储电极CE可以与第一栅电极GE1重叠。存储电极CE可以与第一栅电极GE1以及介于其间的第二栅极绝缘层130一起形成存储电容器。
第一环形虚拟图案RD1可以分别设置在第一有源图案ACT1的漏区D和源区S上。第一环形虚拟图案RD1在平面图中可以具有带有中心孔的环形形状。第一环形虚拟图案RD1可以与存储电极CE间隔开。
第一层间绝缘层135可以设置在其上设置有第二栅极图案的第二栅极绝缘层130上。第一层间绝缘层135可以覆盖第二栅极绝缘层130上的第二栅极图案，并且可以沿着第二栅极图案的轮廓以基本上相同的厚度设置。
第二有源图案ACT2可以设置在第一层间绝缘层135上。第二有源图案ACT2可以包括氧化物半导体。氧化物半导体可以由铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)、镁(Mg)、二元化合物(ABx)、三元化合物(ABxCy)、四元化合物(ABxCyDz)等中的任何一种形成。例如，氧化物半导体可以由选自由氧化锌(ZnOx)、氧化镓(GaOx)、氧化钛(TiOx)、氧化锡(SnOx)、氧化铟(InOx)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化铟锡(ITO)、氧化镓锌(GZO)、氧化锌镁(ZMO)、氧化锌锡(ZTO)、氧化锌锆(ZnZrxOy)、氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)、氧化铟镓铪(IGHO)、氧化锡铝锌(TAZO)和氧化铟镓锡(IGTO)组成的组中的至少一种形成。
第二有源图案ACT2可以包括掺杂有杂质的漏区D和源区S以及在漏区D与源区S之间的沟道区C。
第三栅极图案可以设置在其上设置有第二有源图案ACT2的第一层间绝缘层135上。绝缘图案IP可以设置在第三栅极图案与第一层间绝缘层135之间。绝缘图案IP可以具有与第三栅极图案基本相同的平面形状。第三栅极图案可以包括第二栅电极GE2和第二环形虚拟图案RD2。
第二栅电极GE2可以设置在第二有源图案ACT2上以与第二有源图案ACT2的沟道区C重叠。
第二环形虚拟图案RD2可以与第一环形虚拟图案RD1重叠。第二环形虚拟图案RD2在平面图中可以具有带有中心孔的环形形状，并且可以具有与第一环形虚拟图案RD1相同的形状。
第二层间绝缘层140可以设置在其上设置有第三栅极图案的第一层间绝缘层135上。第二层间绝缘层140可以覆盖第一层间绝缘层135上的第三栅极图案，并且可以具有基本平坦的上表面，而不会形成围绕第三栅极图案周围的台阶。
第一数据图案可以设置在第二层间绝缘层140上。
第一数据图案可以包括第一源电极SE1和第一漏电极DE1。第一源电极SE1和第一漏电极DE1可以通过被形成为穿过第二层间绝缘层140、第一层间绝缘层135、第二栅极绝缘层130和第一栅极绝缘层120的接触孔分别电连接到第一有源图案ACT1的源区S和漏区D。第一有源图案ACT1、第一栅电极GE1、第一源电极SE1和第一漏电极DE1可以被包括在第一薄膜晶体管TFT1中。
在图5中，接触孔被形成为依次穿过第二环形虚拟图案RD2的孔和第一环形虚拟图案RD1的孔。在这种情况下，第一源电极SE1的一部分和第一漏电极DE1的一部分可以穿过第一环形虚拟图案RD1和第二环形虚拟图案RD2二者的孔。因此，即使接触孔的位置由于工艺误差而稍微偏移，也能够通过第一环形虚拟图案RD1和第二环形虚拟图案RD2防止缺陷。
依然参照图5，接触孔的深度可以等于或大于第一栅极绝缘层120、第二栅极绝缘层130、第一层间绝缘层135和第二层间绝缘层140的厚度之和。在接触孔的深度相对较深的情况下，例如，该深度为10,000埃或更大，能够增大第一环形虚拟图案RD1和/或第二环形虚拟图案RD2的效果。换句话说，即使当接触孔的深度相对较深时，由于接触孔的形成位置受第一环形虚拟图案RD1和第二环形虚拟图案RD2限制，所以能够减少由接触孔的形成中的误差引起的缺陷。
第一数据图案可以进一步包括第二源电极SE2和第二漏电极DE2。第二源电极SE2和第二漏电极DE2可以通过被形成为穿过第二层间绝缘层140的接触孔分别电连接到第二有源图案ACT2的源区S和漏区D。第二有源图案ACT2、第二栅电极GE2、第二源电极SE2和第二漏电极DE2可以被包括在第二薄膜晶体管TFT2中。
第一通孔绝缘层150可以设置在其上设置有第一数据图案的第二层间绝缘层140上。第一通孔绝缘层150可以具有单层结构，但是可以具有包括至少两个绝缘层的多层结构。可以使用诸如光致抗蚀剂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂或硅氧烷基树脂的有机材料形成第一通孔绝缘层150。
第二数据图案可以设置在第一通孔绝缘层150上。第二数据图案可以包括连接电极SD2。连接电极SD2可以通过被形成为穿过第一通孔绝缘层150的接触孔连接到第一薄膜晶体管TFT1的第一漏电极DE1。
第二通孔绝缘层160可以设置在其上设置有第二数据图案的第一通孔绝缘层150上。第二通孔绝缘层160可以具有单层结构，但是可以具有包括至少两个绝缘层的多层结构。可以使用诸如光致抗蚀剂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂或硅氧烷类树脂的有机材料形成第二通孔绝缘层160。
发光结构180可以包括第一电极181、发光层182和第二电极183。
第一电极181可以设置在第二通孔绝缘层160上。第一电极181可以通过被形成为穿过第二通孔绝缘层160的接触孔连接到连接电极SD2。像素限定层PDL可以设置在其上设置有第一电极181的第二通孔绝缘层160上。发光层182可以设置在通过像素限定层PDL的开口暴露的第一电极181上。第二电极183可以设置在像素限定层PDL和发光层182上。薄膜封装层TFE可以设置在第二电极183上。
发光结构180和薄膜封装层TFE与图1的显示装置的发光结构和薄膜封装层基本相同；因此，将省略其详细描述。
图6是示出根据本发明构思的示例性实施例的显示装置的剖视图。
参照图6，除了仅在一层上形成环形虚拟图案RD之外，该显示装置与图5的显示装置基本相同。因此，将省略重复说明。
显示装置可以包括基底基板100、缓冲层110、第一薄膜晶体管TFT1的第一有源图案ACT1、第一栅极绝缘层120、第一栅极图案、第二栅极绝缘层130、第二栅极图案、第一层间绝缘层135、第二薄膜晶体管TFT2的第二有源图案ACT2、绝缘图案IP、第三栅极图案、第二层间绝缘层140、第一数据图案、第一通孔绝缘层150、第二数据图案、第二通孔绝缘层160、像素限定层PDL、发光结构180和薄膜封装层TFE。
第一栅极图案可以包括第一栅电极GE1。第二栅极图案可以包括存储电极CE。
第三栅极图案可以包括第二栅电极GE2和环形虚拟图案RD。环形虚拟图案RD在平面图中可以具有带有中心孔的环形形状。
第一数据图案可以包括第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2。第二数据图案可以包括连接电极SD2。
图7是示出根据本发明构思的示例性实施例的显示装置的剖视图。
参照图7，除了仅在一层中形成环形虚拟图案RD之外，该显示装置与图5的显示装置基本相同。因此，将省略重复说明。
显示装置可以包括基底基板100、缓冲层110、第一薄膜晶体管TFT1的第一有源图案ACT1、第一栅极绝缘层120、第一栅极图案、第二栅极绝缘层130、第二栅极图案、第一层间绝缘层135、第二薄膜晶体管TFT2的第二有源图案ACT2、绝缘图案IP、第三栅极图案、第二层间绝缘层140、第一数据图案、第一通孔绝缘层150、第二数据图案、第二通孔绝缘层160、像素限定层PDL、发光结构180和薄膜封装层TFE。
第一栅极图案可以包括第一栅电极GE1。第二栅极图案可以包括存储电极CE和环形虚拟图案RD。环形虚拟图案RD在平面图中可以具有带有中心孔的环形形状。
第一数据图案可以包括第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2。第二数据图案可以包括连接电极SD2。
如上所述，接触孔所穿过的环形虚拟图案的数量可以根据需要进行各种设定。
图8A和图8B是示出图5的显示装置的接触孔CNT以及第一环形虚拟图案RD1和第二环形虚拟图案RD2的示例的平面图。
参照图5、图8A和图8B，显示装置的接触孔CNT以及第一环形虚拟图案RD1和第二环形虚拟图案RD2的形状可以是各种各样的。例如，接触孔CNT以及第一环形虚拟图案RD1和第二环形虚拟图案RD2的形状可以是四边形或倒圆的四边形环形状。在本发明构思的一些实施例中，第一环形虚拟图案RD1和第二环形虚拟图案RD2可以呈如图2A或图2B所示的圆环形式。在本发明构思的一些实施例中，接触孔CNT在平面图中可以具有圆形、矩形或带倒圆角的正方形的形状，并且第一环形虚拟图案RD1和第二环形虚拟图案RD2在平面图中可以具有圆形、矩形或带倒圆角的正方形的形状。
另外，在图8A和图8B的平面图中，接触孔CNT的上周边CNTh被示出为大于第一环形虚拟图案RD1和第二环形虚拟图案RD2的内周，但是不限于此。另外，接触孔CNT的下部分CNTl设置在第一环形虚拟图案RD1和第二环形虚拟图案RD2的内周的内部。
图9是用于说明根据本发明构思的示例性实施例的显示装置的接触孔CNT以及第一环形虚拟图案RD1和第二环形虚拟图案RD2的位置和尺寸的局部剖视图。
参照图9，除了第二环形虚拟图案RD2的尺寸之外，该显示装置与图5的显示装置基本相同。因此，将省略重复说明。
第一环形虚拟图案RD1的内周的宽度A2小于第二环形虚拟图案RD2的内周的宽度A1'。第二环形虚拟图案RD2的环的宽度W2大于第一环形虚拟图案RD1的环的宽度W1。因此，第二环形虚拟图案RD2的外周的宽度A1可以大于第一环形虚拟图案RD1的外周的宽度。另外，接触孔CNT的各侧上的第一环形虚拟图案RD1和第二环形虚拟图案RD2可以彼此重叠。
由于接触孔CNT的横截面具有倒锥形形状，因此第一环形虚拟图案RD1的内周的宽度A2小于第二环形虚拟图案RD2的内周的宽度A1'。第一环形虚拟图案RD1的环的宽度W1可以小于第二环形虚拟图案RD2的环的宽度W2。因此，在使接触孔CNT与第一栅电极GE1之间的距离变窄的同时能够防止短路缺陷。
图10A至图10D是示出图1的显示装置的制造方法的剖视图。
参照图10A，缓冲层110可以形成在基底基板100上。有源图案ACT可以形成在缓冲层110上。第一栅极绝缘层120可以形成在其上形成有有源图案ACT的缓冲层110上。包括栅电极GE的第一栅极图案可以形成在第一栅极绝缘层120上。第二栅极绝缘层130可以形成在其上形成有栅电极GE的第一栅极绝缘层120上。包括环形虚拟图案RD的第二栅极图案可以形成在第二栅极绝缘层130上。
参照图10B，层间绝缘层140可以形成在其上形成有第二栅极图案的第二栅极绝缘层130上。
参照图10C，层间绝缘层140、环形虚拟图案RD、第二栅极绝缘层130和第一栅极绝缘层120被依次穿透，从而可以形成暴露有源图案ACT的源区S或漏区D的接触孔CNT。
参照图10D，包括源电极SE和漏电极DE的数据图案可以形成在其中形成有接触孔CNT的层间绝缘层140上。通孔绝缘层150可以形成在其上形成有数据图案的层间绝缘层140上，并且通孔绝缘层150可以包括暴露漏电极DE的接触孔。第一电极181、像素限定层PDL、发光层182、第二电极183和薄膜封装层TFE依次形成在通孔绝缘层150上，从而可以制造显示装置。可以使用各种方法来制造显示装置的各个部件。
图11A至图11D是示出图5的显示装置的制造方法的剖视图。
参照图11A，缓冲层110可以形成在基底基板100上。第一有源图案ACT1可以形成在缓冲层110上。第一栅极绝缘层120可以形成在其上形成有第一有源图案ACT1的缓冲层110上。包括第一栅电极GE1的第一栅极图案可以形成在第一栅极绝缘层120上。第二栅极绝缘层130可以形成在其上形成有第一栅电极GE1的第一栅极绝缘层120上。包括第一环形虚拟图案RD1和存储电极CE的第二栅极图案可以形成在第二栅极绝缘层130上。
参照图11B，第一层间绝缘层135可以形成在其上形成有第二栅极图案的第二栅极绝缘层130上。第二有源图案ACT2可以形成在第一层间绝缘层135上。
参照图11C，绝缘层和导电层可以依次形成在其上设置有第二有源图案ACT2的第一层间绝缘层135上，然后，导电层和绝缘层可以图案化以形成绝缘图案IP和在绝缘图案IP上的第三栅极图案。第三栅极图案可以包括第二栅电极GE2和第二环形虚拟图案RD2。
参照图11D，第二层间绝缘层140可以形成在其上形成有第三栅极图案的第一层间绝缘层135上。
暴露第一有源图案ACT1的源区S或漏区D的第一接触孔CNT1可以被形成为依次穿过第二层间绝缘层140、第二环形虚拟图案RD2的孔、第一层间绝缘层135、第一环形虚拟图案RD1的孔、第二栅极绝缘层130和第一栅极绝缘层120。
另外，第二层间绝缘层140可以被部分去除以形成暴露第二有源图案ACT2的源区S或漏区D的第二接触孔CNT2。第一接触孔CNT1和第二接触孔CNT2可以使用半色调掩模同时形成，或者可以使用单独的掩模分开形成。
参照图11D和图5，包括第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2的第一数据图案可以形成在第一接触孔CNT1和第二接触孔CNT2形成所穿过的第二层间绝缘层140上。暴露第一漏电极DE1的接触孔形成所穿过的第一通孔绝缘层150可以形成在其上形成有第一数据图案的第二层间绝缘层140上。包括连接电极SD2的第二数据图案可以形成在第一通孔绝缘层150上。第二通孔绝缘层160可以形成在其上形成有第二数据图案的第一通孔绝缘层150上。第一电极181、像素限定层PDL、发光层182、第二电极183和薄膜封装层TFE可以依次形成在第二通孔绝缘层160上，从而可以制造显示装置。可以使用各种方法来制造显示装置的各个部件。
根据本发明构思的实施例，由于环形虚拟图案RD、RD1和RD2可以引导接触孔CNT和CNT1的形成位置，因此可以确保裕度，并且具有更精细结构的电路设计也是可以的。
图12A至图12E是示出根据本发明构思的示例性实施例的显示装置的一个像素的布线布局的平面图。
参照图12A至图12E，根据本发明构思的示例性实施例，显示装置可以具有如图所示的平面布局以实现像素结构。
第一有源图案ACT1可以包括包含在像素结构中的第一薄膜晶体管TFT1的源区、漏区和沟道区。第一栅极图案GAT1可以包括诸如第一薄膜晶体管TFT1的栅电极、存储电容器的存储电极、栅极线等的信号布线。第二栅极图案GAT2可以包括存储电容器的另一存储电极。第二有源图案ACT2可以包括包含在像素结构中的第二薄膜晶体管TFT2的源区、漏区和沟道区。第三栅极图案GAT3可以包括诸如环形虚拟图案RD、发光控制线等的信号布线。第一数据图案SD1可以包括诸如电极EE和数据线的信号布线。
在图12E中，第一数据图案SD1可以通过穿过环形虚拟图案RD的接触孔CNT或不具有环形虚拟图案的接触孔CNTa连接到另一布线层。接触孔CNT是具有相对深的深度的接触孔，并且形成在第一数据图案SD1与第一有源图案ACT1之间以及第一数据图案SD1与第一栅极图案GAT1之间，或者在第一数据图案SD1与第二栅极图案GAT2之间。在这种情况下，接触孔CNT具有相对深的深度，但是形成为穿过环形虚拟图案RD，并且即使如上所述，环形虚拟图案RD从接触孔CNT的所设计形成位置稍微偏移，还可以防止相邻布线之间的短路故障。有关防止相邻布线之间的短路故障的详细信息，请参考上面关于图7的说明。
特别地，在两个接触孔彼此相邻的情况下(例如，电极EE的两个接触孔CNT和CNTa)，一个穿过环形虚拟图案RD，另一个不穿过环形虚拟图案RD。因此，两个接触孔CNT和CNTa之间的间隙可以变窄，可以确保设计裕度，并且可以防止短路故障。
具体地，包括多晶硅的第一薄膜晶体管TFT1通过穿过环形虚拟图案RD的接触孔CNT连接到第一数据图案SD1的电极EE。因此，电极EE可以通过不穿过环形虚拟图案的接触孔CNTa连接到包括氧化物半导体的第二薄膜晶体管TFT2。
应当理解，图12A至图12E中所示的像素结构的布局对应于本发明构思的示例性实施例，但是根据本发明构思的显示装置的像素结构不限于此。
图13是示出根据本发明构思的示例性实施例的电子设备的框图。图14A是示出其中图13的电子设备被实现为电视的示例的图。图14B是示出其中图13的电子设备被实现为智能电话的示例的图。
参照图13至图14B，电子设备500可以包括处理器510、存储设备520、储存设备530、输入/输出(I/O)设备540、电源550和显示设备560。这里，显示设备560可以对应于图1的显示装置。此外，电子设备500可进一步包括用于与视频卡、声卡、存储卡、通用串行总线(USB)设备、其他电子设备等通信的多个端口。在本发明构思的示例性实施例中，如图14A所示，电子设备500可以被实现为电视。在本发明构思的另一示例性实施例中，如图14B所示，电子设备500可以被实现为智能电话。然而，电子设备500不限于此。例如，电子设备500可以被实现为蜂窝电话、视频电话、智能板、智能手表、平板个人计算机(PC)、汽车导航系统、计算机监视器、膝上型计算机、头戴式显示器(HMD)等。
处理器510可以执行各种计算功能。处理器510可以是微处理器、中央处理单元(CPU)、应用处理器(AP)等。处理器510可以经由地址总线、控制总线、数据总线等联接到其他部件。此外，处理器510可以联接到诸如外围部件互连(PCI)总线之类的扩展总线。存储设备520可以存储用于电子设备500的操作的数据。例如，存储设备520可以包括至少一个非易失性存储设备(诸如可擦除可编程只读存储器(EPROM)设备、电可擦除可编程只读存储器(EEPROM)设备、闪存设备、相变随机存取存储器(PRAM)设备、电阻随机存取存储器(RRAM)设备、纳米浮栅存储器(NFGM)设备、聚合物随机存取存储器(PoRAM)设备、磁性随机存取存储器(MRAM)设备、铁电随机存取存储器(FRAM)设备等)，和/或至少一个易失性存储设备(诸如动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、移动DRAM设备等)。储存设备530可以包括固态驱动器(SSD)设备、硬盘驱动器(HDD)设备、紧凑光盘只读存储器(CD-ROM)设备等。I/O设备540可以包括输入设备(诸如键盘、小键盘、鼠标设备、触摸板、触摸屏等)以及输出设备(诸如打印机、扬声器等)。电源550可以为电子设备500的操作提供电力。
显示设备560可以经由总线或其他通信链路联接到其他部件。在本发明构思的一些示例性实施例中，显示设备560可以被包括在I/O设备540中。如上所述，由于显示设备560包括环形虚拟图案和穿过环形虚拟图案形成的接触孔，因此，显示设备560可以具有详细的电路图案，并且可以防止短路故障。
本发明构思的示例性实施例可以应用于有机发光显示设备和包括该有机发光显示设备的各种电子设备。例如，本发明构思的示例性实施例可以应用于移动电话、智能电话、视频电话、智能板、智能手表、平板PC、汽车导航系统、电视、计算机监视器、笔记本等。
本发明构思的一个或多个示例性实施例提供一种具有接触孔结构的显示装置，能够以足够的工艺裕度形成精细图案而无需额外的工艺。
本发明构思的一个或多个示例性实施例还提供一种制造显示装置的方法。
根据本发明构思的示例性实施例，显示装置包括环形虚拟图案，该环形虚拟图案可以防止在形成接触孔的过程中的短路故障等。因此，尽管形成接触孔有工艺误差，也可以防止由于形成接触孔的工艺误差而引起的短路故障。
尽管本发明构思已经参考其示例性实施例被具体示出并描述，但是对于本领域的普通技术人员显而易见的是，在不脱离由所附权利要求书限定的本发明构思的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (10)

1.一种显示装置，包括：
基底基板；
设置在所述基底基板上的第一有源图案；
设置在所述第一有源图案上的第一绝缘层；
设置在所述第一绝缘层上的第一栅电极；
设置在所述第一栅电极上的第二绝缘层；
设置在所述第二绝缘层上的第一环形虚拟图案；
设置在所述第二绝缘层上的第三绝缘层；和
第一漏电极，所述第一漏电极设置在所述第三绝缘层上，并通过第一接触孔电连接到所述第一有源图案，所述第一接触孔被形成为穿过所述第三绝缘层、所述第二绝缘层和所述第一绝缘层，其中所述第一漏电极设置在所述第一环形虚拟图案的开口中。
2.根据权利要求1所述的显示装置，其中，在平面图中，所述第一接触孔的上部分的周边与所述第一环形虚拟图案的至少一部分重叠。
3.根据权利要求2所述的显示装置，其中，所述第一接触孔的所述上部分的所述周边大于所述第一环形虚拟图案的内周，并且小于所述第一环形虚拟图案的外周。
4.根据权利要求1所述的显示装置，其中，所述第一漏电极和所述第一环形虚拟图案彼此接触。
5.根据权利要求1所述的显示装置，其中，所述第一环形虚拟图案与所述第一栅电极部分重叠。
6.根据权利要求1所述的显示装置，其中，在平面图中，所述第一接触孔的下部分的周边位于所述第一环形虚拟图案内。
7.根据权利要求1所述的显示装置，其中，所述第一接触孔在平面图中具有圆形、矩形或带倒圆角的正方形的形状，并且
所述第一环形虚拟图案在平面图中具有圆形、矩形或带倒圆角的正方形的形状。
8.根据权利要求1所述的显示装置，进一步包括：
设置在所述第二绝缘层与所述第三绝缘层之间的第一层间绝缘层；
设置在所述第一层间绝缘层与所述第三绝缘层之间的第二有源图案；和
设置在所述第二有源图案上的第二栅电极。
9.根据权利要求1所述的显示装置，进一步包括：
与所述第一栅电极重叠并且与所述第一环形虚拟图案间隔开的存储电极。
10.根据权利要求1所述的显示装置，进一步包括：
设置在所述第三绝缘层与所述第二绝缘层之间的层间绝缘层；和
设置在所述层间绝缘层与所述第二绝缘层之间并且与所述第一栅电极重叠的存储电极，并且
其中，所述第一环形虚拟图案设置在所述层间绝缘层与所述第三绝缘层之间。
CN201911363732.6A 2018-12-28 2019-12-26 显示装置 Pending CN111384132A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180171550A KR20200083700A (ko) 2018-12-28 2018-12-28 표시 장치 및 이의 제조 방법
KR10-2018-0171550 2018-12-28

Publications (1)

Publication Number Publication Date
CN111384132A true CN111384132A (zh) 2020-07-07

Family

ID=71124455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911363732.6A Pending CN111384132A (zh) 2018-12-28 2019-12-26 显示装置

Country Status (3)

Country Link
US (1) US11289560B2 (zh)
KR (1) KR20200083700A (zh)
CN (1) CN111384132A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220320251A1 (en) * 2020-05-29 2022-10-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220140920A (ko) * 2021-04-09 2022-10-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586238B (en) * 2003-06-05 2004-05-01 Hannstar Display Corp Circular thin film transistor structure
KR101274785B1 (ko) * 2006-06-30 2013-06-13 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
JP4333728B2 (ja) * 2006-09-14 2009-09-16 セイコーエプソン株式会社 電気光学装置の製造方法および電子機器
KR101751908B1 (ko) 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
JP6104099B2 (ja) 2013-08-21 2017-03-29 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN104779272B (zh) 2015-04-10 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
KR102491873B1 (ko) * 2015-11-03 2023-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220320251A1 (en) * 2020-05-29 2022-10-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
US11985874B2 (en) * 2020-05-29 2024-05-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device

Also Published As

Publication number Publication date
US20200212152A1 (en) 2020-07-02
US11289560B2 (en) 2022-03-29
KR20200083700A (ko) 2020-07-09

Similar Documents

Publication Publication Date Title
US11967620B2 (en) Thin film transistor, method of manufacturing the same and display device
US11563074B2 (en) Display apparatus including power supply wire that contacts second electrode and method of manufacturing the same
KR102555841B1 (ko) 표시 장치
CN111799304A (zh) 显示装置及制造其的方法
US11239300B2 (en) Display apparatus and method of manufacturing the same
US11950471B2 (en) Display apparatus and method of manufacturing the same
US11289560B2 (en) Display apparatus having a ring dummy pattern and a method of manufacturing the same
US20230008148A1 (en) Display device
US11594702B2 (en) Window glass, display device including the same, and method of manufacturing a display device
KR20200034876A (ko) 표시 장치
US20220254850A1 (en) Display device
CN111092087A (zh) 显示设备
KR20200116568A (ko) 표시 장치
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법
US11711950B2 (en) Display device with overlapped openings in pixel-defining and via-insulating layers
US20240105738A1 (en) Display device and method of manufacturing the same
KR20240024408A (ko) 표시 장치 및 이의 제조 방법
KR20240027206A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination