CN111293878B - 一种开关器件电路及其控制电路和控制方法 - Google Patents

Abstract

本发明涉及开关器件技术领域，旨在提供一种开关器件电路及其控制电路和控制方法。开关器件电路包括至少两个串联耦接的子模块，每个子模块包括主开关和与主开关并联的均压电路，该均压电路包括电容和放电开关，放电开关具有一控制端用于接收一子控制信号，其中每个子模块的子控制信号根据各个子模块的电容两端的电压和一参考电压或多个参考电压产生，用来控制各个子模块的电容是否放电。本发明可以实现各个串联的开关器件均压，具有模块化、结构简单等优点。

Description

一种开关器件电路及其控制电路和控制方法

技术领域

本发明涉及电子电路，尤其涉及一种开关器件电路及其控制电路和控制方法。

背景技术

在电力系统、轨道交通、数据中心等应用场景中，需要电力电子变换器实现中高压电能变换。目前商用的全控型开关器件最高耐压只有6500V(绝缘栅双极型晶体管 IGBT)，单个开关器件无法承受十到数百千伏的电压。为承受中高电压，目前有两种技术路径，一是将低压开关器件串联，二是借助多电平电路拓扑。相比于多电平电路，开关器件串联使用的功率器件数目更少，使得变换器的成本和体积较小，且控制一般更为简单。

由于开关器件及其驱动电路静态及动态参数的离散性，例如开关器件的开通及关断延时、寄生电容不同等，串联的开关器件可能会出现电压不均，这可能会导致部分开关器件的电压超过其耐压，导致其击穿损坏。开关器件串联应用时，需要采取措施实现各个开关器件间的电压均衡。

针对功率开关器件串联应用，目前有若干种均压技术方法。一是在每个开关器件上并联一个动静态均压吸收单元电路，该单元电路由二极管、电容、并联稳压电路构成，可以实现电压限制功能，如中国发明专利申请“一种能自动均压的串联功率开关桥臂” (申请号01108712.9)，其电路形式如图1所示。该方法的缺点在于每个并联稳压电路要独立调试，工作量大，且稳压电路采用能量消耗型设计，效率较低。另一种均压技术方法是，在每个开关器件上并联能量暂存电路，并采用集中限压电路，限制能量暂存电路的电容电压，如中国发明专利申请“功率开关器件串联限压电路”(申请号 201010110043.7)，其电路形式如图2所示。该方法的缺点是存在可靠性问题，下端功率器件均压高度依赖上端器件，其中一个器件的过压将导致其下端所有器件过压。

发明内容

本发明要解决的问题是，克服现有技术中的不足，提供一种开关器件电路及其控制电路和控制方法，可以实现串联的各个开关器件的电压均衡。

根据本发明的实施例提出了一种开关器件电路，包括：子模块，所述子模块包括：主开关；以及均压电路，与所述主开关并联耦接，所述均压电路包括电容和放电开关，所述放电开关具有一控制端用于接收一子控制信号，所述电容与所述放电开关耦接；其中所述子控制信号根据所述电容两端的电压和一参考电压产生，所述子控制信号用于控制所述放电开关的导通和关断，当所述放电开关导通时，所述电容放电。

根据本发明的实施例提出了一种开关器件电路的控制电路，所述开关器件电路包括子模块，所述子模块包括主开关和一与所述主开关并联耦接的均压电路，所述均压电路包括电容和放电开关，所述放电开关具有一控制端用于接收一子控制信号，所述电容与所述放电开关耦接，所述控制电路包括：电压采样电路，用于采样所述子模块的电容两端的电压并输出对应的电压采样信号；以及比较电路，用于接收所述电压采样信号和一参考电压信号，并根据所述电压采样信号和所述参考电压信号产生对应的电压比较信号；其中所述控制电路根据所述电压比较信号产生所述子控制信号以控制所述放电开关是否导通，当所述放电开关导通时，所述电容放电。

根据本发明的实施例还提出了一种开关器件电路的控制方法，所述开关器件电路包括子模块，所述子模块包括主开关和一与所述主开关并联耦接的均压电路，所述均压电路包括电容和放电开关，所述放电开关具有一控制端用于接收一子控制信号，所述电容与所述放电开关耦接，所述控制方法包括：采样所述子模块的所述电容两端的电压并输出对应的电压采样信号；根据所述电压采样信号和一参考电压产生对应的电压比较信号；以及根据所述电压比较信号产生所述子控制信号以控制所述放电开关是否导通，当所述放电开关导通时，所述电容放电。

根据本发明的实施例，与现有技术相比，本发明的有益效果是：提供一种开关器件电路，利用一放电开关控制电容是否放电，可以实现各个串联的开关器件均压，具有模块化、结构简单等优点。

附图说明

图1为传统开关器件电路的电路结构示意图100；

图2为传统开关器件电路的电路结构示意图200；

图3为根据本发明实施例的开关器件电路的电路框图300；

图4为根据本发明实施例的开关器件电路的电路框图400；

图5为根据本发明实施例的如图3所示的开关器件电路的子模块21的电路结构示意图；

图6为根据本发明另一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图；

图7为根据本发明另一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图；

图8为根据本发明另一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图；

图9为根据本发明另一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图；

图10为根据本发明另一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图；

图11为根据本发明一实施例的如图5所示的子模块串联而成的开关器件电路的电路结构示意图500；

图12为根据本发明一实施例的如图8所示的子模块串联而成的开关器件电路的电路结构示意图600；

图13为根据本发明一实施例的如图3所示的开关器件电路的控制电路的电路框图700；

图14为根据本发明一实施例的如图3所示的开关器件电路的控制电路的电路框图800；

图15为根据本发明一实施例的中央控制器81的控制流程图900；

图16为根据本发明一实施例的包括如图5所示的子模块的开关器件电路的控制电路1000；

图17为根据本发明一实施例的包括如图8所示的子模块的开关器件电路的控制电路1100；

图18为根据本发明一实施例的开关器件电路的波形图1200；

图19为根据本发明一实施例的开关器件电路的控制方法的流程图1300。

具体实施方式

下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用来举例说明，并不用来限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“连接到”或“耦接至”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接至”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

图3为根据本发明实施例的开关器件电路的电路框图300。所述开关器件电路包括一个或多个子模块21，所述子模块包括：主开关S1和与主开关S1并联耦接的均压电路10，所述主开关S1具有一个控制端用于接收一主控制信号vg1，所述均压电路10包括电容C1和放电开关Ss1，所述放电开关Ss1具有一控制端以接收一子控制信号vgs1，所述电容C1与所述放电开关Ss1耦接，其中所述子控制信号vgs1根据所述电容C1两端的电压vc1和一参考电压产生，所述子控制信号vgs1用于控制所述放电开关Ss1的导通和关断，当所述放电开关Ss1导通时，所述电容C1放电。

在一个实施例中，所述放电开关Ss1只需要处理使得电容C1电压均衡的小电流，其尺寸和成本远小于主开关S1。所述主开关S1可以是任何全控型开关器件，例如绝缘栅双极型晶体管(IGBT),集成门极换向型晶闸管(IGCT),金属氧化物半导体场效应晶体管(MOSFET),注入增强栅晶体管(IEGT),SiC MOSFET等，在其它实施例中，所述主开关器件S1也可以是其它非全控型开关器件。

在一个实施例中，所述电容C1通过一放电回路放电，所述放电回路包括主开关S1、电容C1和放电开关Ss1，在另一个实施例中，所述放电回路包括电容C1和放电开关 Ss1，而不包括主开关S1。

在一个实施例中，所述放电开关Ss1包括一反并二极管Ds1，所述反并二极管Ds1为所述放电开关Ss1的体二极管。在其它实施例中，所述放电开关Ss1也可以不包括所述反并二极管D1。所述主开关S1包括一体二极管D1。

在一个实施例中，当子控制信号vgs1为高电平时，所述放电开关Ss1完全导通，在另一个实施例中，适当调整所述子控制信号vgs1的幅值大小可以控制所述放电开关 Ss1半导通，从而实现控制电容C1的放电速度，其中所述完全导通指放电开关Ss1的沟道全部导通，所述半导通指放电开关Ss1的沟道部分导通，放电开关Ss1导通时仍然存在一定阻值。

图4为根据本发明实施例的开关器件电路的电路框图400。图4所示的开关器件电路包括一个或多个如图3所述的子模块。如图4所示，所述电容D11～D1N为各个主开关S1～SN的体二极管，所述Ds1～DsN为各个放电开关Ss1～SsN的体二极管，所述的主控制信号vg1～vgN分别用来控制对应的各个主开关S1～SN的导通和关断，在一个实施例中，所述主控制信号vg1～vgN由驱动电路根据同一驱动信号g产生。所述主开关S1～SN 代表所述主开关S1至SN，即代表主开关S1,S2,…,SN，其中N为一自然数，代表所述开关串联电路包括的子模块个数。

在一个实施例中，当至少两个所述子模块21串联耦接时，所述各子模块21～2N的主开关S1～SN串联耦接，所述开关器件电路400根据各子模块21～2N的所述电容C1～CN 两端的电压vc1～vcN和所述参考电压Vref产生各个子模块的子控制信号vgs1～vgsN。

在一个实施例中，当某一个子模块2N的所述电容两端的电压vcN大于所述某一子模块2N对应的参考电压并且当所述某一子模块的所述电容两端的电压大小vcN在所有子模块的电容两端的电压vc1～vcN中位于前k时，所述某一子模块20的放电开关SsN 导通，对应的所述电容CN放电，其中所述k为一预设自然数常数，其中各个子模块对应的所述参考电压可以相同，也可以不同。在一个实施例中，如图4所示的开关器件电路400的每个子模块21～2N具有独立且相同的均压电路10。

在另一个实施例中，所述开关器件电路400根据各个子模块21-2N的所述电容 C1～CN两端的电压vc1～vcN和多个参考电压产生各个子模块的子控制信号vgs1～vgsN，每个子模块对应一个参考电压，各个子模块的参考电压可以相同，也可以不同，根据实际需要而定。

在一个实施例中，所述参考电压Vref大于所述开关器件电路关断时的耐压V与主开关个数N之商，即Vref>V/N。

图5为根据本发明一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图。图5所示子模块21包括主开关S1和均压电路10，所述均压电路10包括放电开关Ss1、电阻Rs1、电容C1和二极管D2。所述放电开关Ss1与所述电阻Rs1串联耦接再与所述二极管D2并联耦接后与所述电容C1串联耦接。在一个实施例中，当所述子控制信号Ss1控制所述放电开关Ss1导通时，所述电容C1通过一放电回路进行放电，所述放电回路包括电容C1、电阻Rs1、放电开关Ss1和主开关S1，因此如图6所示实施例，只有在主开关S1导通的情况下，电容C1才能放电。

图6为根据本发明另一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图。图6所示子模块21与图5所示子模块21的区别在于所述电阻Rs1与所述电容C1串联耦接，所述二极管D2与所述放电开关Ss1并联耦接后再与串联耦接的电阻 Rs1和电容C1串联耦接。在一个实施例中，当所述子控制信号Ss1控制所述放电开关 Ss1导通时，所述电容C1通过一放电回路进行放电，所述放电回路包括电容C1、电阻 Rs1、放电开关Ss1和主开关S1。在一个实施例中，当所述放电开关Ss1不存在反并二极管Ds1或者反并二极管Ds1效果不好时，所述二极管D2用于辅助电容C1充电。在其它实施例中，可以用其它合适的电路替代电阻Rs1或者与电阻Rs1耦接，使得所述开关器件电路能正常工作，电容C1正常充放电。

图7为根据本发明另一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图。图7所示子模块21与图6所示子模块21的区别在于，图7所示子模块21 不包括与放电开关Ss1并联耦接的二极管，所述电阻Rs1、电容C1和放电开关Ss1串联耦接。在一个实施例中，当所述子控制信号Ss1控制所述放电开关Ss1导通时，所述电容C1通过一放电回路进行放电，所述放电回路包括电容C1、电阻Rs1、放电开关Ss1 和主开关S1。

图8为根据本发明另一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图。图8所示子模块21包括主开关S1和均压电路10，所述均压电路10包括放电开关Ss1、电阻Rs1、电容C1和二极管D2。所述放电开关Ss1与所述电阻Rs1串联耦接再与所述电容C1并联耦接后与所述二极管D2串联耦接。在一个实施例中，当所述子控制信号Ss1控制所述放电开关Ss1导通时，所述电容C1通过一放电回路进行放电，所述放电回路包括电容C1、电阻Rs1和放电开关Ss1，所述放电回路不包括主开关 S1。

图9为根据本发明另一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图。图9所示子模块21与图8所示子模块21的区别在于，图9所示子模块21 中，所述电容C1与所述电阻Rs1串联耦接再与所述放电开关Ss1并联耦接后与所述二极管D2串联耦接。在一个实施例中，当所述子控制信号Ss1控制所述放电开关Ss1导通时，所述电容C1通过一放电回路进行放电，所述放电回路包括电容C1、电阻Rs1和放电开关Ss1，所述放电回路不包括主开关S1。

图10为根据本发明另一实施例的如图3所示的开关器件电路的子模块21的电路结构示意图。图9所示子模块21与图8所示子模块21的区别在于，图9所示子模块21 中，所述电容C1与所述放电开关Ss1并联耦接后再与所述二极管D2串联耦接。在一个实施例中，当所述子控制信号Ss1控制所述放电开关Ss1导通时，所述电容C1通过一放电回路进行放电，所述放电回路包括电容C1和放电开关Ss1，所述放电回路不包括主开关S1。在一个实施例中，适当调整所述子控制信号vgs1的幅值大小可以控制所述放电开关Ss1半导通，从而实现控制电容C1的放电速度，其中所述完全导通指放电开关Ss1的沟道全部导通，所述半导通指放电开关Ss1的沟道部分导通，放电开关Ss1 导通时仍然存在一定阻值。

在其它实施例中，图5-6和图8-10中的所述二极管D2可以由任何单向导通电路代替，所述单向导通电路包括第一端和第二端，所述单向导通电路上的电流只能从所述第一端流向所述第二端，即当电容C1放电时，电容C1上的放电电流无法从所述单向导通电路上流过。

图11为根据本发明一实施例的如图5所示的子模块串联而成的开关器件电路的电路结构示意图500。图11所示的开关器件电路500包括至少两个串联耦接的如图5所示的子模块，包括多个串联的主开关S1,S2,…,SN及其均压电路，多个二极管D21， D22，…，D2N，在一个实施例中，每个主开关与独立且相同的均压电路并联耦接，所述子控制信号vgs1,vgs2,…,vgsN开关信号由一控制电路给定，用于分别控制电容C1, C2,…,CN的放电量，使得电压vc1,vc2,…,vcN实现均衡。如图11所示实施例中，所述各主开关的控制信号vg1，vg2，…，vgN由各自对应的驱动电路根据同一驱动信号g 产生。

图12为根据本发明一实施例的如图8所示的子模块串联而成的开关器件电路的电路结构示意图600。图12所示的开关器件电路600包括至少两个串联耦接的如图8所示的子模块，包括多个串联的主开关S1,S2,…,SN及其均压电路，在一个实施例中，每个主开关与独立且相同的均压电路并联耦接，所述子控制信号vgs1,vgs2,…,vgsN开关信号由一控制电路给定，用于分别控制电容C1,C2,…,CN的放电量，使得电压vc1, vc2,…,vcN实现均衡。在一个实施例中，所述各主开关的控制信号vg1，vg2，…，vgN 由各自对应的驱动电路根据同一驱动信号g产生。

图13为根据本发明一实施例的如图3所示的开关器件电路的控制电路的电路框图700。如图13所示实施例，控制电路700包括电压采样电路71和比较电路72。

所述电压采样电路71用于采样各个子模块的电容两端的电压vc1～vcN并输出对应的各个子模块的电压采样信号vc1'～vcN'，在一个实施例中，所述电压采样电路71包括一个多个传感器。

所述比较电路72与所述电压采样电路71耦接，接收所述电压采样信号vc1'～vcN'以及一参考电压Vref，并根据所述电压采样信号vc1'～vcN'和所述参考电压Vref产生对应的电压比较信号vcomp1～vcompN，在一个实施例中，当某一子模块的电压采样信号大于所述参考电压Vref时，所述电压比较信号vcomp1～vcompN为第一电平，所述第一电平可以为高电平或低电平，所述控制电路700根据所述电压比较信号产生所述子控制信号以控制对应的放电开关Ss1是否导通，当所述放电开关导通时，对应的电容放电；在一个实施例中，所述比较电路包括一个或多个比较器。在另一实施例中，所述比较电路接收多个参考电压，并根据所述多个参考电压以及所述电压采样信号vc1'～vcN'产生多个电压比较信号vcomp1～vcompN，其中每个子模块对应一个参考电压，所述多个参考电压可以相同，也可以不同，在一个实施例中，例如某一子模块的电压比较信号vcompN 根据所述电压采样信号vcN'与所述某一子模块对应的参考电压产生。

在一个实施例中，所述控制电路700还包括子驱动电路73，所述子驱动电路73与所述比较电路72耦接，接收所述电压比较信号vcomp1～vcompN，所述子驱动电路73 根据所述电压比较信号vcomp1～vcompN产生对应的子控制信号vgs1～vgs，在一个实施例中，当某一子模块的所述电压比较信号vcompN为第一电平时，所述子模块的子控制信号vgsN变为高电平，所述放电开关SsN导通，所述电容CsN放电，即当所述电容的电压vcN超过一预设值时，所述电容CN放电。在另一实施例中，所述子控制信号根据所述电压比较信号、所述参考电压以及一放电信号产生，当某一子模块的所述电压比较信号vcompN为第一电平时，且所述放电信号为第二电平时，所述子模块的子控制信号 vgsN变为高电平，所述放电开关SsN导通，所述第一电平与所述第二电平可以相同也可以不同。

图14为根据本发明一实施例的如图3所示的开关器件电路的控制电路的电路框图800。图14所示的控制电路800与图13所示的控制电路700的区别在于，所述控制电路800还包括中央控制器81和逻辑电路82。

所述中央控制器81与所述电压采样电路71耦接，接收各个子模块的所述电压采样信号vc1'～vcN'，当至少两个子模块串联耦接时，所述中央控制器81根据各个子模块的所述电压采样信号vc1'～vcN'产生多个放电信号disC1～disCN，每个子模块对应于一个放电信号，所述控制电路800根据各个子模块的所述电压比较信号和所述放电信号产生各个子模块的子控制信号。在一个实施例，所述中央控制器81对所有子模块的所述电压采样信号vc1'～vcN'按照大小进行排序后，设置其中电压值较高的前k个子模块的放电信号为第二电平，所述第二电平可以为高电平也可以为低电平，所述k为一预设自然数参数。在一个实施例中，当所述某一子模块的所述电压比较信号为第一电平并且所述放电信号为第二电平时，所述某一子模块的子控制信号控制所述放电开关导通，所述电容放电，所述第一电平与所述第二电平可以相同也可以不同。

所述逻辑电路82分别与所述比较电路72和所述中央控制器81耦接，接收所述电压比较信号vcomp1～vcompN和所述放电信号disC1～disCN，并根据所述压比较信号 vcomp1～vcompN和所述放电信号disC1～disCN产生多个逻辑信号vgs1'～vgsN'，所述子控制器根据所述逻辑信号vgs1'～vgsN'产生各个子模块的子控制信号vgs1～vgsN。在一个实施例中，所述逻辑电路82包括多个子逻辑电路，所述子逻辑电路包括第一输入端、第二输入端和输出端，所述第一输入端接收对应的某一子模块的所述电压比较信号，所述第二输入端接收所述某一子模块对应的放电信号，所述输出端输出所述某一子模块对应的逻辑信号。在一个实施例中，所述子逻辑电路可以为一个与门，只有当某一子模块的所述第一电平和所述第二电平均为高电平时，所述某一子模块的逻辑信号才为高电平，所述某一子模块的子控制信号也为高电平，所述放电开关导通，所述电容放电。

图15为根据本发明一实施例的中央控制器81的控制流程图900。所述控制流程图包括步骤91至93：

步骤91，对电压采样信号vc1'～vcN'按照大小进行排序；

步骤92，设置电压较高的k个子模块的放电信号disC＝1，其他子模块的放电信号disC＝0；

步骤93，发送放电信号disC和参考电压信号Vref给各个子模块。在一个实施例中，各子模块的同一参考电压信号Vref或者多个不同参考电压信号Vref由中央控制器设定并发送给每个子模块，Vref的一种设置规则如下：设有N个开关器件单元串联，串联器件的关断时耐压为V，那Vref>V/N。其中各个子模块对应的所述参考电压Vref可以相同,也可以不同

图16为根据本发明一实施例的包括如图5所示的子模块的开关器件电路的控制电路1000。所述控制电路1000用于控制如图5所示的子模块20的主开关S1均压，包括传感器、比较器、与门、子驱动电路和主驱动电路，所述传感器用于采样所述电容C1 两端的电压vc1，所述比较器用于比较所述电容C1两端的电压vc1与所述参考电压Vref 的大小并输出一比较信号，所述与门接收所述放电信号disC和所述比较信号，在输出端输出一逻辑信号，所述子驱动电路根据所述逻辑信号产生所述子控制信号vgs1。所述主驱动电路根据一驱动信号g产生所述主控制信号vg1。如图16所示实施例，只有当 disC＝1，主开关器件的开关信号g为高电平，且vc1>Vref三个条件同时满足时，电容 C1才会通过电阻Rs1，放电开关Ss1和主开关S1放电，直到vc1下降为Vref。

图17为根据本发明一实施例的包括如图8所示的子模块的开关器件电路的控制电路1000。所述控制电路1000用于控制如图8所示的子模块20的主开关S1均压，包括传感器、比较器、与门、子驱动电路和主驱动电路，所述传感器用于采样所述电容C1 两端的电压vc1，所述比较器用于比较所述电容C1两端的电压vc1与所述参考电压Vref 的大小并输出一比较信号，所述与门接收所述放电信号disC和所述比较信号，在输出端输出一逻辑信号，所述子驱动电路根据所述逻辑信号产生所述子控制信号vgs1。所述主驱动电路根据一驱动信号g产生所述主控制信号vg1。如图17所示实施例，当disC＝1，且vc1>Vref时，电容C1通过放电开关Ss1放电，直到vc1下降为Vref。

图18为根据本发明一实施例的开关器件电路的波形图1200。图18示例性地展示了第i,j两个子模块的关键波形，其中主控制信号vgi,vgj是主开关的驱动信号，disCi,disCj是放电信号，子控制信号vgsi,vgsj是放电开关的驱动信号，vci,vcj是子模块电容电压，下标i,j表示第i和j个子模块的信号。g是串联器件的开关信号，经过驱动电路后，由于驱动电路的离散性，vgj相对于vgi有一定的延时。在第一个开关周期[0,Ts]，vcj是所有子模块电容电压最大的，中央控制器设定下一个开关周期disCj＝1；在第二个开关周期[Ts,2Ts]，由于disCj＝1，在第j个子模块中，当vcj>Vref时,vgsj＝1,且主开关器件Sj导通时，电容Cj通过电阻Rsj、放电开关器件Ssj和主开关器件Sj放电，直到vcj下降到Vref；同时在这个周期中，中央控制器判定vci是所有子模块电容电压最大的，设定下一个开关周期disCi＝1。在第三个开关周期[2Ts,3Ts]，由于disCi＝1，在第i个子模块中，当vci>Vref时,vgsi＝1,且主开关器件Si导通时，电容Ci通过电阻Rsi、放电开关器件Ssi和主开关器件Si放电，直到vci下降到Vref。图18仅为某一实施例的开关器件电路的子模块在某种工作状态下的波形图，不代表所有子模块的所有工作状态下的波形图，不同电路结构的子模块构成的开关器件电路可以具有与图18实施例不同的波形图。

图19为根据本发明一实施例的开关器件电路的控制方法的流程图1300。所述开关器件电路包括子模块，所述子模块包括主开关和一与所述主开关并联耦接的均压电路，所述均压电路包括电容和放电开关，所述放电开关具有一控制端用于接收一子控制信号，所述电容与所述放电开关耦接，所述控制方法包括步骤S121至步骤S123：

步骤S121，采样所述子模块的所述电容两端的电压并输出对应的电压采样信号；

步骤S122，根据所述电压采样信号和一参考电压产生对应的电压比较信号；

步骤S123，根据所述电压比较信号产生所述子控制信号以控制所述放电开关是否导通，当所述放电开关导通时，所述电容放电。

在一个实施例中，当至少两个所述子模块串联耦接时，根据所有子模块的所述电压采样信号产生各个子模块的放电信号，根据各个子模块的电压比较信号和放电信号产生对应子模块的子控制信号，在一个实施例，根据各个子模块的所述电压比较信号和放电信号产生对应于各个子模块的逻辑信号，根据各个子模块的所述逻辑信号产生各个子模块的所述子控制信号，其中各个子模块对应的所述参考电压可以相同或不同。

在一个实施例中，当所述电压采样信号大于所述参考电压时，所述电压比较信号为第一电平，当至少两个所述子模块串联耦接时，对所有子模块的电压采样信号按照大小进行排序，设置其中电压较高的前k个子模块的放电信号为第二电平，所述k为一预设自然数参数。在一个实施例中，当某一子模块的所述电压比较信号为第一电平且所述放电信号为第二电平时，所述某一子模块的子控制信号控制对应的所述放电开关导通，所述电容放电

要注意的是，在上述图19的流程图中，可以根据所示的不同指令来实施功能框，例如，两个连续的功能框可以同时被执行。

虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (20)

1.一种开关器件电路，包括：

子模块，所述子模块包括：

主开关；以及

均压电路，与所述主开关并联耦接，所述均压电路包括电容和放电开关，所述放电开关具有一控制端用于接收一子控制信号，所述电容与所述放电开关耦接；其中

所述子控制信号根据所述电容两端的电压和一参考电压产生，所述子控制信号用于控制所述放电开关的导通和关断，当所述放电开关导通时，所述电容放电，当至少两个所述子模块串联耦接时，各子模块的主开关串联耦接，当某一子模块的电容两端的电压大于所述某一子模块对应的参考电压并且当所述某一子模块的电容两端的电压大小在所有子模块的电容两端的电压中位于前k时，所述某一子模块的放电开关导通，对应的电容放电，所述k为一预设自然数常数。

2.如权利要求1所述的开关器件电路，其中所述子控制信号根据其幅值控制所述放电开关完全导通或者半导通。

3.如权利要求1所述的开关器件电路，其中所述均压电路还包括：

电阻，所述电阻、所述放电开关和所述电容串联耦接，或者所述电阻与所述放电开关串联耦接后再与所述电容并联耦接，或者所述电阻与所述电容串联耦接后再与所述放电开关并联耦接。

4.如权利要求1所述的开关器件电路，其中所述均压电路还包括：

单向导通电路，所述单向导通电路与所述电容串联耦接，当所述电容放电时，所述电容的放电电流无法从所述单向导通电路上流过。

5.如权利要求1所述的开关器件电路，其中所述参考电压大于所述开关器件电路关断时的耐压与主开关个数之商。

6.如权利要求1所述的开关器件电路，其中当至少两个所述子模块串联耦接时，所述各子模块的主开关串联耦接，所述开关器件电路根据各子模块的所述电容两端的电压以及所述参考电压或多个参考电压产生各子模块的子控制信号，其中所述多个参考电压分别对应于各子模块，所述多个参考电压相同或不同。

7.一种开关器件电路的控制电路，所述开关器件电路包括子模块，所述子模块包括主开关和一与所述主开关并联耦接的均压电路，所述均压电路包括电容和放电开关，所述放电开关具有一控制端用于接收一子控制信号，所述电容与所述放电开关耦接，所述控制电路包括：

电压采样电路，用于采样所述子模块的电容两端的电压并输出对应的电压采样信号；以及

比较电路，用于接收所述电压采样信号和一参考电压信号，并根据所述电压采样信号和所述参考电压信号产生对应的电压比较信号；其中

所述控制电路对所有子模块的电压采样信号按照大小进行排序，控制其中电压值较高的前k个子模块中电压采样信号大于电压参考信号的子模块的放电开关导通，对应的电容放电。

8.如权利要求7所述的控制电路，还包括：

中央控制器，当至少两个所述子模块串联耦接时，所述中央控制器根据各子模块的所述电压采样信号产生多个放电信号，所述控制电路根据所述电压比较信号和所述放电信号产生各子模块的子控制信号；其中

所述各子模块对应的所述参考电压相同或不同。

9.如权利要求8所述的控制电路，其中所述中央控制器对所有子模块的所述电压采样信号按照大小进行排序后，设置其中电压值较高的前k个子模块的放电信号为第一电平，所述k为一预设自然数参数。

10.如权利要求9所述的控制电路，其中当某一子模块的所述电压采样信号大于所述参考电压信号时，所述电压比较信号为第二电平，当所述某一子模块的所述电压比较信号为第二电平且所述放电信号为第一电平时，所述某一子模块的子控制信号控制所述放电开关导通，所述电容放电，所述第一电平与所述第二电平相同或不同。

11.如权利要求9所述的控制电路，还包括：

逻辑电路，用于接收所述电压比较信号和放电信号，并根据所述电压比较信号和放电信号产生对应的逻辑信号，所述子控制信号根据所述逻辑信号产生。

12.如权利要求11所述的控制电路，其中所述逻辑电路包括与门，所述与门包括第一输入端、第二输入端和输出端，所述第一输入端接收所述电压比较信号，所述第二输入端接收所述放电信号，所述输出端输出所述逻辑信号。

13.如权利要求12所述的控制电路，还包括：

子驱动电路，接收所述逻辑信号，并根据所述逻辑信号产生所述子控制信号。

14.如权利要求7所述的控制电路，其中所述参考电压大于所述开关器件电路关断时的耐压与主开关个数之商。

15.一种开关器件电路的控制方法，所述开关器件电路包括子模块，所述子模块包括主开关和一与所述主开关并联耦接的均压电路，所述均压电路包括电容和放电开关，所述放电开关具有一控制端用于接收一子控制信号，所述电容与所述放电开关耦接，所述控制方法包括：

采样所述子模块的所述电容两端的电压并输出对应的电压采样信号；

根据所述电压采样信号和一参考电压产生对应的电压比较信号；

根据所述电压比较信号产生所述子控制信号以控制所述放电开关是否导通；以及

对所有子模块的电压采样信号按照大小进行排序，控制其中电压值较高的前k个子模块中电压采样信号大于电压参考信号的子模块的放电开关导通，对应的电容放电。

16.如权利要求15所述的控制方法，还包括：

当至少两个所述子模块串联耦接时，根据各子模块的所述电压采样信号产生各子模块的放电信号；以及

根据各子模块的电压比较信号和放电信号产生对应子模块的子控制信号；其中

所述各子模块对应的所述参考电压相同或不同。

17.如权利要求16所述的控制方法，还包括：

根据各子模块的所述电压比较信号和放电信号产生对应于各子模块的逻辑信号；以及

根据各子模块的所述逻辑信号产生各子模块的所述子控制信号。

18.如权利要求16所述的控制方法，还包括：

对所有子模块的电压采样信号按照大小进行排序，设置其中电压较高的前k个子模块的放电信号为第一电平，所述k为一预设自然数参数。

19.如权利要求18所述的控制方法，其中当某一子模块的所述电压采样信号大于所述参考电压时，对应的所述电压比较信号为第二电平，当所述某一子模块的所述放电信号为第一电平且所述电压比较信号为第二电平时，所述某一子模块的子控制信号控制所述放电开关导通，对应的所述电容放电。

20.如权利要求15所述的控制方法，其中所述参考电压大于所述主开关关断时的耐压与主开关个数之商。

Images