CN111278265B - 具有隔离屏蔽结构的信号走线 - Google Patents

具有隔离屏蔽结构的信号走线 Download PDF

Info

Publication number
CN111278265B
CN111278265B CN202010091231.3A CN202010091231A CN111278265B CN 111278265 B CN111278265 B CN 111278265B CN 202010091231 A CN202010091231 A CN 202010091231A CN 111278265 B CN111278265 B CN 111278265B
Authority
CN
China
Prior art keywords
isolation
branches
shielding structure
structure according
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010091231.3A
Other languages
English (en)
Other versions
CN111278265A (zh
Inventor
蔡晓伟
荣苏江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Eswin Information Technology Co ltd
Guangzhou Quanshengwei Information Technology Co Ltd
Original Assignee
Beijing Eswin Information Technology Co ltd
Guangzhou Quanshengwei Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Information Technology Co ltd, Guangzhou Quanshengwei Information Technology Co Ltd filed Critical Beijing Eswin Information Technology Co ltd
Priority to CN202010091231.3A priority Critical patent/CN111278265B/zh
Publication of CN111278265A publication Critical patent/CN111278265A/zh
Application granted granted Critical
Publication of CN111278265B publication Critical patent/CN111278265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073Shielding materials
    • H05K9/0098Shielding materials for shielding electrical cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种具有隔离屏蔽结构的信号走线,其包括传导走线、上隔离层以及下隔离层;其中,上隔离层包括平行设置的两条第一隔离主条以及设置在两条第一隔离主条之间的第一隔离支条,下隔离层包括平行设置的两条第二隔离主条以及设置在两条第二隔离主条之间的第二隔离支条,两条第一隔离主条一一对应的和两条第二隔离主条并行连接,传导走线设置在第一隔离支条和第二隔离支条之间。本发明的具有隔离屏蔽结构的信号走线通过上隔离层和下隔离层进行隔离,能防止走线上的时钟信号受外界污染,同时也防止走线上的时钟信号对系统其它模块产生干扰,隔离性能高,能改善时钟信号泄露的情况。

Description

具有隔离屏蔽结构的信号走线
技术领域
本发明涉及线缆领域,特别涉及一种具有隔离屏蔽结构的信号走线。
背景技术
对于通信、数据传输等模拟、射频、SOC芯片或模块,时钟信号为整个系统工作的基础,并且限制着整个系统工作的性能。差分时钟信号作为一种最常用的时钟源,需要传输到系统的各个部分,往往需要经过长走线,并跨过敏感模块,但现有技术中的信号走线较容易受外界的污染,同时走线上的时钟信号也容易对系统其它模块产生干扰。
故需要提供一种具有隔离屏蔽结构的信号走线来解决上述技术问题。
发明内容
本发明提供一种具有隔离屏蔽结构的信号走线,其通过上隔离层和下隔离层进行隔离,以解决现有技术中的信号走线较容易受外界的污染,同时走线上的时钟信号也容易对系统其它模块产生干扰的问题。
为解决上述技术问题,本发明的技术方案为:一种具有隔离屏蔽结构的信号走线,其包括传导走线、上隔离层以及下隔离层;
其中,所述上隔离层包括平行设置的两条第一隔离主条以及设置在两条所述第一隔离主条之间的第一隔离支条,所述下隔离层包括平行设置的两条第二隔离主条以及设置在两条所述第二隔离主条之间的第二隔离支条,两条所述第一隔离主条一一对应的和两条所述第二隔离主条并行连接,所述传导走线设置在所述上隔离层和所述下隔离层之间。
在本发明中,多个所述第一隔离支条首尾相连,多个所述第二隔离支条首尾相连,每个所述第一隔离支条与对应的一个所述第二隔离支条中部相对,呈交叉结构。
在本发明中,多个所述第一隔离支条首尾相连,多个所述第二隔离支条首尾相连,每个所述第一隔离支条与对应的一个所述第二隔离支条呈重叠结构。
在本发明中,两个所述第一隔离支条的中部重合形成第一交叉单元,两个所述第二隔离支条的中部重合形成第二交叉单元,每个所述第一交叉单元与对应的一个所述第二交叉单元重叠相对。
在本发明中,两个所述第一隔离支条的中部重合形成第一交叉单元,两个所述第二隔离支条的中部重合形成第二交叉单元,每个所述第一交叉单元与对应的一个所述第二交叉单元的中部错位设置。
可选的,多个所述第一交叉单元首尾相连,多个所述第二交叉单元首尾相连。
可选的,多个所述第一交叉单元之间相距设定距离,多个所述第二交叉单元之间相距设定距离。
在本发明中,多个所述第一隔离支条为平行设置的竖条,多个所述第二隔离支条为平行设置的竖条,所述第一隔离支条和所述第二隔离支条错位设置。
在本发明中,多个所述第一隔离支条为平行设置的竖条,多个所述第二隔离支条为平行设置的竖条,所述第一隔离支条和所述第二隔离支条一一重叠相对。
在本发明中,所述第一隔离主条和所述第一隔离支条为一体成型结构,所述第二隔离主条和所述第二隔离支条为一体成型结构。
本发明相较于现有技术,其有益效果为:本发明的具有隔离屏蔽结构的信号走线通过上隔离层和下隔离层进行隔离,能防止走线上的时钟信号受外界污染,同时也防止走线上的时钟信号对系统其它模块产生干扰,隔离性能高,能改善时钟信号泄露的情况。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面对实施例中所需要使用的附图作简单的介绍,下面描述中的附图仅为本发明的部分实施例相应的附图。
图1为本发明的具有隔离屏蔽结构的信号走线的第一实施例的结构示意图。
图2为本发明的具有隔离屏蔽结构的信号走线的第一实施例另一形式的结构示意图。
图3为本发明的具有隔离屏蔽结构的信号走线的第二实施例第一形式的结构示意图。
图4为本发明的具有隔离屏蔽结构的信号走线的第二实施例第二形式的结构示意图。
图5为本发明的具有隔离屏蔽结构的信号走线的第二实施例第三形式的结构示意图。
图6为本发明的具有隔离屏蔽结构的信号走线的第三实施例的结构示意图。
图7为本发明的具有隔离屏蔽结构的信号走线的第三实施例另一形式的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明中所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「顶部」以及「底部」等词,仅是参考附图的方位,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
本发明术语中的“第一”“第二”等词仅作为描述目的,而不能理解为指示或暗示相对的重要性,以及不作为对先后顺序的限制。
在本发明中,除非另有明确的规定和限定,术语“相连”、“连接”、“固定”等术语应做广义理解,例如,连接可以是可拆卸连接,或一体结构的连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
现有技术中的信号走线较容易受外界的污染,同时走线上的时钟信号也容易对系统其它模块产生干扰。
如下为本发明提供的一种能解决以上技术问题的具有隔离屏蔽结构的信号走线的第一实施例。
请参照图1和图2,其中图1为本发明的具有隔离屏蔽结构的信号走线的第一实施例的结构示意图,图2为本发明的具有隔离屏蔽结构的信号走线的第一实施例另一形式的结构示意图。
在图中,结构相似的单元是以相同标号表示。
本发明提供一种具有隔离屏蔽结构的信号走线,其包括传导走线11、上隔离层12以及下隔离层13,信号走线是布置在集成电路上。
其中,上隔离层12包括平行设置的两条第一隔离主条121以及设置在两条第一隔离主条121之间的第一隔离支条122,下隔离层13包括平行设置的两条第二隔离主条131以及设置在两条第二隔离主条131之间的第二隔离支条132,两条第一隔离主条121一一对应的和两条第二隔离主条131并行连接,传导走线11设置在上隔离层12和下隔离层13之间,由上隔离层12以及下隔离层13起到隔离屏蔽的作用,能防止走线上的时钟信号受外界污染,同时也防止走线上的时钟信号对系统其它模块产生干扰。
上隔离层12和下隔离层13可通过通孔进行短接起来,以更好的形成屏蔽。
在本实施例中,如图1,多个第一隔离支条122首尾相连,多个第二隔离支条132首尾相连,每个第一隔离支条122与对应的一个第二隔离支条132中部相对,呈交叉结构。
可选的,如图2,多个第一隔离支条122首尾相连,多个第二隔离支条132首尾相连,每个第一隔离支条122与对应的一个第二隔离支条132呈重叠结构。
第一隔离支条122和第二隔离支条132分布均匀,隔离屏蔽效果好,同时首尾相连的第一隔离支条122和第二隔离支条132使得信号走线的拉扯强度更强。
优选的,第一隔离支条122与第一隔离主条121之间大致呈45°的夹角,第二隔离支条132与第二隔离主条131之间大致呈45°的夹角。
优选的,本实施例中的第一隔离主条121和第一隔离支条122为一体成型结构,第二隔离主条131和第二隔离支条132为一体成型结构,结构稳定。
第一隔离支条122和第二隔离支条132采用特殊的图形组合,能降低隔离层相对传导走线11的寄生电容,减小对时钟信号的干扰。
如下为本发明提供的一种能解决以上技术问题的具有隔离屏蔽结构的信号走线的第二实施例。
请参照图3、图4以及图5,其中图3为本发明的具有隔离屏蔽结构的信号走线的第二实施例第一形式的结构示意图,图4为本发明的具有隔离屏蔽结构的信号走线的第二实施例第二形式的结构示意图,图5为本发明的具有隔离屏蔽结构的信号走线的第二实施例第三形式的结构示意图。
本发明提供一种具有隔离屏蔽结构的信号走线,其包括传导走线21、上隔离层22以及下隔离层23。
其中,上隔离层22包括平行设置的两条第一隔离主条221以及设置在两条第一隔离主条221之间的第一隔离支条222,下隔离层23包括平行设置的两条第二隔离主条231以及设置在两条第二隔离主条231之间的第二隔离支条232,两条第一隔离主条221一一对应的和两条第二隔离主条231并行连接,传导走线21设置在第一隔离支条222和第二隔离支条232之间。
在本实施例中,如图3,两个第一隔离支条222的中部重合形成第一交叉单元,两个第二隔离支条232的中部重合形成第二交叉单元,每个第一交叉单元与对应的一个第二交叉单元重叠相对。
在本发明中,如图5,两个第一隔离支条222的中部重合形成第一交叉单元,两个第二隔离支条232的中部重合形成第二交叉单元,每个第一交叉单元与对应的一个第二交叉单元的中部错位设置。
通过形成第一交叉单元和第二交叉单元,使得包裹覆盖更加密集且均匀,隔离屏蔽效果更好,同时首尾相连的第一隔离支条122和第二隔离支条132使得信号走线的拉扯强度更强。
其中根据实际情况可将多个第一交叉单元设置首尾相连,多个第二交叉单元首尾相连。
或者,设置为多个第一交叉单元之间相距设定距离,多个第二交叉单元之间相距设定距离,从而在成本与屏蔽效果等方面更加均衡。
第一隔离支条122和第二隔离支条132采用特殊的图形组合,能降低隔离层相对传导走线11的寄生电容,减小对时钟信号的干扰。
本实施例中的第一隔离主条221和第一隔离支条222为一体成型结构,第二隔离主条231和第二隔离支条232为一体成型结构。
请参照图6和图7,其中图6为本发明的具有隔离屏蔽结构的信号走线的第三实施例的结构示意图,图7为本发明的具有隔离屏蔽结构的信号走线的第三实施例另一形式的结构示意图。
本发明提供一种具有隔离屏蔽结构的信号走线,其包括传导走线31、上隔离层32以及下隔离层33。
其中,上隔离层32包括平行设置的两条第一隔离主条321以及设置在两条第一隔离主条321之间的第一隔离支条322,下隔离层33包括平行设置的两条第二隔离主条331以及设置在两条第二隔离主条331之间的第二隔离支条332,两条第一隔离主条321一一对应的和两条第二隔离主条331并行连接,传导走线31设置在第一隔离支条322和第二隔离支条332之间。
在本实施例中,如图6,多个第一隔离支条322为平行设置的竖条,多个第二隔离支条332为平行设置的竖条,第一隔离支条322和第二隔离支条332错位设置。
或者如图7,多个第一隔离支条322为平行设置的竖条,多个第二隔离支条332为平行设置的竖条,第一隔离支条322和第二隔离支条332一一重叠相对。
本实施例中的第一隔离主条321和第一隔离支条322可为一体成型结构,第二隔离主条331和第二隔离支条332可为一体成型结构,从而增强信号走线整体结构的稳定性。
本发明的具有隔离屏蔽结构的信号走线通过上隔离层和下隔离层进行隔离,能防止走线上的时钟信号受外界污染,同时也防止走线上的时钟信号对系统其它模块产生干扰,隔离性能高,能改善时钟信号泄露的情况。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种具有隔离屏蔽结构的信号走线,其特征在于,包括传导走线、上隔离层以及下隔离层;
其中,所述上隔离层包括平行设置的两条第一隔离主条以及设置在两条所述第一隔离主条之间的第一隔离支条,所述下隔离层包括平行设置的两条第二隔离主条以及设置在两条所述第二隔离主条之间的第二隔离支条,两条所述第一隔离主条一一对应的和两条所述第二隔离主条并行连接,所述传导走线设置在所述上隔离层和所述下隔离层之间,所述上隔离层以及所述下隔离层起到隔离屏蔽的作用,能防止所述传导走线上的时钟信号受外界污染,同时也防止所述传导走线上的时钟信号对系统其它模块产生干扰。
2.根据权利要求1所述的具有隔离屏蔽结构的信号走线,其特征在于,多个所述第一隔离支条首尾相连,多个所述第二隔离支条首尾相连,每个所述第一隔离支条与对应的一个所述第二隔离支条中部相对,呈交叉结构。
3.根据权利要求1所述的具有隔离屏蔽结构的信号走线,其特征在于,多个所述第一隔离支条首尾相连,多个所述第二隔离支条首尾相连,每个所述第一隔离支条与对应的一个所述第二隔离支条呈重叠结构。
4.根据权利要求1所述的具有隔离屏蔽结构的信号走线,其特征在于,两个所述第一隔离支条的中部重合形成第一交叉单元,两个所述第二隔离支条的中部重合形成第二交叉单元,每个所述第一交叉单元与对应的一个所述第二交叉单元重叠相对。
5.根据权利要求1所述的具有隔离屏蔽结构的信号走线,其特征在于,两个所述第一隔离支条的中部重合形成第一交叉单元,两个所述第二隔离支条的中部重合形成第二交叉单元,每个所述第一交叉单元与对应的一个所述第二交叉单元的中部错位设置。
6.根据权利要求4或5所述的具有隔离屏蔽结构的信号走线,其特征在于,多个所述第一交叉单元首尾相连,多个所述第二交叉单元首尾相连。
7.根据权利要求4或5所述的具有隔离屏蔽结构的信号走线,其特征在于,多个所述第一交叉单元之间相距设定距离,多个所述第二交叉单元之间相距设定距离。
8.根据权利要求1所述的具有隔离屏蔽结构的信号走线,其特征在于,多个所述第一隔离支条为平行设置的竖条,多个所述第二隔离支条为平行设置的竖条,所述第一隔离支条和所述第二隔离支条错位设置。
9.根据权利要求1所述的具有隔离屏蔽结构的信号走线,其特征在于,多个所述第一隔离支条为平行设置的竖条,多个所述第二隔离支条为平行设置的竖条,所述第一隔离支条和所述第二隔离支条一一重叠相对。
10.根据权利要求1所述的具有隔离屏蔽结构的信号走线,其特征在于,所述第一隔离主条和所述第一隔离支条为一体成型结构,所述第二隔离主条和所述第二隔离支条为一体成型结构。
CN202010091231.3A 2020-02-13 2020-02-13 具有隔离屏蔽结构的信号走线 Active CN111278265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010091231.3A CN111278265B (zh) 2020-02-13 2020-02-13 具有隔离屏蔽结构的信号走线

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010091231.3A CN111278265B (zh) 2020-02-13 2020-02-13 具有隔离屏蔽结构的信号走线

Publications (2)

Publication Number Publication Date
CN111278265A CN111278265A (zh) 2020-06-12
CN111278265B true CN111278265B (zh) 2021-10-15

Family

ID=71003784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010091231.3A Active CN111278265B (zh) 2020-02-13 2020-02-13 具有隔离屏蔽结构的信号走线

Country Status (1)

Country Link
CN (1) CN111278265B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101583250A (zh) * 2008-05-15 2009-11-18 华为技术有限公司 印刷线路板过孔加工方法及印刷线路板、通信设备
CN105578733A (zh) * 2016-02-26 2016-05-11 青岛海信移动通信技术股份有限公司 一种pcb及其制作方法
CN107121861A (zh) * 2017-06-20 2017-09-01 深圳市华星光电技术有限公司 液晶显示面板及液晶显示设备
CN110191570A (zh) * 2019-04-30 2019-08-30 湖南中普技术股份有限公司 一种降低电磁干扰及屏蔽方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101583250A (zh) * 2008-05-15 2009-11-18 华为技术有限公司 印刷线路板过孔加工方法及印刷线路板、通信设备
CN105578733A (zh) * 2016-02-26 2016-05-11 青岛海信移动通信技术股份有限公司 一种pcb及其制作方法
CN107121861A (zh) * 2017-06-20 2017-09-01 深圳市华星光电技术有限公司 液晶显示面板及液晶显示设备
CN110191570A (zh) * 2019-04-30 2019-08-30 湖南中普技术股份有限公司 一种降低电磁干扰及屏蔽方法

Also Published As

Publication number Publication date
CN111278265A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
TWI694293B (zh) 顯示裝置
CN100531511C (zh) 具有改良差分过孔的印刷电路板
JP3400004B2 (ja) 集積回路搭載用基板
KR102552614B1 (ko) 연성회로기판
CN106104792B (zh) 用于将ic芯片搭载在基板上的基板上的焊盘阵列结构、以及具有该焊盘阵列结构的光模块
JP2006128618A (ja) 差動伝送路の配線パターン構造
CN107037650B (zh) 一种阵列基板、显示面板及显示装置
CN206961822U (zh) 芯片的封装结构及印刷电路板
US20130215588A1 (en) Multilayered wiring substrate and electronic apparatus
CN105321889A (zh) 布线基板
US7968802B2 (en) Printed circuit board with differential traces
CN106165117A (zh) 用于具有改进的电池连接拓扑的光伏模块的背侧接触层
CN111278265B (zh) 具有隔离屏蔽结构的信号走线
KR20170094692A (ko) 연성회로기판
CN106602259A (zh) 天线模块及电子装置
CN108307613A (zh) 电子部件
CN116471737A (zh) 一种点屏电路板和点屏系统
CN216389681U (zh) 一种用于Wi-Fi6芯片的耦合器及射频源装置
CN112965638B (zh) 触控显示面板及显示装置
CN204968238U (zh) 基于pcb布线板电路及pcb布线板
CN112770493B (zh) 柔性线路板及电子设备
US20120153132A1 (en) Element carrier and light receiving module
CN101854776B (zh) 布线结构及光盘装置
CN205931281U (zh) 高度感测元件安装盒及无人机机架
JP2017162904A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant