CN111276450A - 芯片模组及其形成方法 - Google Patents

芯片模组及其形成方法 Download PDF

Info

Publication number
CN111276450A
CN111276450A CN202010109629.5A CN202010109629A CN111276450A CN 111276450 A CN111276450 A CN 111276450A CN 202010109629 A CN202010109629 A CN 202010109629A CN 111276450 A CN111276450 A CN 111276450A
Authority
CN
China
Prior art keywords
chip
circuit board
chip assembly
assembly
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010109629.5A
Other languages
English (en)
Inventor
刘路路
沈志杰
崔中秋
姜迪
王腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Duogan Technology Shanghai Co Ltd
Original Assignee
Duogan Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Duogan Technology Shanghai Co Ltd filed Critical Duogan Technology Shanghai Co Ltd
Priority to CN202010109629.5A priority Critical patent/CN111276450A/zh
Publication of CN111276450A publication Critical patent/CN111276450A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明涉及一种芯片模组及其形成方法，所述芯片模组包括：电路板；芯片组件，包括裸芯片，所述裸芯片与所述电路板之间通过引线形成电连接；塑封层，覆盖所述电路板、所述芯片组件以及连接所述芯片组件与所述电路板的引线，并至少暴露出所述电路板的底部表面。所述芯片模组的厚度更低。

Description

芯片模组及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片模组及其形成方法。
背景技术
随着电子设备行业的快速发展，尤其是移动通信设备，手机等终端产品的智能化程度不断提高，对移动终端中芯片模组体积的要求也越来越严格。在保证芯片模组功能的同时，终端系统需要更薄的芯片模组来应对终端内部越来越狭小的设计空间。
应用在终端产品内部的非外观件等，也在逐步向提升性能同时减小尺寸和厚度方面发展。因此，产品厚度和尺寸的合理化减小已经成为亟待解决的重点问题。
随着生物识别技术越来越受到人们的重视，尤其是全面屏搭载屏下指纹识别技术成为行业发展趋势和热点，在相关技术中，指纹识别模组因为总厚度的原因，影响手机内部其他元件的设计和布局，使得用户体验不佳，同时也不利于全面屏的布局，因此降低屏下指纹识别模组总厚度成为核心问题。
请参考图1，为现有技术中采用传统的COB(Chip on Board)封装方式形成的一种芯片模组的封装结构的示意图。
CIS芯片13通过粘合剂12与玻璃盖板11进行封装；芯片13通过金线14和电路板16进行电连接，芯片13通过DAF胶15和电路板16进行粘合，电路板16底部通过粘合剂17和补强钢片18进行固定，在电路板16的上面四周放置支撑件10，通过粘合剂19与电路板16粘合；在整体结构上，整个模组封装结构由玻璃盖板11，芯片13，电路板16和补强钢片18进行堆叠，厚度较大，总厚度包括电路板16、补强钢片18以及CIS芯片13以及相邻两层结构之间的粘结层的厚度，并且，对于CIS芯片，还需要额外增加一个贴支撑件10的步骤，来适用于终端产品上。不仅模组总厚度较厚，而且工序繁多，不适用于批量生产作业。
如何进一步减小各种芯片模组的厚度，称为目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种芯片模组及其形成方法，进一步降低芯片模组的厚度。
为了解决上述问题，本发明提供了一种芯片模组，包括：电路板；芯片组件，包括裸芯片，所述裸芯片与所述电路板之间通过引线形成电连接；塑封层，覆盖所述电路板、所述芯片组件以及连接所述芯片组件与所述电路板的引线，并至少暴露出所述电路板的底部表面。
可选的，所述芯片组件固定于所述电路板表面。
可选的，所述电路板具有镂空处，所述芯片组件嵌入所述电路板的镂空处内。
可选的，所述电路板底面与所述芯片组件的底面齐平。
可选的，所述裸芯片为传感芯片；所述塑封层具有一窗口，所述窗口暴露出所述芯片组件的传感区域。
可选的，所述裸芯片为光学传感芯片，所述芯片组件还包括形成于所述裸芯片上方的光学元件层。
可选的，所述塑封层的顶部高于芯片组件的顶部。
本发明的技术方案还提供一种芯片模组的形成方法，包括：提供电路板；将电路板底面固定于临时基板上；将芯片组件与电路板之间通过引线键合形成电连接，所述芯片组件包括裸芯片；对所述电路板和所述芯片组件进行注塑处理，形成塑封层，所述塑封层覆盖所述电路板、所述芯片组件以及连接所述芯片组件与所述电路板的引线、并至少暴露出所述电路板的底部表面；去除所述临时基板。
可选的，将所述芯片组件固定于所述电路板表面。
可选的，所述电路板具有镂空处，将所述芯片组件嵌入所述电路板的镂空处，固定于镂空处下方的临时基板表面。
可选的，所述裸芯片为传感芯片；所述塑封层包括窗口，暴露出所述芯片组件的传感区域。
可选的，所述裸芯片为光学传感芯片，所述芯片组件还包括形成于所述裸芯片上方的光学元件层。
可选的，将芯片组件与电路板之间通过引线键合形成电连接的方法包括：将所述裸芯片位置固定后，通过引线键合，将所述裸芯片电连接至所述电路板；在所述裸芯片的传感区域上方形成光学元件层。
可选的，所述塑封层的顶部高于芯片组件的顶部。
可选的，所述注塑处理包括：将所述临时基板及固定于所述临时基板上的电路板以及芯片组件置于注塑模具的注塑腔体内，所述临时基板置于所述注塑腔体的底部表面；向所述注塑腔体内注入液态塑封料，填充满所述腔体后，对所述液态塑封料进行固化，形成固态的塑封层。
可选的，所述注塑模具的注塑腔体朝向芯片组件的顶部表面上，还具有与芯片组件位置对应的凸起，且所述凸起表面具有保护层，所述芯片组件的顶部嵌入所述保护层内；所述凸起阻挡所述塑封料覆盖所述芯片组件的顶部，在所述塑封层内形成暴露芯片组件顶部的窗口。
本发明的芯片模组通过塑封层保护电路板及芯片组件，并且所述塑封层还对所述电路板及芯片组件起到支撑作用，无需再额外形成用于支撑的基板及支撑结构，可以降低芯片模组的厚度，并且简化芯片模组的封装步骤。
本发明的芯片模组的形成方法，实现了总模组厚度的减薄，又减少了传统COB封装方案中需要形成支撑结构以及点线路保护胶的步骤。进一步的，对于光学传感芯片模组，利用注塑工艺形成塑封层将模组内的芯片组件上方的光学元件层外围支撑保护起来，避免其他的污染或者划伤对光学镜头在制作过程中造成良率损失。并且可以根据实际需求直接形成芯片组件和终端设备之间特定的空气间隙距离，工艺简单，成本更低，因此更适用于手机等内部空间狭小的电子产品的生产制造和应用。。
附图说明
图1为现有技术中采用传统的COB封装方式形成的一种芯片模组的封装结构的示意图；
图2为本发明一具体实施方式的芯片模组的结构示意图；
图3a为本发明一具体实施方式的芯片模组的裸芯片的俯视示意图；
图3b为本发明一具体实施方式的芯片模组的裸芯片的剖视示意图；
图4为本发明一具体实施方式的芯片模组的结构示意图；
图5为本发明一具体实施方式的芯片模组的结构示意图；
图6至图9为本发明一具体实施方式的芯片模组的形成过程的结构示意图。
具体实施方式
本发明的具体实施方式对现有的COB封装方式进行了改进，进一步降低了芯片模组的总厚度以及简化了封装步骤。
下面结合附图对本发明提供的芯片模组及其形成方法的具体实施方式做详细说明。
请参考图2，为本发明一具体实施方式的芯片模组的结构示意图。
所述芯片模组包括：电路板201、芯片组件201和塑封层202。
较佳的，所述电路板201为柔性电路板，相比与硬性的电路板，柔性电路板的厚度更小，有利于降低芯片模组的厚度。
所述芯片组件包括裸芯片202，所述裸芯片202为晶圆经过减薄滑片后获得，所述裸芯片202与所述电路板201之间通过引线2022形成电连接。具体的，所述引线2022连接裸芯片202上的焊垫2021与电路板上的焊接点。图2中，所述芯片组件202仅包括裸芯片，在其他具体实施方式中，所述芯片组件202还可以包括与所述裸芯片202配合的其他元件，例如，所述裸芯片为光学传感芯片时，所述芯片组件202还可以包括镜头、滤光片等元件。该具体实施方式中，所述芯片组件202通过黏胶层(图中未示出)固定于所述电路板201表面。
请参考图3a和图3b，分别为本发明一具体实施方式的裸芯片的俯视和剖视示意图。
所述裸芯片202包括形成于基底301内的功能区域302以及形成与基底301内的功能区域302外围的焊垫2021，所述基底内形成有电连接线路，用于连接所述功能区域302与所述焊垫2021，所述焊垫2021用于与外部电路形成电连接，通过所述焊垫2021实现功能区域302与外部电路之间进行信号传输。通过引线2022连接焊垫2021与电路板201，可以实现裸芯片202与电路板201之间的电连接。
根据所述功能区域302的功能不同，所述裸芯片202可以为各种用途的芯片。例如，所述功能区域302为传感区域，所述裸芯片300传感芯片；所述功能区域302为逻辑区域，所述裸芯片202可以为逻辑运算芯片。本发明的具体实施方式中，对所述裸芯片的类型不作限制。
请继续参考图2，所述塑封层202覆盖所述电路板201、所述芯片组件202以及连接所述芯片组件202与所述电路板201的引线2022，并至少暴露出所述电路板201的底部表面。
所述塑封层202的材料可以为环氧树脂等有机聚合物材料。该具体实施方式中，所述塑封层202覆盖所述电路板201，裸芯片202以及引线2022。所述塑封层202还覆盖所述电路板201的侧壁，已起到更好的保护和支撑效果。所述塑封层202对所述电路板、裸芯片202以及引线2022起到保护以及支撑作用，无需再形成额外的补强钢片等结构，从而可以降低芯片模组的厚度，且封装步骤简单。
请参考图4，为本发明另一具体实施方式的芯片模组的结构示意图。
该具体实施方式中，所述电路板401具有镂空处4011，所述芯片组件402嵌入所述电路板401的镂空处4011内，从而可以进一步降低整个芯片模组的厚度。
所述电路板401可以为环形，芯片组件402与所述电路板401之间通过引线4022形成电连接。所述芯片组件402的底面与所述电路板401的底面齐平，塑封层403覆盖所述芯片组件402、电路板401以及填充满所述镂空处4011。
所述芯片模组通过塑封层403保护所述电路板401和所述芯片组件402，并起到支撑作用。整个芯片模组的厚度取决于电路板401和塑封层403的总厚度。
请参考图5，为本发明另一具体实施方式的芯片模组的结构示意图。
该具体实施方式中，所述芯片组件位于所述电路板501的镂空处。该具体实施方式中，所述芯片组件包括裸芯片502和光学元件层503，所述裸芯片502为光学传感芯片，例如CMOS图像传感器、CCD图像传感器、红外传感器等。所述裸芯片502包括传感区域5021，用于接收光信号。所述传感区域5021外围设置有焊垫5022，通过引线5023连接所述焊垫5022与电路板501的焊接点，使得电路板501与所述裸芯片502之间形成电连接。
该具体实施方式中，所述光学元件层503包括透明基板5031以及形成于所述透明基板5031上的光学透镜5032。所述光学透镜5032的数量不做限定，可以是单个透镜，也可以是多个透镜形成的透镜阵列；光学透镜5032可以是用光刻胶进行曝光显影回流成透镜的形状，或者是通过纳米压印技术形成的透镜形状，也可以是其他的方法形成光学透镜的结构。在其他具体实施方式中，所述光学元件层503还可以包括滤光层等。所述光源元件层503与所述裸芯片502之间通过透明黏胶层504固定。
所述塑封层504具有一窗口5041，暴露出所述芯片组件的传感区域，使得外部的光信号能够被所述芯片组件接收到。该具体实施方式中，所述窗口5041暴露出所述光学元件层503及其下方的整个传感区域5021。
所述塑封层504在起到保护支撑作用的同时，不影响所述芯片组件的工作。并且所述塑封层504的顶部可以高于所述芯片组件的顶部，使得所述芯片模组在应用过程中，满足对芯片组件与终端设备之间特定空气间隙层的距离要求。通过调整所述塑封层504的厚度，就能够实现对空气间隙层的距离调整，无需再额外贴装用于形成空气间隙层的支撑结构。
在其他具体实施方式中，所述芯片组件还可以包括其他类型的传感芯片，所述塑封层具有一窗口，暴露出所述芯片组件的传感区域。例如，所述芯片组件包括气压传感器，所述塑封层的窗口暴露出所述气压传感器的气体通路，使得气压传感器与外部连通。
本领域技术认为可以根据芯片组件内的裸芯片的类型，确定所述塑封层是否需要具有窗口，以及合理设置所述窗口的尺寸和位置。
该具体实施方式中，所述电路板501具有镂空处，所述芯片组件位于所述镂空处。在其他具体实施方式中，所述电路板501也可以为完整结构，所述芯片组件可以堆叠于所述电路板501的表面。
上述具体实施方式的芯片模组，通过塑封层保护电路板及芯片组件，并且所述塑封层还对所述电路板及芯片组件起到支撑作用，无需在额外形成用于支撑的基板及支撑结构，可以降低芯片模组的厚度，并且简化芯片模组的封装步骤。
本发明的具体实施方式，还提供一种芯片模组的形成方法。
请参考图6至图9，为本发明一具体实施方式的芯片模组的形成过程的结构示意图。
请参考图6，提供电路板601，将所述电路板601底面固定于临时基板602上。
该具体实施方式中，所述电路板601为柔性电路板，将所述电路板601固定与所述临时基板602表面，用于固定并支撑所述电路板601，以便于后续工艺的进行。
该具体实施方式中，所述电路板601还具有镂空处6011。所述电路板601可以为封闭的环形或者具有一镂空缺口。所述临时基板602可以为薄膜层，或临时支撑板或者临时键合载板等。所述电路板601包括相对的正面和底面，所述正面用于与芯片组件形成电连接，所述底面即为所述正面相对的另一表面。可以通过黏胶层或者键合方式，将电路板601底面固定于所述临时基板602的表面。
在其他具体实施方式中，所述电路板601还可以为完整的结构，没有镂空。
请参考图7，将裸芯片603嵌入所述电路板601的镂空处6011内，固定于镂空处6011下方的临时基板602表面；通过引线6033形成电路板601与裸芯片603之间的电连接。
将所述裸芯片603嵌入所述镂空处6011内，可以降低芯片模组的整体厚度。所述临时基板602可以对所述裸芯片603起到支撑作用，并且固定所述裸芯片603与所述电路板601之间的相对位置，便于后续通过引线键合工艺，形成电路板601与所述裸芯片603之间的电连接。
具体的，所述裸芯片603包括功能区域6031以及形成于所述功能区域6031外围的焊垫6032，通过引线键合工艺，在焊垫6032与电路板602上的电连接点之间形成引线6033。
在其他具体实施方式中，在电路板为完整结构时，也可以将裸芯片603直接固定于电路板表面。
请参考图8，在所述裸芯片603表面形成光学元件层604。
该具体实施方式中，所述裸芯片603为光学传感芯片，通过黏胶层605将所述光学元件层604贴装于所述裸芯片603的传感区域上方。
所述光学元件层604包括透明基板6041以及形成于所述透明基板6041上的光学透镜6042。所述光学透镜6042的数量不做限定，可以是单个透镜，也可以是多个透镜形成的透镜阵列；光学透镜6042可以是用光刻胶进行曝光显影回流成透镜的形状，或者是通过纳米压印技术形成的透镜形状，也可以是其他的方法形成光学透镜的结构。在其他具体实施方式中，所述光学元件层604还可以包括滤光层等其他结构，在此不作限定。
在其他具体实施方式中，还可以在裸芯片603上形成光学元件层604之后，再在裸芯片603与电路板601之间通过引线6033形成电连接。在其他具体实施方式中，也可以在裸芯片603上形成光学元件层604之后，再将所述裸芯片603固定于临时基板601或者电路板601表面。本领域技术人员，可以根据实际情况，合理调整各个步骤的顺序。
在另一些具体实施方式中，芯片组件，仅包括裸芯片，也可以省略形成光学元件层或其他元件层的步骤(即图7对应的步骤)。
请参考图9，对所述电路板和所述芯片组件进行注塑处理，形成覆盖所述电路板、电路板与所述裸芯片之间的引线，并包裹所述芯片组件的塑封层801；去除所述临时基板602(请参考图7)。
所述注塑处理包括：将所述临时基板602及固定于所述临时基板602上的电路板601以及芯片组件置于注塑模具的注塑腔体内，所述临时基板602置于所述注塑腔体的底部表面；向所述注塑腔体内注入液态塑封料，填充满所述注塑腔体后，对所述液态塑封料进行固化，形成固态的塑封层，然后将芯片模组从注塑腔体内取出。
由于所述芯片组件为传感芯片组件，该具体实施方式中，所述塑封层801还具有窗口802，暴露出所述芯片组件的传感区域，即所述光学元件层604所在区域，使得所述传感区域能够接收到外部光线。
并且，该具体实施方式中，所述塑封层801的顶部高于芯片组件的顶部，即高于所述光学元件层604顶部，使得所述芯片模组在应用过程中，满足对芯片组件与终端设备之间特定空气间隙层的距离要求。通过调整所述塑封层504的厚度，就能够实现对空气间隙层的距离调整，无需再额外贴装用于形成空气间隙层的支撑结构。
为了在注塑形成所述塑封层801的过程中，形成所述窗口802，所述注塑模具的注塑腔体朝向芯片组件的顶部表面上，还具有与芯片组件位置对应的凸起，且所述凸起表面具有保护层，所述芯片组件的顶部嵌入所述保护层内，避免所述凸起与芯片组件的顶部接触，对芯片组件造成损伤；所述凸起阻挡所述塑封料覆盖所述芯片组件的顶部，在所述塑封层内形成窗口。
在其他具体实施方式中，还可以通过腐蚀等其他工艺，在注塑完成的塑封层内形成窗口。
在其他具体实施方式中，所述芯片组件无需与外部连通的情况下，所述塑封层还可以完整的覆盖所述芯片组件。
将注塑完成的芯片模组自注塑腔体内去除后，去除所述临时基板602。可以通过解键合或者脱胶等方式，将所述临时基板602去除。
上述形成芯片模组的方法，实现了总模组厚度的减薄，又减少了传统COB封装方案中需要形成支撑结构以及点线路保护胶的步骤。
并且，对于光学传感芯片模组，利用注塑工艺形成塑封层将模组内的芯片组件上方的光学元件层外围支撑保护起来，避免其他的污染或者划伤对光学镜头在制作过程中造成良率损失。并且可以根据实际需求直接形成芯片组件和终端设备之间特定的空气间隙距离，工艺简单，成本更低，因此更适用于全屏手机等内部空间狭小的电子产品的生产制造和应用，特别是用于形成指纹识别模组。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种芯片模组，其特征在于，包括：
电路板；
芯片组件，包括裸芯片，所述裸芯片与所述电路板之间通过引线形成电连接；
塑封层，覆盖所述电路板、所述芯片组件以及连接所述芯片组件与所述电路板的引线，并至少暴露出所述电路板的底部表面。
2.根据权利要求1所述的芯片模组，其特征在于，所述芯片组件固定于所述电路板表面。
3.根据权利要求1所述的芯片模组，其特征在于，所述电路板具有镂空处，所述芯片组件嵌入所述电路板的镂空处内。
4.根据权利要求3所述的芯片模组，其特征在于，所述电路板底面与所述芯片组件的底面齐平。
5.根据权利要求1所述的芯片模组，其特征在于，所述裸芯片为传感芯片；所述塑封层具有一窗口，所述窗口暴露出所述芯片组件的传感区域。
6.根据权利要求5所述的芯片模组，其特征在于，所述裸芯片为光学传感芯片，所述芯片组件还包括形成于所述裸芯片上方的光学元件层。
7.根据权利要求1所述的芯片模组，其特征在于，所述塑封层的顶部高于芯片组件的顶部。
8.一种芯片模组的形成方法，其特征在于，包括：
提供电路板；
将电路板底面固定于临时基板上；
将芯片组件与电路板之间通过引线键合形成电连接，所述芯片组件包括裸芯片；
对所述电路板和所述芯片组件进行注塑处理，形成塑封层，所述塑封层覆盖所述电路板、所述芯片组件以及连接所述芯片组件与所述电路板的引线、并至少暴露出所述电路板的底部表面；
去除所述临时基板。
9.根据权利要求8所述的形成方法，其特征在于，将所述芯片组件固定于所述电路板表面。
10.根据权利要求8所述的形成方法，其特征在于，所述电路板具有镂空处，将所述芯片组件嵌入所述电路板的镂空处，固定于镂空处下方的临时基板表面。
11.根据权利要求8所述的形成方法，其特征在于，所述裸芯片为传感芯片；所述塑封层包括窗口，暴露出所述芯片组件的传感区域。
12.根据权利要求11所述的形成方法，其特征在于，所述裸芯片为光学传感芯片，所述芯片组件还包括形成于所述裸芯片上方的光学元件层。
13.根据权利要求12所述的形成方法，其特征在于，将芯片组件与电路板之间通过引线键合形成电连接的方法包括：将所述裸芯片位置固定后，通过引线键合，将所述裸芯片电连接至所述电路板；在所述裸芯片的传感区域上方形成光学元件层。
14.根据权利要求8所述的形成方法，其特征在于，所述塑封层的顶部高于芯片组件的顶部。
15.根据权利要求8所述的形成方法，其特征在于，所述注塑处理包括：将所述临时基板及固定于所述临时基板上的电路板以及芯片组件置于注塑模具的注塑腔体内，所述临时基板置于所述注塑腔体的底部表面；向所述注塑腔体内注入液态塑封料，填充满所述腔体后，对所述液态塑封料进行固化，形成固态的塑封层。
16.根据权利要求15所述的形成方法，其特征在于，所述注塑模具的注塑腔体朝向芯片组件的顶部表面上，还具有与芯片组件位置对应的凸起，且所述凸起表面具有保护层，所述芯片组件的顶部嵌入所述保护层内；所述凸起阻挡所述塑封料覆盖所述芯片组件的顶部，在所述塑封层内形成暴露芯片组件顶部的窗口。
CN202010109629.5A 2020-02-22 2020-02-22 芯片模组及其形成方法 Pending CN111276450A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010109629.5A CN111276450A (zh) 2020-02-22 2020-02-22 芯片模组及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010109629.5A CN111276450A (zh) 2020-02-22 2020-02-22 芯片模组及其形成方法

Publications (1)

Publication Number Publication Date
CN111276450A true CN111276450A (zh) 2020-06-12

Family

ID=71000375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010109629.5A Pending CN111276450A (zh) 2020-02-22 2020-02-22 芯片模组及其形成方法

Country Status (1)

Country Link
CN (1) CN111276450A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114744481A (zh) * 2022-06-13 2022-07-12 西安炬光科技股份有限公司 一种芯片封装体、感光模组、激光发射模组和激光雷达

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034446A (ja) * 2006-07-26 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
CN104851813A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN109246348A (zh) * 2018-11-05 2019-01-18 中芯集成电路（宁波）有限公司 镜头模组及其封装方法、电子设备
CN109494163A (zh) * 2018-11-20 2019-03-19 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN110233113A (zh) * 2019-06-17 2019-09-13 青岛歌尔微电子研究院有限公司 一种芯片的封装方法
CN110741383A (zh) * 2019-06-14 2020-01-31 深圳市汇顶科技股份有限公司 光学指纹装置和电子设备
CN210052171U (zh) * 2019-06-14 2020-02-11 深圳市汇顶科技股份有限公司 光学指纹装置和电子设备
CN211507610U (zh) * 2020-02-22 2020-09-15 多感科技(上海)有限公司 芯片模组

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034446A (ja) * 2006-07-26 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
CN104851813A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN109246348A (zh) * 2018-11-05 2019-01-18 中芯集成电路（宁波）有限公司 镜头模组及其封装方法、电子设备
CN109494163A (zh) * 2018-11-20 2019-03-19 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN110741383A (zh) * 2019-06-14 2020-01-31 深圳市汇顶科技股份有限公司 光学指纹装置和电子设备
CN210052171U (zh) * 2019-06-14 2020-02-11 深圳市汇顶科技股份有限公司 光学指纹装置和电子设备
CN110233113A (zh) * 2019-06-17 2019-09-13 青岛歌尔微电子研究院有限公司 一种芯片的封装方法
CN211507610U (zh) * 2020-02-22 2020-09-15 多感科技(上海)有限公司 芯片模组

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114744481A (zh) * 2022-06-13 2022-07-12 西安炬光科技股份有限公司 一种芯片封装体、感光模组、激光发射模组和激光雷达
WO2023241265A1 (zh) * 2022-06-13 2023-12-21 西安炬光科技股份有限公司 一种芯片封装体、感光模组、激光发射模组和激光雷达

Similar Documents

Publication Publication Date Title
US7964945B2 (en) Glass cap molding package, manufacturing method thereof and camera module
KR100652375B1 (ko) 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
US8093674B2 (en) Manufacturing method for molding image sensor package structure and image sensor package structure thereof
EP2393116B1 (en) Wafer level image sensor packaging structure and manufacturing method for the same
US7560857B2 (en) Package structure of MEMS microphone
KR100682970B1 (ko) 고체 촬상 장치 및 그 제조 방법
CN109246348B (zh) 镜头模组及其封装方法、电子设备
CN107566691B (zh) 感光组件和摄像模组及其制造方法
US7638864B2 (en) Chip package, method of making same and digital camera module using the package
CN109274876B (zh) 感光组件及其封装方法、镜头模组、电子设备
US20040164981A1 (en) Solid state imaging device, semiconductor wafer, optical device module, method of solid state imaging device fabrication, and method of optical device module fabrication
JPH07221278A (ja) 固体撮像素子及びその製造方法
US20090256222A1 (en) Packaging method of image sensing device
US7791181B2 (en) Device structure with preformed ring and method therefor
CN211555889U (zh) 图像感测模块
CN110611753A (zh) 镜头模组及该镜头模组的组装方法
US20170243045A1 (en) Fingerprint identification module and manufacturing method thereof
US8003426B2 (en) Method for manufacturing package structure of optical device
US6784534B1 (en) Thin integrated circuit package having an optically transparent window
US7342215B2 (en) Digital camera module package fabrication method
JP4925832B2 (ja) 光センサを実装するための方法
CN111900181A (zh) 影像传感芯片晶圆级封装方法
US20090215216A1 (en) Packaging method of image sensing device
US11501553B2 (en) Cost-efficient fingerprint sensor component and manufacturing method
CN211507610U (zh) 芯片模组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination