CN111276102A - 一种像素电路及其驱动方法、显示装置 - Google Patents

Abstract

一种像素电路及其驱动方法、显示装置，像素电路包括初始化子电路、写入子电路、第一发光控制子电路、第二发光控制子电路和驱动子电路，初始化子电路在第一扫描信号端控制下向第一节点和第二节点提供初始化信号端的信号；写入子电路在第二扫描信号端控制下向第三节点提供数据输入端的信号，并存储第三节点和第四节点间的电压；第一发光控制子电路在第一发光控制信号端控制下控制第四节点和第五节点导通；第二发光控制子电路在第二发光控制信号端控制下向第四节点提供第一电源电压端的信号，并控制第一节点和第三节点导通；驱动子电路在第一节点控制下对第五节点进行电压补偿，并产生驱动发光元件发光的驱动电流。本申请提高了显示图像的均匀性。

Description

一种像素电路及其驱动方法、显示装置

技术领域

本申请涉及但不限于显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。

背景技术

近年来，得益于主动矩阵有机发光二极管(Active Matrix Organic LightEmitting Diode，AMOLED)显示器的优异显示效果，国内外AMOLED产业发展迅速。

AMOLED能够发光是由薄膜晶体管(Thin Film Transistor，TFT)在饱和状态时产生驱动电流并驱动有机发光二极管(Organic Light Emitting Diode，OLED)发光，OLED发光亮度和提供给OLED器件的驱动电流的大小成正比，故为了实现最佳的显示效果，需要较大的驱动电流，而低温多晶硅由于可以提供较高的电子迁移率，AMOLED显示技术中较多的选择低温多晶硅制作TFT。

在最基本的2T1C像素电路中，OLED驱动电流的大小和驱动TFT的栅源电压Vgs以及阈值电压Vth有关，而由于电源压降的存在，使得阵列基板不同位置处的驱动TFT的栅源电压Vgs不同，此外，低温多晶硅工艺不成熟，即便是同样的工艺参数，制作出的驱动TFT的阈值电压Vth也有较大的差异，使得阵列基板不同位置处的驱动TFT的Vth不同，进而会导致OLED的驱动电流大小不一样，阵列基板不同位置处的亮度也就产生差异，显示不均匀。

发明内容

本申请提供了一种像素电路及其驱动方法、显示装置，能够提高显示图像的均匀性。

本申请实施例提供了一种像素电路，包括：初始化子电路、写入子电路、第一发光控制子电路、第二发光控制子电路、驱动子电路和发光元件，其中：述初始化子电路用于在第一扫描信号端的控制下，分别向第一节点和第二节点提供初始化信号端的信号；所述写入子电路用于在第二扫描信号端的控制下，向第三节点提供数据输入端的信号，并存储第三节点和第四节点之间的电压；所述第一发光控制子电路用于在第一发光控制信号端的控制下，控制第四节点和第五节点导通；所述第二发光控制子电路用于在第二发光控制信号端的控制下，向第四节点提供第一电源电压端的信号，并控制第一节点和第三节点导通；所述驱动子电路用于在第一节点的控制下，对第五节点进行电压补偿，并在第一节点的控制下，产生驱动发光元件发光的驱动电流。

在一些可能的实现方式中，所述初始化子电路包括：第一晶体管和第二晶体管，其中：所述第一晶体管的控制极与第一扫描信号端连接，所述第一晶体管的第一极与初始化信号端连接，所述第一晶体管的第二极与所述第二节点连接；所述第二晶体管的控制极与第一扫描信号端连接，所述第二晶体管的第一极与初始化信号端连接，所述第二晶体管的第二极与所述第一节点连接。

在一些可能的实现方式中，所述写入子电路包括：第三晶体管和电容，其中：所述第三晶体管的控制极与所述第二扫描信号端连接，所述第三晶体管的第一极与所述数据输入端连接，所述第三晶体管的第二极与所述第三节点连接；所述电容的一端与所述第三节点连接，所述电容的另一端与所述第四节点连接。

在一些可能的实现方式中，所述驱动子电路包括：驱动晶体管，其中：所述驱动晶体管的控制极和第一节点连接，所述驱动晶体管的第一极和第二节点连接，所述驱动晶体管的第二极与第五节点连接。

在一些可能的实现方式中，所述第二发光控制子电路包括：第四晶体管和第五晶体管，其中：所述第四晶体管的控制极与第二发光控制信号端连接，所述第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极与所述第三节点连接；所述第五晶体管的控制极与第二发光控制信号端连接，所述第五晶体管的第一极与所述第一电源电压端连接，所述第五晶体管的第二极与所述第四节点连接。

在一些可能的实现方式中，所述第一发光控制子电路包括：第六晶体管，其中：所述第六晶体管的控制极与第一发光控制信号端连接，所述第六晶体管的第一极与所述第四节点连接，所述第六晶体管的第二极与所述第五节点连接。

在一些可能的实现方式中，所述发光元件包括：有机发光二极管，其中：所述有机发光二极管的阳极端与所述第二节点连接，所述有机发光二极管的阴极端与第二电源电压端连接。

在一些可能的实现方式中，所述驱动子电路包括：第一晶体管和第二晶体管，所述写入子电路包括：第三晶体管和电容，所述驱动子电路包括：驱动晶体管，所述第二发光控制子电路包括：第四晶体管和第五晶体管，所述第一发光控制子电路包括：第六晶体管，其中：所述第一晶体管的控制极与第一扫描信号端连接，所述第一晶体管的第一极与初始化信号端连接，所述第一晶体管的第二极与所述第二节点连接；所述第二晶体管的控制极与第一扫描信号端连接，所述第二晶体管的第一极与初始化信号端连接，所述第二晶体管的第二极与所述第一节点连接；所述第三晶体管的控制极与所述第二扫描信号端连接，所述第三晶体管的第一极与所述数据输入端连接，所述第三晶体管的第二极与所述第三节点连接；所述电容的一端与所述第三节点连接，所述电容的另一端与所述第四节点连接；所述驱动晶体管的控制极和第一节点连接，所述驱动晶体管的第一极和第二节点连接，所述驱动晶体管的第二极与第三节点连接；所述第四晶体管的控制极与第二发光控制信号端连接，所述第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极与所述第三节点连接；所述第五晶体管的控制极与第二发光控制信号端连接，所述第五晶体管的第一极与所述第一电源电压端连接，所述第五晶体管的第二极与所述第四节点连接；所述第六晶体管的控制极与第一发光控制信号端连接，所述第六晶体管的第一极与所述第四节点连接，所述第六晶体管的第二极与所述第五节点连接；所述发光元件的阳极端与所述第二节点连接，所述发光元件的阴极端与第二电源电压端连接。

本申请实施例还提供了一种显示装置，包括：如上任一所述的像素电路。

本申请实施例还提供了一种像素电路的驱动方法，用于驱动如上任一所述的像素电路，所述像素电路具有多个扫描周期，在一个扫描周期内，所述驱动方法包括：初始化子电路在第一扫描信号端的控制下，分别向第一节点和第二节点提供初始化信号端的信号；第二发光控制子电路在第二发光控制信号端的控制下，向第四节点提供第一电源电压端的信号，并控制第三节点和第一节点导通；写入子电路在第二扫描信号端的控制下，向第三节点提供数据输入端的信号，并存储第三节点和第四节点之间的电压；第一发光控制子电路在第一发光控制信号端的控制下，控制第五节点和第四节点导通；驱动子电路在第一节点的控制下，对第五节点进行电压补偿；第二发光控制子电路在第二发光控制信号端的控制下，向第四节点提供第一电源电压端的信号，并控制第三节点和第一节点导通；第一发光控制子电路在第一发光控制信号端的控制下，控制第五节点和第四节点导通；驱动子电路在第一节点的控制下，产生驱动发光元件发光的驱动电流。

本申请实施例的像素电路及其驱动方法、显示装置，通过初始化子电路在第一扫描信号端的控制下，分别向第一节点和第二节点提供初始化信号端的信号；写入子电路在第二扫描信号端的控制下，向第三节点提供数据输入端的信号，并存储第三节点和第四节点之间的电压；第一发光控制子电路在第一发光控制信号端的控制下，控制第四节点和第五节点导通；第二发光控制子电路在第二发光控制信号端的控制下，向第四节点提供第一电源电压端的信号，并控制第一节点和第三节点导通；驱动子电路在第一节点的控制下，对第五节点进行电压补偿，并在第一节点的控制下，产生驱动发光元件发光的驱动电流，消除了发光元件在上次发光后残余的正电荷，消除了第一电源电压和第二电源电压的压降对流经发光元件的电流的影响，实现了对驱动晶体管栅极电压的补偿，避免了驱动晶体管的阈值电压漂移对发光元件驱动电流的影响，提高了显示图像的均匀性和显示面板的显示品质。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1为本申请实施例提供的像素电路的结构示意图；

图2为本申请实施例提供的初始化子电路的等效电路图；

图3为本申请实施例提供的写入子电路的等效电路图；

图4为本申请实施例提供的驱动子电路的等效电路图；

图5为本申请实施例提供的第二发光控制子电路的等效电路图；

图6为本申请实施例提供的第一发光控制子电路的等效电路图；

图7为本申请实施例提供的像素电路的等效电路图；

图8为本申请实施例提供的像素电路的工作时序图；

图9为本申请实施例提供的一种像素电路的驱动方法的流程图。

附图标记说明：

Data—数据输入端； INT—初始化信号端；

ELVDD—第一电源电压端； ELVSS—第二电源电压端；

Data—数据输入端； Scan1、Scan2—扫描信号端；

EM1、EM2—发光控制信号端； N1～N5—节点；

M1～M6、Md—晶体管； C—电容。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

除非另外定义，本申请实施例公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语一直出该词前面的元件或误检涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者误检。

本领域技术人员可以理解，本申请所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选地，本申请实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极。

本申请实施例提供一种像素电路，图1为本申请实施例提供的像素电路的结构示意图，如图1所示，本申请实施例提供的像素电路包括：初始化子电路、写入子电路、第一发光控制子电路、第二发光控制子电路、驱动子电路和发光元件。

具体的，初始化子电路分别与初始化信号端INT、第一扫描信号端Scan1、第一节点N1和第二节点N2连接，用于在第一扫描信号端Scan1的控制下，分别向第一节点N1和第二节点N2提供初始化信号端INT的信号。

写入子电路分别与数据输入端Data、第二扫描信号端Scan2、第三节点N3和第四节点N4连接，用于在第二扫描信号端Scan2的控制下，向第三节点N3提供数据输入端Data的信号，并存储第三节点N3和第四节点N4之间的电压。

第一发光控制子电路分别与第一发光控制信号端EM1、第四节点N4和第五节点N5连接，用于在第一发光控制信号端EM1的控制下，控制第四节点N4和第五节点N5导通。

第二发光控制子电路分别与第一电源电压端ELVDD、第二发光控制信号端EM2、第一节点N1、第三节点N3和第四节点N4连接，用于在第二发光控制信号端EM2的控制下，向第四节点N4提供第一电源电压端ELVDD的信号，并控制第一节点N1和第三节点N3导通。

驱动子电路分别与第一节点N1、第二节点N2和第五节点N5连接，用于在第一节点N1的控制下，对第五节点N5进行电压补偿，并在第一节点N1的控制下，产生驱动发光元件发光的驱动电流。

本申请实施例提供的像素电路，通过初始化子电路在第一扫描信号端Scan1的控制下，分别向第一节点N1和第二节点N2提供初始化信号端INT的信号；写入子电路在第二扫描信号端Scan2的控制下，向第三节点N3提供数据输入端Data的信号，并存储第三节点N3和第四节点N4之间的电压；第一发光控制子电路在第一发光控制信号端EM1的控制下，控制第四节点N4和第五节点N5导通；第二发光控制子电路在第二发光控制信号端EM2的控制下，向第四节点N4提供第一电源电压端ELVDD的信号，并控制第一节点N1和第三节点N3导通；驱动子电路在第一节点N1的控制下，对第五节点N5进行电压补偿，并在第一节点N1的控制下，产生驱动发光元件发光的驱动电流，消除了发光元件在上次发光后残余的正电荷，消除了第一电源电压和第二电源电压的压降对流经发光元件的电流的影响，实现了对驱动晶体管栅极电压的补偿，避免了驱动晶体管的阈值电压漂移对发光元件驱动电流的影响，提高了显示图像的均匀性和显示面板的显示品质。且本实施例提供的像素电路，使用的薄膜晶体管的数量较少，减少了像素电路的占用空间，提高了屏幕的分辨率，易于实现。

在一种示例性实施例中，图2为本申请实施例提供的初始化子电路的等效电路图，如图2所示，本申请实施例提供的初始化子电路包括：第一晶体管M1和第二晶体管M2。

具体的，第一晶体管M1的控制极与第一扫描信号端Scan1连接，第一晶体管M1的第一极与初始化信号端INT连接，第一晶体管M1的第二极与第二节点N2连接；第二晶体管M2的控制极与第一扫描信号端Scan1连接，第二晶体管M2的第一极与初始化信号端INT连接，第二晶体管M2的第二极与第一节点N1连接。

图2中具体示出了初始化子电路的一种示例性结构。本领域技术人员容易理解是，初始化子电路的实现方式不限于此，只要能够实现其各自的功能即可。

在一种示例性实施例中，图3为本申请实施例提供的写入子电路的等效电路图，如图3所示，本申请实施例提供的写入子电路包括：第三晶体管M3和电容C。

具体的，第三晶体管M3的控制极与第二扫描信号端Scan2连接，第三晶体管M3的第一极与数据输入端Data连接，第三晶体管M3的第二极与第三节点N3连接；电容C的一端与第三节点N3连接，电容C的另一端与第四节点N4连接。

图3中具体示出了写入子电路的一种示例性结构。本领域技术人员容易理解是，写入子电路的实现方式不限于此，只要能够实现其各自的功能即可。

在一种示例性实施例中，图4为本申请实施例提供的驱动子电路的等效电路图，如图4所示，本申请实施例提供的驱动子电路包括：驱动晶体管Md。

具体的，驱动晶体管Md的控制极和第一节点N1连接，驱动晶体管Md的第一极和第二节点N2连接，驱动晶体管Md的第二极与第五节点N5连接。

图4中具体示出了驱动子电路的一种示例性结构。本领域技术人员容易理解是，驱动子电路的实现方式不限于此，只要能够实现其各自的功能即可。

在一种示例性实施例中，图5为本申请实施例提供的第二发光控制子电路的等效电路图，如图5所示，本申请实施例提供的第二发光控制子电路包括：第四晶体管M4和第五晶体管M5。

具体的，第四晶体管M4的控制极与第二发光控制信号端EM2连接，第四晶体管M4的第一极与第一节点N1连接，第四晶体管M4的第二极与所述第三节点N3连接；第五晶体管M5的控制极与第二发光控制信号端EM2连接，第五晶体管M5的第一极与第一电源电压端ELVDD连接，第五晶体管M5的第二极与第四节点N4连接。

图5中具体示出了第二发光控制子电路的一种示例性结构。本领域技术人员容易理解是，第二发光控制子电路的实现方式不限于此，只要能够实现其各自的功能即可。

在一种示例性实施例中，图6为本申请实施例提供的第一发光控制子电路的等效电路图，如图6所示，本申请实施例提供的第一发光控制子电路包括：第六晶体管M6。

具体的，第六晶体管M6的控制极与第一发光控制信号端EM1连接，第六晶体管M6的第一极与第四节点N4连接，第六晶体管M6的第二极与第五节点N5连接。

图6中具体示出了第一发光控制子电路的一种示例性结构。本领域技术人员容易理解是，第一发光控制子电路的实现方式不限于此，只要能够实现其各自的功能即可。

图7为本申请实施例提供的像素电路的等效电路图，如图7所示，本申请实施例提供的像素电路中，初始化子电路包括：第一晶体管M1和第二晶体管M2，写入子电路包括：第三晶体管M3和电容C，驱动子电路包括：驱动晶体管Md，第二发光控制子电路包括：第四晶体管M4和第五晶体管M5，第一发光控制子电路包括：第六晶体管M6。

具体的，第一晶体管M1的控制极与第一扫描信号端Scan1连接，第一晶体管M1的第一极与初始化信号端INT连接，第一晶体管M1的第二极与第二节点N2连接；第二晶体管M2的控制极与第一扫描信号端Scan1连接，第二晶体管M2的第一极与初始化信号端INT连接，第二晶体管M2的第二极与第一节点N1连接；第三晶体管M3的控制极与第二扫描信号端Scan2连接，第三晶体管M3的第一极与数据输入端Data连接，第三晶体管M3的第二极与第三节点N3连接；电容C的一端与第三节点N3连接，电容C的另一端与第四节点N4连接；驱动晶体管Md的控制极和第一节点N1连接，驱动晶体管Md的第一极和第二节点N2连接，驱动晶体管Md的第二极与第五节点N5连接；第四晶体管M4的控制极与第二发光控制信号端EM2连接，第四晶体管M4的第一极与第一节点N1连接，第四晶体管M4的第二极与所述第三节点N3连接；第五晶体管M5的控制极与第二发光控制信号端EM2连接，第五晶体管M5的第一极与第一电源电压端ELVDD连接，第五晶体管M5的第二极与第四节点N4连接；第六晶体管M6的控制极与第一发光控制信号端EM1连接，第六晶体管M6的第一极与第四节点N4连接，第六晶体管M6的第二极与第五节点N5连接；发光元件L的阳极与第二节点N2连接，发光元件的阴极与第二电源电压端ELVSS连接。

图7中具体示出了初始化子电路、写入子电路、第一发光控制子电路、第二发光控制子电路和驱动子电路的示例性结构。本领域技术人员容易理解是，以上各子电路的实现方式不限于此，只要能够实现其各自的功能即可。

在一种示例性实施例中，发光元件L可以为有机发光二极管(Organic LightEmitting Diode，OLED)。

在本实施例中，晶体管M1～M6、Md均可以为N型薄膜晶体管或P型薄膜晶体管，可以统一工艺流程，能够减少工艺制程，有助于提高产品的良率。此外，考虑到低温多晶硅薄膜晶体管的漏电流较小，因此，本发明实施例优选所有晶体管为低温多晶硅薄膜晶体管，薄膜晶体管具体可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管，只要能够实现开关功能即可。

需要说明的是，电容C可以是由像素电极与公共电极构成的液晶电容，也可以是由像素电极与公共电极构成的液晶电容以及存储电容构成的等效电容，本发明对此不作限定。

下面以本申请实施例提供的像素电路中开关晶体管M1～M6、驱动晶体管Md均为P型薄膜晶体管为例，结合图7所示的像素电路单元和图8所示的工作时序图，对一个像素电路单元在一帧周期内的工作过程进行具体的描述。如图7所示，本申请实施例提供的像素电路包括7个晶体管单元(M1～M6、Md)、1个电容单元(C)和4个电源端(ELVDD、ELVSS、Data和INT)，其中，第一电源电压端ELVDD持续提供高电平信号VGH，第二电源电压端ELVSS持续提供低电平信号VGL。其工作过程包括：

第一阶段t1，即初始化阶段，第一扫描信号端Scan1提供的第一扫描信号为低电平，第二扫描信号端Scan2提供的第二扫描信号为高电平，第一发光控制信号端EM1提供的第一发光控制信号为高电平，第二发光控制信号端EM2提供的第二发光控制信号为低电平。第一晶体管M1和第二晶体管M2在第一扫描信号端Scan1的控制下导通，第四晶体管M4和第五晶体管M5在第二发光控制信号端EM2的控制下导通，此时，第一节点N1、第二节点N2及第三节点N3电位均为初始化信号端INT提供的初始电压Vinit，第四节点N4的电位为第一电源电压端ELVDD提供的高电压信号VGH，该阶段对电容C两端电压、发光元件阳极端电压以及驱动晶体管Md的栅极电压进行重置。

第二阶段t2，即数据输入及补偿阶段，第一扫描信号端Scan1提供的第一扫描信号为低电平，第二扫描信号端Scan2提供的第二扫描信号为低电平，第一发光控制信号端EM1提供的第一发光控制信号为低电平，第二发光控制信号端EM2提供的第二发光控制信号为高电平，则第一晶体管M1和第二晶体管M2在第一扫描信号端Scan1的控制下导通，此时，第一节点N1及第二节点N2的电位为初始化信号端INT提供的初始电压Vinit，第三晶体管M3在第二扫描信号端Scan2的控制下导通，则第三节点N3的电位为数据输入端Data提供的数据电压Vdata，此时第四节点N4的电位先维持在t1时间段的VGH，由于电容C两端的压差不能突变，则第三节点N3的电位变化为Vdata后，第四节点N4电位先变为VGH-Vinit+Vdata，第六晶体管M6在第一发光控制信号EM1的控制下导通，由于第一电源电压端ELVDD提供的高电平信号VGH为正电压，数据输入端Data提供的数据电压Vdata为正电压，初始化信号端INT提供的初始化电压Vinit为负电压，因此，此时驱动晶体管Md的栅源电压Vgs＝Vinit-(VGH-Vinit+Vdata)，即负电压-正电压，远小于阈值电压Vth，故驱动晶体管Md导通，第四节点N4的电位持续放电至Vinit-Vth时(这里假设驱动晶体管Md为P型薄膜晶体管，其阈值电压Vth为负值)，驱动晶体管Md截止，此时，第四节点N4的电位为Vinit-Vth。

第三阶段t3，即显示阶段，第一扫描信号端Scan1提供的第一扫描信号为高电平，第二扫描信号端Scan2提供的第二扫描信号为高电平，第一发光控制信号端EM1提供的第一发光控制信号为低电平，第二发光控制信号端EM2提供的第二发光控制信号为低电平，第四晶体管M4和第五晶体管M5在第二发光控制信号端EM2的控制下导通，第六晶体管M6在第一发光控制信号端EM1的控制下导通，此时，第四节点N4的电位变为VGH，由于电容C两端的压差不能突变，则第三节点N3的电位为Vdata-Vinit+Vth+VGH，此时第一节点N1的电位与第三节点N3的电位相同，均为Vdata-Vinit+Vth+VGH。驱动晶体管Md的栅源电压Vgs为：Vgs＝Vdata-Vinit+Vth+VGH-VGH＝Vdata-Vinit+Vth＞Vth(Data为正电压，Vinit为负电压)，故驱动晶体管Md导通，发光元件L发光。

流过驱动晶体管Md的电流由公式

决定，即Ioled为：

其中，*为乘号，Cox为驱动晶体管Md的单位面积沟道电容，u为驱动晶体管Md的沟道迁移率，W为驱动晶体管Md的沟道宽度，L为驱动晶体管Md的沟道长度。

由上述公式可以看出，流经发光元件的电流Ioled与驱动晶体管Md的阈值电压Vth无关，消除了驱动晶体管Md的阈值电压Vth对电流Ioled的影响；此外，流经发光元件的电流Ioled也与第一电源电压ELVDD和第二电源电压ELVSS无关，消除了第一电源电压ELVDD和第二电源电压ELVSS的压降对流经发光元件的电流的影响，保证了亮度的均一性和均匀显示。由于Vinit只是初始化参考电源平面，不需要产生OLED发光电流，因此，通过Vinit电源线的电流基本为零，Vinit电源线的IR压降会很小，对Ioled几乎无影响。

基于上述工作时序，该像素电路消除了发光元件在上次发光后残余的正电荷，消除了第一电源电压和第二电源电压的压降对流经发光元件的电流的影响，实现了对驱动晶体管栅极电压的补偿，避免了驱动晶体管的阈值电压漂移对发光元件驱动电流的影响，提高了显示图像的均匀性和显示面板的显示品质。

本发明一些实施例还提供一种像素电路的驱动方法，应用于前述实施例提供的像素电路中，该像素电路包括：初始化子电路、写入子电路、第一发光控制子电路、第二发光控制子电路、驱动子电路和发光元件，以及数据输入端、初始化信号端、第一电源电压端和第二电源电压端，图9为本申请实施例的像素电路的驱动方法的流程图，像素电路具有多个扫描周期，在一个扫描周期内，如图9所示，驱动方法包括以下步骤：

步骤100、初始化子电路在第一扫描信号端的控制下，分别向第一节点和第二节点提供初始化信号端的信号；第二发光控制子电路在第二发光控制信号端的控制下，向第四节点提供第一电源电压端的信号，并控制第三节点和第一节点导通。

在本步骤中，通过初始化子电路对第一节点和第二节点进行初始化，通过第二发光控制子电路对第三节点和第四节点进行初始化，消除了发光元件上次发光后阳极残余的正电荷。

步骤200、写入子电路在第二扫描信号端的控制下，向第三节点提供数据输入端的信号，并存储第三节点和第四节点之间的电压；第一发光控制子电路在第一发光控制信号端的控制下，控制第五节点和第四节点导通；驱动子电路在第一节点的控制下，对第五节点进行电压补偿。

在本步骤中，向数据输入端提供数据电压信号，使得第一节点和第二节点保持上一阶段的初始电压Vinit不变，第四节点写入第一电源电压端的电压VGH，当第四节点充电至Vinit-Vth时，驱动晶体管关闭，实现了对驱动晶体管阈值电压的补偿，从而提高了显示图像的均匀性。

步骤300、第二发光控制子电路在第二发光控制信号端的控制下，向第四节点提供第一电源电压端的信号，并控制第三节点和第一节点导通；第一发光控制子电路在第一发光控制信号端的控制下，控制第五节点和第四节点导通；驱动子电路在第一节点的控制下，产生驱动发光元件发光的驱动电流。

在本步骤中，产生的驱动电流为：

其中，*为乘号，μ为驱动晶体管Md的载流子迁移率，Cox为驱动晶体管Md的电容，W为驱动晶体管Md的沟道宽度，L为驱动晶体管Md的沟道长度，VGS为驱动晶体管Md的栅极和源极之间的电压差。

本实施例提供的像素电路的驱动方法，消除了发光元件在上次发光后残余的正电荷，实现了对液晶显示器中薄膜晶体管栅极电压的补偿，消除了第一电源电压和第二电源电压对流经发光元件的电流的影响，提高了显示图像的均匀性和显示面板的显示品质。

基于同一发明构思，本申请实施例还提供一种显示装置，该显示装置包括上述实施例提供的像素电路。

有以下几点需要说明：

本申请实施例附图只涉及本申请实施例涉及到的结构，其他结构可参考通常设计。

在不冲突的情况下，本发明的实施例即实施例中的特征可以相互组合以得到新的实施例。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种像素电路，其特征在于，包括：初始化子电路、写入子电路、第一发光控制子电路、第二发光控制子电路、驱动子电路和发光元件，其中：

所述初始化子电路，用于在第一扫描信号端的控制下，分别向第一节点和第二节点提供初始化信号端的信号；

所述写入子电路，用于在第二扫描信号端的控制下，向第三节点提供数据输入端的信号，并存储第三节点和第四节点之间的电压；

所述第一发光控制子电路，用于在第一发光控制信号端的控制下，控制第四节点和第五节点导通；

所述第二发光控制子电路，用于在第二发光控制信号端的控制下，向第四节点提供第一电源电压端的信号，并控制第一节点和第三节点导通；

所述驱动子电路，用于在第一节点的控制下，对第五节点进行电压补偿，并在第一节点的控制下，产生驱动发光元件发光的驱动电流。

2.根据权利要求1所述的像素电路，其特征在于，所述初始化子电路包括：第一晶体管和第二晶体管，其中：

所述第一晶体管的控制极与第一扫描信号端连接，所述第一晶体管的第一极与初始化信号端连接，所述第一晶体管的第二极与所述第二节点连接；

所述第二晶体管的控制极与第一扫描信号端连接，所述第二晶体管的第一极与初始化信号端连接，所述第二晶体管的第二极与所述第一节点连接。

3.根据权利要求1所述的像素电路，其特征在于，所述写入子电路包括：第三晶体管和电容，其中：

所述第三晶体管的控制极与所述第二扫描信号端连接，所述第三晶体管的第一极与所述数据输入端连接，所述第三晶体管的第二极与所述第三节点连接；

所述电容的一端与所述第三节点连接，所述电容的另一端与所述第四节点连接。

4.根据权利要求1所述的像素电路，其特征在于，所述驱动子电路包括：驱动晶体管，其中：

所述驱动晶体管的控制极和第一节点连接，所述驱动晶体管的第一极和第二节点连接，所述驱动晶体管的第二极与第五节点连接。

5.根据权利要求1所述的像素电路，其特征在于，所述第二发光控制子电路包括：第四晶体管和第五晶体管，其中：

所述第四晶体管的控制极与第二发光控制信号端连接，所述第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极与所述第三节点连接；

所述第五晶体管的控制极与第二发光控制信号端连接，所述第五晶体管的第一极与所述第一电源电压端连接，所述第五晶体管的第二极与所述第四节点连接。

6.根据权利要求1所述的像素电路，其特征在于，所述第一发光控制子电路包括：第六晶体管，其中：

所述第六晶体管的控制极与第一发光控制信号端连接，所述第六晶体管的第一极与所述第四节点连接，所述第六晶体管的第二极与所述第五节点连接。

7.根据权利要求1所述的像素电路，其特征在于，所述发光元件包括：有机发光二极管，其中：

所述有机发光二极管的阳极端与所述第二节点连接，所述有机发光二极管的阴极端与第二电源电压端连接。

8.根据权利要求1所述的像素电路，其特征在于，所述驱动子电路包括：第一晶体管和第二晶体管，所述写入子电路包括：第三晶体管和电容，所述驱动子电路包括：驱动晶体管，所述第二发光控制子电路包括：第四晶体管和第五晶体管，所述第一发光控制子电路包括：第六晶体管，其中：

所述第一晶体管的控制极与第一扫描信号端连接，所述第一晶体管的第一极与初始化信号端连接，所述第一晶体管的第二极与所述第二节点连接；

所述第二晶体管的控制极与第一扫描信号端连接，所述第二晶体管的第一极与初始化信号端连接，所述第二晶体管的第二极与所述第一节点连接；

所述第三晶体管的控制极与所述第二扫描信号端连接，所述第三晶体管的第一极与所述数据输入端连接，所述第三晶体管的第二极与所述第三节点连接；

所述电容的一端与所述第三节点连接，所述电容的另一端与所述第四节点连接；

所述驱动晶体管的控制极和第一节点连接，所述驱动晶体管的第一极和第二节点连接，所述驱动晶体管的第二极与第三节点连接；

所述第四晶体管的控制极与第二发光控制信号端连接，所述第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极与所述第三节点连接；

所述第五晶体管的控制极与第二发光控制信号端连接，所述第五晶体管的第一极与所述第一电源电压端连接，所述第五晶体管的第二极与所述第四节点连接；

所述第六晶体管的控制极与第一发光控制信号端连接，所述第六晶体管的第一极与所述第四节点连接，所述第六晶体管的第二极与所述第五节点连接；

所述发光元件的阳极端与所述第二节点连接，所述发光元件的阴极端与第二电源电压端连接。

9.一种显示装置，其特征在于，包括：如权利要求1-8任一所述的像素电路。

10.一种像素电路的驱动方法，其特征在于，用于驱动如权利要求1-8任一所述的像素电路，所述像素电路具有多个扫描周期，在一个扫描周期内，所述驱动方法包括：

初始化子电路在第一扫描信号端的控制下，分别向第一节点和第二节点提供初始化信号端的信号；第二发光控制子电路在第二发光控制信号端的控制下，向第四节点提供第一电源电压端的信号，并控制第三节点和第一节点导通；

写入子电路在第二扫描信号端的控制下，向第三节点提供数据输入端的信号，并存储第三节点和第四节点之间的电压；第一发光控制子电路在第一发光控制信号端的控制下，控制第五节点和第四节点导通；驱动子电路在第一节点的控制下，对第五节点进行电压补偿；

第二发光控制子电路在第二发光控制信号端的控制下，向第四节点提供第一电源电压端的信号，并控制第三节点和第一节点导通；第一发光控制子电路在第一发光控制信号端的控制下，控制第五节点和第四节点导通；驱动子电路在第一节点的控制下，产生驱动发光元件发光的驱动电流。

Images