CN111261723A - 一种SiC JBS器件 - Google Patents

一种SiC JBS器件 Download PDF

Info

Publication number
CN111261723A
CN111261723A CN201811453052.9A CN201811453052A CN111261723A CN 111261723 A CN111261723 A CN 111261723A CN 201811453052 A CN201811453052 A CN 201811453052A CN 111261723 A CN111261723 A CN 111261723A
Authority
CN
China
Prior art keywords
region
type
regions
type regions
sic jbs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811453052.9A
Other languages
English (en)
Inventor
张文婷
杨霏
郑柳
桑玲
焦倩倩
夏经华
田丽欣
吴沛飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201811453052.9A priority Critical patent/CN111261723A/zh
Publication of CN111261723A publication Critical patent/CN111261723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种SiC JBS器件，包括：有源区和终端保护区，所述终端保护区布置在所述有源区周边，所述有源区包括多个P型区和肖特基接触区；所述有源区为矩形结构；所述多个P型区呈多行多列交错排列，所述肖特基接触区填充在各P型区之间。本发明提供的多个P型区呈多行多列交错排列，保证了SiC JBS器件的反向击穿特性的同时增加了肖特基势垒区域面积，提高了导通能力。

Description

一种SiC JBS器件
技术领域
本发明涉及半导体器件及其制作领域，具体涉及一种SiC JBS器件。
背景技术
大功率二极管是半导体电力电子器件的重要分支，主要包括肖特基势垒二极管(Schottky Barrier Diode，SBD)、结势垒肖特基二极管(Junction Barrier SchottkyDiode，JBS)以及PiN二极管。在高压大电流的碳化硅(SiC)领域，由于SiC SBD二极管具有低的正向导通压降，因此使用非常广泛，但是肖特基势垒的存在使得SBD二极管的反向泄漏电流比较大，限制了其高压应用。虽然SiC PiN二极管具有很高的阻断电压，但是由于电导调制效应，SiC PiN二极管反向恢复时能量损耗比较大。
因此，为解决上述问题，国际上通常采用结势垒肖特基二极管结构，结势垒肖特基二极管是将PN结集成在SiC肖特基二极管中，结合了肖特基二极管的低正向导通压降和PiN二极管的高阻断电压特性，具有低的开启电压、高的击穿电压、较低反向泄漏电流以及较高开关速度等一点，因此在具有高压和高速的SiC大功率二极管领域具有广阔的应用前景。
当JBS二极管正向偏置时，由于肖特基势垒的开启电压比PN结的开启电压低，肖特基区域将首先导通，电流会从P+岛之间的肖特基接触处流过，从而形成正向导通电流；随着正向偏压的增大，PN结导通，此时PN结的电导调制作用将会降低JBS二极管在正向高电流密度下的导通电阻，从而降低了器件的正向压降。当JBS反向偏置时，PN结形成的耗尽区将会向肖特基接触区扩散，在一定反偏电压下，耗尽区就会连通，从而在肖特基接触区形成一个势垒使耗尽区随着反向偏压的增加向N+衬底方向发展，耗尽层在一定程度上将肖特基结屏蔽在高电场之外，减少了肖特基势垒降低效应，使反向漏电流大大减小。目前，为了增大器件导通电流，通常采取多元胞并联的方式，不同的元胞形状和布局会对击穿电压及导通电阻产生影响，但是常见的方形阵列，由于对角P+区间距大于相邻P+区间距，无法有效降低中间区域的肖特基表面电场，影响反向偏置时对肖特基结的夹断能力；而条形结构从加工工艺上来说很难达到理想的均匀程度，因此提供一种在工艺上容易实现且精度高的SiC JBS器件值得研究。
发明内容
为了解决现有技术中所存在的反偏时耗尽层对肖特基结的有效屏蔽问题。本发明提出的SiC JBS器件，可有效保证器件的反向击穿特性，并且相对于传统的条形元胞结构，增加了肖特基势垒区域面积，提高了单位芯片面积的导通能力。
本发明提供的技术方案是：一种SiC JBS器件，包括：
有源区和终端保护区，所述终端保护区布置在所述有源区周边，所述有源区包括多个P型区和肖特基接触区；所述有源区为矩形结构；
所述多个P型区呈多行多列交错排列，所述肖特基接触区填充在各P型区之间。
优选的，所述P型区包括完整P型区和半P型区；
每个完整P型区的结构一致、面积相等、高度相等，且任意相邻完整P型区之间的几何中心距离相等；
所述半P型区分布在行或列的端部，以使所述有源区形成矩形结构，且所述半P型区与相邻完整P型区的间隔与相邻完整P型区的间隔一致。
优选的，所述完整P型区的形状为矩形。
优选的，所述完整P型区形状为正方形，所述交错排列的方式为“品”字型排列。
优选的，所述正方形边长在0.1～100μm之间。
优选的，所述任意相邻完整P型区之间的几何中心距离为0.3～300μm。
优选的，所述半P型区的结构为在所述完整P型区结构中沿任意边平行截取后的结构。
优选的，所述SiC JBS器件以碳化硅衬底为基础。
优选的，所述肖特基接触区上淀积Ti 5nm/Ni 450nm/Al 3μm生成肖特基金属层。
优选的，所述P型区中注入的是浓度为5×1018cm-3的铝离子。
基于同一发明构思，本发明还提供了一种SiC JBS器件的布局方法，包括：
在碳化硅衬底的晶面上生长外延层，并在所述外延层上划分矩形结构的有源区；
在所述有源区周边布置终端保护区，在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，将离子注入每个P型区，在各P型区之间布置肖特基接触区；
在碳化硅衬底背面淀积欧姆接触金属层生成SiC JBS器件。
优选的，所述将离子注入每个P型区，包括：
在所述外延层上光刻P型区注入窗口；
基于所述P型区注入窗口将离子注入所述P型区。
优选的，所述光刻P型区注入窗口的深度为0.8μm。
优选的，所述将离子注入所述P型区，包括：在温度为500℃时注入浓度为5×1018cm-3的铝离子。
优选的，所述将离子注入每个P型区，在各P型区之间布置肖特基接触区，包括：
将离子注入所述P型区后在所述外延层上淀积肖特基金属层。
优选的，所述在所述外延层上淀积肖特基金属层，包括：
将所述肖特基金属层经电子束蒸发工艺淀积在所述外延层上，并在保护性掩膜和惰性气氛保护下在300～800℃下作注入后退火5～10分钟。
优选的，所述肖特基金属层为Ti 5nm/Ni 450nm/Al 3μm。
优选的，所述在碳化硅衬底背面淀积欧姆接触金属层，包括：
将欧姆接触金属层经金属溅射工艺淀积在碳化硅衬底背面，并在保护性掩膜和惰性气氛保护下在1500～2100℃下作注入后退火5～30分钟。
优选的，所述欧姆接触金属层为Ti 5nm/Ni 450nm。
优选的，所述碳化硅衬底为氮掺杂的4H-SiC，电阻率为0.02Ω·cm，掺杂浓度为1×1019cm-3，厚度为350μm。
优选的，所述在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，包括：
在有源区上：布置几何中心距离相等、面积相等的多行多列交错排列的完整P型区，在行或列的端部布置半P型区，以使所述有源区形成矩形结构，且所述半P型区与相邻完整P型区的间隔与相邻完整P型区的间隔一致；
其中，所述完整P型区和半P型区为所述P型区。
优选的，所述将所述完整P型区布置为边长在0.1～20μm之间的正方形，布局方式为“品”字型。
优选的，所述布置几何中心距离为0.3～40μm。
与现有技术相比，本发明的有益效果为：
本发明提供的技术方案，SiC JBS器件包括有源区和终端保护区，所述终端保护区布置在所述有源区周边，所述有源区包括多个P型区和肖特基接触区；所述有源区为矩形结构；所述多个P型区呈多行多列交错排列，所述肖特基接触区填充在各P型区之间，相对于P型区呈圆形或六角形结构，工艺上更好实现，相对于P型区呈条形结构，工艺均匀性更高，并且增加了肖特基势垒区域面积，提高了单位芯片面积的导通能力；相对于p型区呈方形阵列结构，能更有效果的保证器件的反向击穿特性。
本发明提供的技术方案，提出了多行多列交错排列的P型区，完整P型区采用的正方形结构，尤其是“品”字型阵列，保证了器件在反偏时PN结对肖特基结的屏蔽作用，提高了SiC JBS器件的反向击穿电压，增加了肖特基势垒区域面积，提高了正向导通能力。
本发明提供的技术方案，SiC JBS器件的有源区，在保证反向屏蔽电场有效的前提下，最大程度的增加了肖特基接触面积，减小了正向导通电阻，从而在不增大反向漏电流的同时获得了低的导通压降。
附图说明
图1为本发明提供的一种SiC JBS器件的布局方法流程图；
图2为本发明实施例中碳化硅外延片的结构示意图；
图3为本发明实施例中离子注入P型区的结构示意图；
图4为本发明实施例中“品”字型排列的结构示意图；
图5为本发明实施例中淀积肖特基金属层的结构示意图；
图6为本发明实施例中淀积欧姆接触金属层的结构示意图；
01-欧姆接触金属层；02-碳化硅衬底；03-外延层；04-P型区；05-肖特基接触层。
具体实施方式
为了更好地理解本发明，下面结合说明书附图和实例对本发明的内容做进一步的说明。
实施例1：
本发明的目的是提供了一种SiC JBS器件，主要在于有源区中P型区的布置，相对于传统的布局方法，在保证器件反向阻断电压的同时，尽可能的增加了肖特基接触区域面积，并且工艺上容易实现，实现了击穿电压、导通电阻特性及工艺难度之间的合理折衷。
有源区和终端保护区，所述终端保护区布置在所述有源区周边，所述有源区包括多个P型区和肖特基接触区；所述有源区为矩形结构；
所述多个P型区呈多行多列交错排列，所述肖特基接触区填充在各P型区之间。
所述P型区包括完整P型区和半P型区；
每个完整P型区的结构一致、面积相等、高度相等，且任意相邻完整P型区之间的几何中心距离相等；
半P型区分布在行或列的端部，以使有源区形成矩形结构，且半P型区与相邻完整P型区的间隔与相邻完整P型区的间隔一致。
半P型区的结构为在完整P型区结构中沿任意边平行截取后的结构。
完整P型区的形状为矩形，完整P型区形状最好为正方形，边长w在0.1～100μm，每一个完整P型区周边均匀布置六个相同面积的P型区，任意相邻离子注入区域几何中心距离相等，均在0.3～200μm，最好的布局方式为“品”字型；
所有P型区具有相同的注入深度和掺杂浓度；
本实施例中的SiC JBS器件以碳化硅衬底为基础。
在肖特基接触区上淀积Ti 5nm/Ni 450nm/Al 3μm生成肖特基金属层。
在P型区中注入的是浓度为5×1018cm-3的铝离子。
由此，本发明提供了一种SiC JBS器件，具有多行多列交错排列的P型区，尤其是“品”字型阵列，完整P型区采用的正方形结构，相对于圆形和六角形结构，在工艺上更好实现；相对于条形结构，工艺均匀性更高，并且增加了肖特基势垒区域面积，提高了单位芯片面积的导通能力；相对于方形阵列，能更有效果的保证器件的反向击穿特性。
实施例2
如图1所示，基于同一发明构思，本实施例还提供了一种SiC JBS器件的布局方法，适用于制备工艺，包括：
步骤S1、在碳化硅衬底的晶面上生长外延层，并在所述外延层上划分矩形结构的有源区；
步骤S2、在所述有源区周边布置终端保护区，在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，将离子注入每个P型区，在各P型区之间布置肖特基接触区；
步骤S3、在碳化硅衬底背面淀积欧姆接触金属层生成SiC JBS器件。
SiC JBS器件的具体布局方法具体包括：
步骤S1、在碳化硅衬底的晶面上生长外延层，并在所述外延层上划分矩形结构的有源区，包括：
1)如图2所示，以n型重掺杂碳化硅衬底02为例，在其(0001)晶面上生长n型碳化硅外延层03的外延片。
碳化硅衬底101为氮(N)掺杂的4H-SiC，电阻率为0.02Ω·cm，掺杂浓度为1×1019cm-3，厚度为350微米；碳化硅外延层03为n型氮(N)掺杂4H-SiC，晶向与衬底相同，掺杂浓度为3×1015cm-3，外延层厚度为40μm。
步骤S2、在所述有源区周边布置终端保护区，在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，将离子注入每个P型区，在各P型区之间布置肖特基接触区，包括：
完整P型区和半P型区为所述P型区；
在有源区上：布置几何中心距离相等、面积相等的多行多列交错排列的完整P型区，在行或列的端部布置半P型区，以使所述有源区形成矩形结构，且所述半P型区与相邻完整P型区的间隔与相邻完整P型区的间隔一致；布置几何中心距离为0.3～40μm。
将所述完整P型区布置为边长在0.1～20μm之间的正方形，布局方式为“品”字型。在所述有源区周边布置终端保护区。
2)如图3所示，在外延层03上光刻P型区注入窗口，P型区注入为铝(Al)离子注入，所述离子注入的温度为500℃，注入深度为0.8μm，注入浓度为5×1018cm-3。经过离子注入工艺后，所有P型区将在保护性掩膜和惰性气氛保护下在1500～2100℃下作注入后退火5～30分钟。
3)如图4所示，所有P型区04面积相等，形状为正方形，边长w在0.1～100μm，最好在0.1～20μm，每一个P型区周边均匀布置六个相同面积的P型区，任意相邻P型区几何中心距离相等，均在0.3～200μm，优选为0.3～40μm；
4)如图5所示，在有源区上制作肖特基金属层05，所述的肖特基金属层为Ti 5nm/Ni 450nm/Al 3μm，经电子束蒸发工艺后，需在保护性掩膜和惰性气氛保护下在300～800℃下作注入后退火5～10分钟。
步骤S3、在碳化硅衬底背面淀积欧姆接触金属层生成SiC JBS器件，包括：
5)如图6所示，在碳化硅衬底背面淀积欧姆接触金属层01，所述的欧姆接触金属层为Ti 5nm/Ni 450nm，经金属溅射工艺后，需在保护性掩膜和惰性气氛保护下在1500～2100℃下作注入后退火5～30分钟。
通过本发明提供的SiC JBS器件布局方法生成的SiC JBS器件，在保证反向屏蔽电场有效的前提下，最大程度的增加了肖特基接触面积，减小了正向导通电阻，从而在不增大反向漏电流的同时获得了低的导通压降。
显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为了清楚和简要起见，实际的实施例并不局限于说明书中所描述的这些技术特征。然而，应该理解的是，在改进任何一个所述实际实施例的过程中，多个具体实施例的决定必须是能够实现改进人员的特定目标，例如，遵从行业相关和商业相关的限制，所述限制随着实施例的不同而变化。而且，应该理解的是，前述改进的效果即使是非常复杂和耗时的，但是这对于知晓本发明益处的本领域技术人员来说仍然是常规技术手段。

Claims (10)

1.一种SiC JBS器件，其特征在于，包括：
有源区和终端保护区，所述终端保护区布置在所述有源区周边，所述有源区包括多个P型区和肖特基接触区；所述有源区为矩形结构；
所述多个P型区呈多行多列交错排列，所述肖特基接触区填充在各P型区之间。
2.如权利要求1所述的SiC JBS器件，其特征在于，所述P型区包括完整P型区和半P型区；
每个完整P型区的结构一致、面积相等、高度相等，且任意相邻完整P型区之间的几何中心距离相等；
所述半P型区分布在行或列的端部，以使所述有源区形成矩形结构，且所述半P型区与相邻完整P型区的间隔与相邻完整P型区的间隔一致。
3.如权利要求2所述的SiC JBS器件，其特征在于，所述完整P型区的形状为矩形。
4.如权利要求2所述的SiC JBS器件，其特征在于，所述完整P型区形状为正方形，所述交错排列的方式为“品”字型排列。
5.如权利要求4所述的SiC JBS器件，其特征在于，所述正方形边长在0.1～100μm之间。
6.如权利要求2所述的SiC JBS器件，其特征在于，所述任意相邻完整P型区之间的几何中心距离为0.3～300μm。
7.如权利要求2所述的SiC JBS器件，其特征在于，所述半P型区的结构为在所述完整P型区结构中沿任意边平行截取后的结构。
8.如权利要求1所述的SiC JBS器件，其特征在于，所述SiC JBS器件以碳化硅衬底为基础。
9.如权利要求1所述的SiC JBS器件，其特征在于，所述肖特基接触区上淀积Ti 5nm/Ni450nm/Al 3μm生成肖特基金属层。
10.如权利要求1所述的SiC JBS器件，其特征在于，所述P型区中注入的是浓度为5×1018cm-3的铝离子。
CN201811453052.9A 2018-11-30 2018-11-30 一种SiC JBS器件 Pending CN111261723A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811453052.9A CN111261723A (zh) 2018-11-30 2018-11-30 一种SiC JBS器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811453052.9A CN111261723A (zh) 2018-11-30 2018-11-30 一种SiC JBS器件

Publications (1)

Publication Number Publication Date
CN111261723A true CN111261723A (zh) 2020-06-09

Family

ID=70946659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811453052.9A Pending CN111261723A (zh) 2018-11-30 2018-11-30 一种SiC JBS器件

Country Status (1)

Country Link
CN (1) CN111261723A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130049916A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법
JP2013115394A (ja) * 2011-12-01 2013-06-10 Hitachi Ltd ジャンクションバリアショットキーダイオード
CN103400853A (zh) * 2013-08-01 2013-11-20 电子科技大学 一种碳化硅肖特基势垒二极管及其制作方法
CN103545382A (zh) * 2013-11-12 2014-01-29 株洲南车时代电气股份有限公司 一种结势垒肖特基二极管及其制作方法
CN105226102A (zh) * 2014-06-25 2016-01-06 辛纳普蒂克斯显像装置合同会社 结势垒肖特基二极管及其制造方法
CN105720110A (zh) * 2016-04-01 2016-06-29 江苏捷捷微电子股份有限公司 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法
CN106158985A (zh) * 2016-09-12 2016-11-23 中国科学院微电子研究所 一种碳化硅结势垒肖特基二极管及其制作方法
US20180013014A1 (en) * 2016-07-05 2018-01-11 Hyundai Motor Company Schottky barrier diode and method of manufacturing the same
CN108538925A (zh) * 2018-06-15 2018-09-14 深圳基本半导体有限公司 一种碳化硅结势垒肖特基二极管

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130049916A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법
JP2013115394A (ja) * 2011-12-01 2013-06-10 Hitachi Ltd ジャンクションバリアショットキーダイオード
CN103400853A (zh) * 2013-08-01 2013-11-20 电子科技大学 一种碳化硅肖特基势垒二极管及其制作方法
CN103545382A (zh) * 2013-11-12 2014-01-29 株洲南车时代电气股份有限公司 一种结势垒肖特基二极管及其制作方法
CN105226102A (zh) * 2014-06-25 2016-01-06 辛纳普蒂克斯显像装置合同会社 结势垒肖特基二极管及其制造方法
JP2016009794A (ja) * 2014-06-25 2016-01-18 シナプティクス・ディスプレイ・デバイス合同会社 ジャンクションバリアショットキーダイオード及びその製造方法
CN105720110A (zh) * 2016-04-01 2016-06-29 江苏捷捷微电子股份有限公司 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法
US20180013014A1 (en) * 2016-07-05 2018-01-11 Hyundai Motor Company Schottky barrier diode and method of manufacturing the same
CN106158985A (zh) * 2016-09-12 2016-11-23 中国科学院微电子研究所 一种碳化硅结势垒肖特基二极管及其制作方法
CN108538925A (zh) * 2018-06-15 2018-09-14 深圳基本半导体有限公司 一种碳化硅结势垒肖特基二极管

Similar Documents

Publication Publication Date Title
US10950717B2 (en) Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers
US5449925A (en) Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
US20210183995A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
US8901699B2 (en) Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
CN111261724A (zh) 一种SiC JBS器件的布局方法
US5914503A (en) Insulated gate thyristor
US10516017B2 (en) Semiconductor device, and manufacturing method for same
CN101540283A (zh) 场限环结构的4H-SiC PiN/肖特基二极管制作方法
JP3895402B2 (ja) 半導体デバイス
CN212365972U (zh) 融合pn肖特基二极管
CN107591454B (zh) 半导体器件和用于形成半导体器件的方法
JP3951738B2 (ja) 半導体装置の製造方法
US4901120A (en) Structure for fast-recovery bipolar devices
JP4123913B2 (ja) 半導体装置の製造方法
US9613805B1 (en) Method for forming a semiconductor device
Lynch et al. Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes
US20220029033A1 (en) Schottky rectifier with surge-current ruggedness
CN210349845U (zh) 一种碳化硅结势垒肖特基二极管
CN112951905A (zh) 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法
Zhang et al. 1.2-kV Low-Barrier 4H-SiC JBS Diodes by Virtue of P-Implants Across Dead Field of Current Flow
US20230246073A1 (en) Wide bandgap unipolar/bipolar transistor
GB2622268A (en) Silicon carbide lateral power semiconductor device
JP2004186620A (ja) 半導体装置の製造方法
CN111261723A (zh) 一种SiC JBS器件
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination