CN111261582A - 制造半导体元件的方法 - Google Patents

制造半导体元件的方法 Download PDF

Info

Publication number
CN111261582A
CN111261582A CN201911202106.9A CN201911202106A CN111261582A CN 111261582 A CN111261582 A CN 111261582A CN 201911202106 A CN201911202106 A CN 201911202106A CN 111261582 A CN111261582 A CN 111261582A
Authority
CN
China
Prior art keywords
layer
metal
hard mask
insulating layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911202106.9A
Other languages
English (en)
Inventor
萧志民
赖志明
赖建文
张雅惠
刘如淦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111261582A publication Critical patent/CN111261582A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于制造半导体元件的方法包括在绝缘层的上部表面上沉积硬遮罩层。蚀刻硬遮罩层以在硬遮罩层中形成开口。经由开口在绝缘层中形成通孔凹槽。在硬遮罩层上及在通孔凹槽中形成第一光阻层。蚀刻第一光阻层以在通孔凹槽中形成光阻插塞。蚀刻开口的两个相对侧以移除硬遮罩层的部分，并借此暴露绝缘层的上部表面的一部分。移除光阻插塞。在通孔凹槽中及在绝缘层的已暴露表面上沉积金属。图案化金属。

Description

制造半导体元件的方法
技术领域
本揭示的一些实施例是有关于一种制造半导体元件的方法。
背景技术
在半导体元件制造期间形成通孔及金属配线当中，在执行金属蚀刻以图案化金属时，需要改善的叠加控制。叠加控制特别重要，因为在较新的元件制造技术中减小了金属线及通孔孔洞的尺寸，且叠加控制由于减小的尺寸而更难以达成。
发明内容
在一实施例中，一种用于制造半导体元件的方法包括在绝缘层的上部表面上沉积硬遮罩层。蚀刻硬遮罩层以在硬遮罩层中形成开口。经由开口在绝缘层中形成通孔凹槽。在硬遮罩层上及在通孔凹槽中形成第一光阻层。蚀刻第一光阻层以在通孔凹槽中形成光阻插塞。蚀刻开口的两个相对侧以移除硬遮罩层的部分，并借此暴露绝缘层的上部表面的一部分。移除光阻插塞。在通孔凹槽中及在绝缘层的已暴露表面上沉积金属。图案化金属。
附图说明
当结合随附诸图阅读时，得以自以下详细描述最佳地理解本揭示的一些实施例。应强调，根据行业上的标准实务，各种特征并未按比例绘制且仅用于说明目的。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。
图1A至图1D绘示形成金属内连接的制程；
图2A绘示绝缘层的一部分，在此部分上通过与通孔对准的阻挡层来执行金属蚀刻制程；
图2B绘示图2A的金属蚀刻制程的结果；
图3A绘示绝缘层的一部分，在此部分上通过自通孔偏移的阻挡层来执行金属蚀刻制程；
图3B绘示图3A的金属蚀刻制程的结果；
图4A、图4B、图4C、图4D、图4E、图4G、图4J、图4M、图4N及图4P绘示根据实施例的在半导体制造制程中用以增大叠加控制的误差容限的步骤；
图4F绘示图4E中的结构的示意性俯视图；
图4H及图4K分别为图4G及图4J中的结构的俯视图；
图4L绘示图4J中的结构的示意性俯视图；
图4Q绘示图4P中的结构的平面图；
图5A绘示在遮罩与通孔对准不良时用以形成金属内连接的蚀刻操作的结果；
图5B为图5A中的结构的示意性俯视图；
图6A示出根据本揭示的一实施例的用于执行定向图案化的定向图案化装置的示意图；
图6B、图6C及图6D示出定向图案化制程的示意图；
图7为绘示根据本揭示的一实施例的半导体制造制程的流程图；
图8A及图8B为绘示根据本揭示的一实施例的半导体制造制程的流程图；
图9为绘示根据本揭示的一实施例的半导体制造制程的流程图。
【符号说明】
10...层
100...基板
110...金属层
115...蚀刻终止层(通孔终止层)
120...第一绝缘层
125...蚀刻终止层(沟槽终止层)
130...第二绝缘层(上部绝缘层)
140...第一光阻层
150...沟槽开口(沟槽图案)
160...第二光阻层
170...通孔孔洞
180...金属
190...种晶层
202...通孔孔洞(通孔)
204...绝缘层
206...金属层
208...表面
210...微影阻挡层
302...凹坑(孔隙)
401...上部表面
402...绝缘层
403...上部表面
404...硬遮罩层
406...底层
407...边缘
408...光阻层
409...开口
410...通孔图案
411...光阻
412...通孔
413...金属着陆容限
417...光阻插塞
418...金属(金属内连接)
419...侧壁
423...边缘
513...对准不良
700...金属蚀刻方法
800...金属蚀刻制程
900...金属蚀刻制程
1000...定向蚀刻装置
1010...主腔室
1020...电浆产生腔室
1022...狭缝
1024...半月板
1026...分离板
1030...晶圆台
1035...移动机构
1040...真空系统
1100...电浆束
S710...步骤
S720...步骤
S730...步骤
S740...步骤
S750...步骤
S760...步骤
S770...步骤
S780...步骤
S790...步骤
S810...步骤
S820...步骤
S830...步骤
S840...步骤
S850...步骤
S860...步骤
S870...步骤
S880...步骤
S890...步骤
S8100...步骤
S8110...步骤
S8120...步骤
S910...步骤
S920...步骤
S930...步骤
S940...步骤
S950...步骤
S960...步骤
C…中心
X、Y、Z…方向
X1-X1…轴
具体实施方式
应理解，以下揭示内容提供了用于实施本揭示的一些实施例的不同特征的许多不同实施例或实例。以下描述部件及布置的特定实施例或实例以简化本揭示的一些实施例。当然，这些仅为实例，且并不意欲为限制性的。举例而言，元件的尺寸并不限于所揭示的范围或值，而是可取决于制程条件及/或元件的所需性质。此外，在如下描述中第一特征在第二特征之上或在第二特征上形成可包括其中第一特征与第二特征形成为直接接触的实施例，且亦可包括其中额外特征可形成为插入第一特征与第二特征之间而使得第一特征与第二特征可不直接接触的实施例。为了简化及清楚，可以不同比例任意地绘制各种特征。
另外，为了描述简单，可在本揭示的一些实施例中使用诸如“在……下面”、“下方”、“下部”、“上方”、“上部”及其类似术语的空间相对术语，以描述如诸图中所图示的一个元件或特征与另一(其他)元件或特征的关系。除了诸图中所描绘的定向以外，这些空间相对术语意欲涵盖元件在使用中或操作中的不同定向。元件可以其他方式定向(旋转90度或以其他定向)，且可同样相应地解释本揭示的一些实施例中所使用的空间相对描述词。另外，术语“由……制成”可意谓“包括”或“由……组成”。
本揭示的一些实施例针对减少叠加误差，并借此减少在双镶嵌制程中蚀刻金属线时在金属线或通孔中形成凹坑/孔隙。
在集成电路的上下文中，术语“镶嵌”暗指经图案化的层嵌入另一层上或嵌入另一层中以使得两个层的顶表面共面。因此，在半导体制造中，通过蚀刻在绝缘材料中形成沟槽以及在沟槽中适当位置处的空穴，接着以金属填充沟槽及空穴。沟槽中的金属形成水准金属线内连接，而下伏通孔中的金属形成与先前镶嵌结构中形成的金属内连接的层的垂直连接。
因此，在单一镶嵌半导体制造制程中，在绝缘层中形成切口或沟槽，并以金属填充以形成导线。双镶嵌(DD)使此制程更进一步，因为除了形成单一镶嵌的沟槽以外，亦在沟槽中适当之处进一步形成进入至绝缘层中的通孔。沟槽及通孔的所得复合结构填充有金属。视需要将此制程重复许多次，以在金属线与在其间形成的通孔之间形成多层互连。
图1A至图1D绘示形成金属内连接的制程。如图1A中所示，在基板100之上形成第一绝缘层120及第二绝缘层130，基板100形成于层10之上。第二绝缘层130沉积在第一绝缘层120之上。在一些实施例中，第一绝缘层120为层间介电(ILD)层，且第二绝缘层130为金属间介电(IMD)层。在一些实施例中，在第一绝缘层120与第二绝缘层130之间安置有介入的蚀刻终止或沟槽终止层125，诸如，氮化硅。基板100具备在其上部表面上的金属层110，且在一些实施例中另一蚀刻终止层(或通孔终止层)115形成在金属层110上。金属层包括铝及/或铜，而通孔终止层115包括介电材料，诸如，氮化硅。在上部绝缘层130之上形成第一光阻层140。
如图1B中所图示，使用光微影及蚀刻方法首先形成进入至上部绝缘层130中的所需沟槽或沟槽图案150。沟槽终止层125将层的蚀刻限制在沟槽终止层125下方。举例而言，沟槽终止层125限制第一绝缘层120、通孔终止层115、金属层110及基板100的蚀刻。移除第一光阻层140，且在基板100之上形成第二光阻层160，从而填充沟槽开口150。图案化第二光阻层160以形成通孔孔洞170，如图1C中所示。接着将空穴图案延伸至蚀刻终止层125中并蚀刻进入至第一绝缘层120中。移除第二光阻层160。通孔终止层115限制金属层110及基板100的蚀刻。
在沉积金属180之前移除通孔孔洞170的底部处的通孔终止层115。在沉积金属180以填充通孔孔洞及沟槽开口之前，在沟槽开口150的侧壁上形成种晶层190。种晶层190包括填充通孔孔洞及沟槽开口的金属180中所包括的金属。因此，通孔孔洞170以及沟槽开口150填充有金属180，并通过化学机械研磨移除在基板的表面上的任何过量材料。沟槽开口150中的金属180形成金属内连接。
在一些实施例中，通过使用一或更多个微影操作及金属蚀刻制程图案化金属180来形成金属内连接。当图案化时，可能会无意间蚀刻通孔孔洞170中的金属180，且可能在通孔孔洞170中形成凹坑或孔隙。
图2A绘示绝缘层204的一部分，在此部分上执行金属蚀刻制程。在一些实施例中，绝缘层204为金属间介电(inter-metal dielectric,IMD)层。绝缘层204形成包括硅的半导体基板的至少一部分。在一些实施例中，半导体基板包括形成在栅极的子基板上的绝缘层(金属间介电层)204，及形成在半导体基板上的层间介电层(inter-level dielectriclayer,ILD)。在一些实施例中，绝缘层204具有低介电常数k，且用以使集成电路中的相邻金属线电绝缘。
如图2A所示，通孔孔洞(亦称作通孔凹槽，或简称为通孔)202形成在绝缘层204中，且金属层206沉积在通孔孔洞202中及绝缘层204的表面208上。为了图案化金属层206，在金属层206上及在通孔孔洞202之上沉积微影阻挡层210(例如，遮罩)。微影阻挡层210在通孔孔洞202之上对准(或以其他方式重叠)，以使得在金属蚀刻制程期间，通孔孔洞202中的金属层206不被蚀刻，并获得金属层206的所需图案，如图2B中所图示。使用湿式蚀刻、干式蚀刻或电浆蚀刻制程来执行金属蚀刻制程。
由于图案密度的增大及元件大小的减小，叠加控制的误差容限减小，且微影阻挡层210可能无法与通孔孔洞202正确地对准。图3A绘示其中微影阻挡层210自通孔孔洞202偏移或与通孔孔洞202对准不良的布置。由于对准不良，当执行金属蚀刻时，可能由于自通孔孔洞202移除金属层206而形成凹坑(pit)或孔隙(void)302，如图3B中所图示。
本揭示的一些实施例针对使用定向图案化技术来增大叠加控制的误差容限，并借此减少凹坑或孔隙的形成。
图4A、图4B、图4C、图4D、图4E、图4G、图4J、图4M、图4N及图4P绘示根据一些实施例的用以增大叠加控制的误差容限的半导体制造制程。应注意，与本揭示的一些实施例一致的制程可包括以不同顺序执行的在图4A、图4B、图4C、图4D、图4E、图4G、图4J、图4M、图4N及图4P中所图示的步骤中的至少一些但非所有。另外，与本揭示的一些实施例一致的制程可包括时间上重叠或几乎同时执行的至少两个或更多个步骤。
如图4A中所图示，在绝缘层402的上部表面401上按顺序地沉积硬遮罩层404、底层406及光阻层408。在一些实施例中，绝缘层402为包括低k介电材料的金属间介电(IMD)层。绝缘层402使集成电路中的相邻金属线电绝缘。在一些实施例中，绝缘层402包括氧化硅(SiOx)、掺杂的氧化硅，或二氧化硅(SiO2)。在其他实施例中，低k材料包括黑金刚石(SiCOH)、非晶氟化碳(α-C:F)、聚四氟乙烯(PTFE)、氟化聚亚酰胺、磷硅酸盐玻璃(PSG)。在另外实施例中，低k材料包括苯环丁烯(BCB)或氢倍半硅氧烷(HSQ)。在一些实施例中，绝缘层402包括有机低k材料(诸如，BCB及FLARE)与称为“混合低k”介电质的化学气相沉积(CVD)氧化物的组合。在一些实施例中，混合低k介电质具有约200nm至约600nm(约2000埃至约6000埃)之间的厚度，其中顶部有机层具有约100nm至约500nm(约1000埃至约5000埃)之间的厚度，且下部CVD氧化物层具有约20nm至约100nm(约200埃至1000埃)之间的厚度。
在一些实施例中，硬遮罩层404包括氧化硅(SiOx)、氮化硅(SiN)、氮化硅(TiN)或非晶硅。硬遮罩层404可形成至在约20埃与约3000埃之间的厚度。在一些实施例中，底层406包括氧化硅、氮化硅、氧氮化硅、碳化硅(SiC)、碳氮化硅(SiCN)、氧碳化硅(SiOC)、氧碳氮化硅(SiOCN)、正硅酸乙酯(TEOS)或其组合。硬遮罩层404及底层406由不同材料制成，且经选定而使得其对用于以下所述蚀刻制程中的一或更多种蚀刻剂具有不同的选择性。
使用包括(例如)电子束微影、深UV(DUV)或极UV(EUV)光微影或任何其他适当制程的图案化技术来图案化光阻层408，以形成通孔图案410。光阻层408可包括正性抗蚀剂或负性抗蚀剂。光阻层408可包括单层抗蚀剂膜或多层抗蚀剂膜。
在一些实施例中，涂布光阻层408包括在涂覆光阻层408之前执行脱水操作。在一些实施例中，脱水操作增强了光阻层408的粘附性。脱水操作可包括在高温下烘烤历时一段时间，或将诸如六甲基二硅氮烷(HMDS)的化学品涂覆至基板。其他实施例亦包括软烘烤(soft bake,SB)制程，以将溶剂驱逐出光阻层408并增大光阻层408的机械强度。在一些实施例中，在光阻层408下方或上方涂覆抗反射涂层，诸如，底部抗反射涂层(BARC)或顶部抗反射涂层(TARC)。
曝光光阻层408包括使用诸如ArF或KrF激光的光学曝光工具、EUV辐射，或诸如电子束(e-beam)的带电粒子曝光工具。在一些实施例中，光学曝光工具使用遮罩。遮罩可为二元遮罩(BIM)、超二元遮罩(SBIM)或相转移遮罩(PSM)，此相转移遮罩(PSM)包括替代相转移遮罩(alt.PSM)或衰减相转移遮罩(att.PSM)。在一些实施例中，已曝光的光阻层408的显影操作包括曝光后烘烤(PEB)、显影后烘烤(PDB)制程，或其组合。
参考图4B，执行蚀刻操作以移除底层406、硬遮罩层404的部分。参考图4C，执行另外蚀刻操作以移除绝缘层402的部分，以便形成自绝缘层402的上部表面401及硬遮罩层404的上部表面403至绝缘层402中(图4C中的方向Y)的通孔412。在一些实施例中，使用干式蚀刻操作。干式蚀刻操作可使用含氧气体、含氟气体(例如，CF4、SF6、CH2F2、CHF3及/或C2F6)、含氯气体(例如，Cl2、CHCl3、CCl4及/或BCl3)、含溴气体(例如，HBr及/或CHBR3)、含碘气体、其他适当气体及/或电浆，及/或其组合。在其他实施例中，执行蚀刻操作。在一些实施例中，使用干式蚀刻技术与湿式蚀刻技术的组合来执行蚀刻操作。
仍参考图4C，移除光阻层408及底层406，并获得绝缘层402，此绝缘层402具有通孔412以及在绝缘层402的上部表面401上的硬遮罩层404。如所描绘，硬遮罩层404的边缘407与通孔412的侧壁对准(或齐平)，这些边缘407定义硬遮罩层404中环绕通孔412的开口409。
参考图4D，在硬遮罩层404的上部表面403上沉积另一光阻411。光阻411亦填充通孔412。
执行回蚀制程以自硬遮罩层404的表面以及开口409中移除光阻411。保留通孔412中的光阻411，借此导致形成光阻插塞417，如图4E中所示。
图4F绘示图4E中的结构(包括通孔412)的示意性俯视图。图4F描绘所需的理想情况，其中金属内连接418(以虚线图示)覆盖整个通孔412及硬遮罩层404中的开口409，并接触沉积于通孔412中的材料。在一些实施例中，在自通孔412移除光阻插塞417之后，在通孔412中沉积金属(参见图4P)。
然而，由于图案密度的增大及元件大小的减小，叠加控制的误差容限减小。因此，获得图4F中所图示的所需接触有困难。为了增大叠加控制的误差容限，根据实施例，执行定向图案化金属，以移除硬遮罩层404的环绕通孔412的部分。移除硬遮罩层404以暴露绝缘层402的环绕通孔412的上部表面401。通过暴露上部表面401，产生金属着陆容限(metallanding margin)，由此，图案化金属以在通孔412之上形成金属内连接时的误差容限增大，并减少了凹坑或孔隙。
如图4G及图4J中所图示，移除硬遮罩层404的定义(或以其他方式形成)开口409的部分，以暴露绝缘层402的上部表面401，并借此产生金属着陆容限413。图4H及图4K分别为图4G及图4J中的结构的俯视图。在一些实施例中，使用定向图案化操作以在横向(traverse)于形成通孔412的方向(或与其交叉)的方向上移除硬遮罩层404的部分。如本揭示的一些实施例中所使用，横向(或交叉)代表相对于形成通孔412的方向具有大于0°且小于180°的角度的方向。移除硬遮罩层404因此通过移除硬遮罩层404在与通孔412交叉的方向上(参考图4G、图4H、图4J、图4K)围绕通孔412的部分而使开口409变宽。
在一些实施例中，且如图4G中所图示，在第一方向上(在图4G中为右方向)蚀刻开口409的第一侧，以移除硬遮罩层404的所需量的材料。移除硬遮罩层404，以使得硬遮罩层404(或具体地，为开口409的侧壁419)以约5nm至约10nm的距离L1与通孔412的边缘423间隔开。换言之，绝缘层402的上部表面401的约5nm至约10nm自通孔412的边缘423暴露。图4H绘示图4G中的结构在已沿第一方向移除了硬遮罩层404的部分之后的平面图。
如图4J中所图示，在已蚀刻了所需量的硬遮罩层404之后，在与第一方向相对的第二方向上(图4J中为左方向)蚀刻开口409的与第一侧相对的第二侧，以移除硬遮罩层404的所需量的材料。移除硬遮罩层404，以使得硬遮罩层404在第二方向上以距离L2与通孔412的边缘423间隔开。在一些实施例中，距离L2为约5nm至约10nm。因此，绝缘层402的上部表面401的约5nm至约10nm自通孔412的边缘423暴露。在一些实施例中，距离L1及L2相同。然而，在其他实施例中，距离L1及L2不同。图4K绘示图4J中的结构在已在两个相反方向上移除了硬遮罩层404的部分之后的平面图。在其他实施例中，开口409在变宽时形状为椭圆形，但其他形状亦有可能。应注意，为了图示的清楚，已放大图4G、图4H、图4J与及图4K中的尺寸。
在一些实施例中，基于设计规则决定距离L1及L2以避免不当影响。举例而言，将距离L1及L2中的一或更多者增大超过10nm可导致短路状态。使用定向图案化操作以按顺序蚀刻开口409的第一侧及第二侧。然而，在其他实施例中，同时地或几乎同时地蚀刻开口409的第一侧及第二侧。定向图案化操作并不仅限于在上述方向上。其他方向亦有可能，且因此开口409在所需方向上变宽。
图4L描绘当金属内连接418(以虚线图示)沉积在通孔412之上时的情况。如图所示，硬遮罩层404中的开口409的大小大于图4F中的大小，且更大的表面积可用于金属内连接418接触将沉积在通孔412中的金属。为了解释，在图4L中省略光阻插塞417。
自图4G及图4J继续且如图4M中所图示，使用适当剥离或电浆灰化操作移除光阻插塞417。在一些实施例中，使用适当溶剂来移除光阻插塞417。在一些其他实施例中，通过氧电浆灰化操作移除光阻插塞417。
如图4N中所图示，接着在通孔412中沉积金属418。金属418亦填充硬遮罩404中的开口409，并覆盖绝缘层402的上部表面401。开口409中的金属418具有椭圆形状。亦在硬遮罩层404上沉积金属418。
执行化学机械研磨(CMP)以平坦化金属418的表面。然而，在其他实施例中，使用其他技术来平坦化金属418的表面。接着通过遮罩来图案化金属418，且接着蚀刻金属418以形成金属内连接。硬遮罩层404充当蚀刻终止层以限制下伏绝缘层402的蚀刻。在一些实施例中，金属418包括铜或铜合金。在其他实施例中，金属418包括铝或钨。
图4P绘示在遮罩与通孔412对准(减小了叠加误差)时用以蚀刻金属418以形成金属内连接的蚀刻操作的结果。如图所示，当对准遮罩时未观察到凹坑或孔隙。图4Q绘示图4P中的结构的平面图。如图所示，金属内连接(线)418的轴X1-X1与通孔412的中心C对准。
以上制程因此增大了在绝缘层402之上的金属418的表面积。如以下所论述，金属418的表面积的增大减少了在图案化金属418以形成金属内连接时凹坑或孔隙的发生。
如本揭示的一些实施例中别处所论述，由于图案密度的增大及元件大小的减小，叠加控制的误差容限减小，且因此，当执行金属蚀刻制程时，遮罩可能无法与通孔412对准。
图5A绘示在遮罩(或类似物)与通孔412对准不良时用以形成金属内连接的蚀刻操作的结果。图5B为图5A中的结构的示意性俯视图。图5A及图5B绘示金属内连接418与通孔412之间的对准不良513。如图5B中所图示，金属内连接(线)418的轴X1-X1与通孔412的中心C对准不良(偏移)。如图所示，即使存在对准不良513，由于金属着陆容限413而在通孔412中不会形成凹坑或孔隙，且在金属内连接与通孔412中的金属之间获得了所需接触。
图6A示出根据本揭示的一实施例的用于在图4F及图4G中所图示的操作中执行定向图案化以移除硬遮罩层404的环绕通孔412的部分的定向图案化装置的示意图。图6B、图6C及图6D示出定向图案化制程的示意图。应理解，可在硬遮罩层404上类似地执行定向图案化。
如图6A中所示，定向图案化装置(例如，定向蚀刻装置1000)包括主腔室1010，在此主腔室1010中安置有用于待处理的晶圆的晶圆台1030，以及用于产生电浆的电浆产生腔室1020。在一些实施例中，此电浆为使用13.56MHz及/或2.45GHz下的高频电源的RF(射频)产生电浆。可使用其他频率范围。在主腔室1010与电浆产生腔室1020之间安置分离板1026。分离板1026包括狭缝1022，自此狭缝1022将电浆束1100引入主腔室1010中。在一些实施例中，将可调整半月板1024设置在电浆腔室侧中的狭缝1022之上。包括(例如)涡轮分子泵的一或更多个真空系统1040耦接至主腔室1010且耦接至电浆腔室(未示出)，以维持腔室中减小的压力状态。在一些实施例中，在蚀刻制程期间，主腔室1010中的压力低于电浆腔室中的压力。在某些实施例中，主腔室1010中的压力为大约1×10-5托，且电浆腔室中的压力为大约1×10-3托。
在一些实施例中，通过DC电压将分离板1026及晶圆台1030偏压，以提取并控制电浆束1100。另外，晶圆台1030可通过移动机构1035移动，以相对于电浆束1100扫描晶圆。
在一些实施例中，RF及DC偏压电压中的至少一者经调谐以实现使得蚀刻物质相对于基板之上的表面沿面内方向(例如，沿X方向)大体上水平地流动的电场。在一些实施例中，蚀刻物质经调谐而具有高能物质的动量分布，使得沿着前线的蚀刻物质或高能物质的动量不同，亦即，在顶部路径上的蚀刻或高能物质的动量与在底部路径上的蚀刻或高能物质的动量不同。在一些实施例中，在顶部路径上的蚀刻或高能物质的动量与在底部路径上方的中间路径中的蚀刻或高能物质的动量不同，且在顶部路径上的蚀刻或高能物质的动量与在底部路径上的蚀刻或高能物质的动量相同或不同。通过调整电磁控制以调谐蚀刻或高能物质沿蚀刻前沿的能量而实现任何组合。
在一些实施例中，如图6B及图6C中所示，调整半月板1024的位置以改变电浆束1100的入射角θi。如图6D中所示，通过沿方向X扫描晶圆，可形成沟槽图案而大体上不会在方向Y上扩展沟槽。
在一些实施例中，在定向蚀刻中，方向X上的蚀刻量与方向Y上的蚀刻量的比率为约2或更大，且在其他实施例中为约5或更大。在某些实施例中，此比率为约10或更大。理想情况下，比率尽可能地高，且在一些实施例中高达约50，且在其他实施例中高达约100。另外，沿方向Z(垂直方向)的蚀刻量小于方向X上的蚀刻量。在一些实施例中，方向X上的蚀刻量与方向Z上的蚀刻量的比率为约2或更大，且在其他实施例中为约5或更大。在某些实施例中，此比率为约10或更大。理想情况下，比率尽可能地高，且在一些实施例中其高达约50，且在其他实施例中高达约100。
如上所述，定向蚀刻为仅在基板(晶圆)的部分区域上执行的局部蚀刻。在其他实施例中，已蚀刻区域的宽度对应于图6D中所示的狭缝1022沿方向Y的宽度。在一些实施例中，宽度在自约5mm至约50mm的范围中。可通过使用(例如)机械挡板来改变此宽度。区域沿方向X的长度可由如图6B及图6C中所示的可调整半月板1024调整，且在一些实施例中在自约5mm至约50mm的范围中。在一些实施例中，蚀刻区域具有正方形形状或矩形形状。由于定向蚀刻，形成了较宽的金属着陆容限，如图4F及图4G中所示。
图7为绘示根据本揭示的一实施例的金属蚀刻方法700的流程图。应理解，可在图7中所论述的制程之前、在其期间及在其之后提供额外步骤，且可替代或消除以下所述步骤中的一些而获得方法的额外实施例。步骤/制程的次序可互换，且可以不同次序执行步骤/制程中的至少一些。在一些实施例中，时间上重叠地或几乎同时地执行至少两个或更多个步骤/制程。
金属蚀刻方法700包括在绝缘层的上部表面上沉积硬遮罩层的步骤S710。在一些实施例中，绝缘层具有低于3.9的介电常数。在一些实施例中，绝缘层为金属间介电(IMD)层。在步骤S720中，蚀刻硬遮罩层以在硬遮罩层中形成开口。在步骤S730中，经由开口在绝缘层中形成通孔。在一些实施例中，使用定向图案化步骤以蚀刻硬遮罩的环绕通孔的部分。在步骤S740中，在硬遮罩层上及在通孔凹槽中形成第一光阻层。在步骤S750中，蚀刻第一光阻层以在通孔凹槽中形成光阻插塞。在步骤S760中，蚀刻开口的两个相对侧以移除硬遮罩层的部分，并借此暴露绝缘层的上部表面的一部分。在步骤S770中，移除光阻插塞。在步骤S780中，在通孔凹槽中及在绝缘层的已暴露表面上沉积金属。在步骤S790中，图案化金属。
图8A及图8B为绘示根据本揭示的一实施例的金属蚀刻制程800的流程图。应理解，可在图8A及图8B中所论述的制程之前、在其期间以及在其之后提供额外步骤，且可替代或消除以下所述步骤中的一些而获得方法的额外实施例。步骤/制程的次序可互换，且可以不同次序执行步骤/制程中的至少一些。在一些实施例中，时间上重叠地或几乎同时地执行至少两个或更多个步骤/制程。
此方法包括在绝缘层上形成硬遮罩层的步骤S810。在一些实施例中，绝缘层具有低于3.9的介电常数。在一些实施例中，绝缘层为金属间介电(IMD)层。在步骤S820中，在硬遮罩层上形成底层。在步骤S830中，在底层上形成第一光阻层。在步骤S840中，图案化第一光阻层。在步骤S850中，执行蚀刻步骤以移除底层、硬遮罩层及绝缘层的部分，以形成硬遮罩层中的开口及绝缘层中的通孔凹槽。通孔凹槽在第一方向上自绝缘层的上部表面延伸至绝缘层中。在步骤S860中，移除第一光阻层及底层以暴露硬遮罩。在步骤S870中，在硬遮罩层上形成第二光阻层且此第二光阻层填充通孔凹槽。在步骤S880中，蚀刻第二光阻层以自硬遮罩层及自开口移除第二光阻层以便在通孔凹槽中形成光阻插塞。在步骤S890中，在第二方向上蚀刻硬遮罩层以移除硬遮罩层的定义开口的部分并使开口变宽以便暴露绝缘层的上部表面。第二方向横向于第一方向。在一些实施例中，使用定向图案化步骤以蚀刻硬遮罩层的部分。在步骤S8100中，蚀刻光阻插塞。在步骤S8110中，在通孔凹槽、开口中及在硬遮罩上形成金属。在步骤S8120中，图案化金属。
图9为绘示根据本揭示的一实施例的金属蚀刻制程900的流程图。应理解，可在图9中所论述的制程之前、在其期间及在其之后提供额外步骤，且可替代或消除以下所述步骤中的一些而获得方法的额外实施例。步骤/制程的次序可互换，且可以不同次序执行步骤/制程中的至少一些。在一些实施例中，时间上重叠地或几乎同时地执行至少两个或更多个步骤/制程。
此方法包括在绝缘层的上部表面上形成硬遮罩层的步骤S910。在一些实施例中，绝缘层具有低于3.9的介电常数。在一些实施例中，绝缘层为金属间介电(IMD)层。在步骤S920中，蚀刻硬遮罩层以在硬遮罩层中形成开口。在步骤S930中，经由开口在绝缘层中形成通孔凹槽。通孔凹槽自硬遮罩层的上部表面延伸至硬遮罩层中。在步骤S940中，在横向于通孔凹槽的方向上蚀刻硬遮罩层，以移除硬遮罩层的围绕通孔凹槽的部分，并借此使开口变宽，以暴露绝缘层的上部表面。在步骤S950中，在通孔凹槽中、在绝缘层的已暴露上部表面上及在硬遮罩层上形成金属。在步骤S960中，图案化金属。
根据本揭示的一些实施例的方法提供了诸多优势。通过提供较宽的金属着陆容限，增大了叠加控制的误差容限，并减少了通孔凹槽中的凹坑或孔隙的形成。因此，减少了短路及连接故障，并改善了晶圆厂良率及利润率。
本揭示的一实施例为一种用于制造半导体元件的方法，其包括以下步骤。在绝缘层的上部表面上沉积硬遮罩层。蚀刻硬遮罩层以在硬遮罩层中形成开口。经由开口在绝缘层中形成通孔凹槽。在硬遮罩层上及在通孔凹槽中形成第一光阻层。蚀刻第一光阻层以在通孔凹槽中形成光阻插塞。蚀刻开口的两个相对侧以移除硬遮罩层的部分，并借此暴露绝缘层的上部表面的一部分。移除光阻插塞。在通孔凹槽中及在绝缘层的已暴露表面上沉积金属。图案化金属。
在一些实施例中，在蚀刻硬遮罩层之前，制造半导体元件的方法还包括以下步骤。在硬遮罩层上形成底层。在底层上形成第二光阻层。移除底层及第二光阻层的部分以暴露硬遮罩层。
在一些实施例中，在绝缘层中形成通孔凹槽包括形成自硬遮罩层的上部表面延伸至绝缘层中的通孔，以及在蚀刻硬遮罩层的部分包括在横向于通孔凹槽的方向上蚀刻硬遮罩层的部分。
在一些实施例中，蚀刻开口的非两个相对侧的侧面，以移除硬遮罩层的部分。
在一些实施例中，开口的两个相对侧包括第一侧及与第一侧相对的第二侧，且蚀刻硬遮罩层包括使用定向图案化操作按顺序蚀刻第一侧及第二侧。
在一些实施例中，绝缘层为金属间介电(IMD)层。
本揭示的另一实施例为一种用于制造半导体元件的方法，其包括以下步骤。在绝缘层上形成硬遮罩层。在硬遮罩层上形成底层。在底层上形成第一光阻层。图案化第一光阻层。执行蚀刻操作以移除底层、硬遮罩层及绝缘层的部分，以形成硬遮罩层中的开口及绝缘层中的通孔凹槽。通孔凹槽在第一方向上自绝缘层的上部表面延伸至绝缘层中。移除第一光阻层及底层以暴露硬遮罩层。在硬遮罩层上形成第二光阻层且此第二光阻层填充通孔凹槽。蚀刻第二光阻层以自硬遮罩层及自开口移除第二光阻层以便在通孔凹槽中形成光阻插塞。在第二方向上蚀刻硬遮罩层以移除硬遮罩层的定义开口的部分，且开口借此变宽以暴露绝缘层的上部表面。第二方向横向于第一方向。蚀刻光阻插塞。在通孔凹槽、开口中及在硬遮罩层上形成金属。图案化金属。
在一些实施例中，使开口变宽，移除硬遮罩层的环绕通孔凹槽的一部分，使得开口的侧壁与通孔凹槽的边缘间隔开，并且借此暴露绝缘层的上部表面。
在一些实施例中，硬遮罩层具有约20埃至约3000埃的厚度。
在一些实施例中，在第二方向上蚀刻硬遮罩层，使得开口在平面图中具有椭圆形状。
在一些实施例中，开口中的金属具有椭圆形状。
在一些实施例中，金属形成半导体元件的金属内连接的至少一部分。
本揭示的又一实施例为一种半导体元件，其包括绝缘层；在绝缘层中的通孔凹槽；硬遮罩层，此硬遮罩层在绝缘层的上部表面之上且具有在通孔凹槽之上的开口，使得绝缘层的上部表面的部分经由此开口暴露；金属，此金属形成在通孔凹槽中、开口中及绝缘层的已暴露上部表面上；以及金属线，此金属线在通孔凹槽之上且与开口中的金属接触。金属线的轴自通孔凹槽的中心偏移。
在一些实施例中，开口在半导体元件的平面图中具有椭圆形状。
在一些实施例中，开口中的金属具有椭圆形状。
在一些实施例中，通孔凹槽在第一方向上自绝缘层的上部表面延伸至绝缘层中，且金属线在横向于第一方向的第二方向上纵向地延伸。
在一些实施例中，金属线形成半导体元件的金属内连接的至少一部分。
在一些实施例中，硬遮罩层具有约20埃至约3000埃的厚度。
在一些实施例中，绝缘层为金属间介电(IMD)层。
在一些实施例中，开口的侧壁以约同一距离与绝缘层中的通孔凹槽的开口间隔开。
前文概述了若干实施例或实例的特征，使得熟悉此项技术者可较佳理解本揭示的一些实施例态样。熟悉此项技术者应了解，他们可容易地使用本揭示一些实施例作为设计或修改用于实现相同目的及/或达成本揭示的一些实施例所介绍的相同优势的其他制程及结构的基础。熟悉此项技术者亦应认识到，这些等效构造不脱离本揭示一些实施例的精神及范畴，且他们可在不脱离本揭示的一些实施例精神及范畴的情况下在本揭示的一些实施例进行各种改变、代替及替换。

Claims (1)

1.一种制造半导体元件的方法，其特征在于，包含：
在一绝缘层的一上部表面上沉积一硬遮罩层；
蚀刻该硬遮罩层，以在该硬遮罩层中形成一开口；
经由该开口在该绝缘层中形成一通孔凹槽；
在该硬遮罩层上及在该通孔凹槽中形成一第一光阻层；
蚀刻该第一光阻层，以在该通孔凹槽中形成一光阻插塞；
蚀刻该开口的两个相对侧，以移除该硬遮罩层的部分，并借此暴露该绝缘层的该上部表面的一部分；
移除该光阻插塞；
在该通孔凹槽中及在该绝缘层的已暴露的该上部表面上沉积一金属；以及
图案化该金属。
CN201911202106.9A 2018-11-30 2019-11-29 制造半导体元件的方法 Pending CN111261582A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862774125P 2018-11-30 2018-11-30
US62/774,125 2018-11-30
US16/688,681 US11322362B2 (en) 2018-11-30 2019-11-19 Landing metal etch process for improved overlay control
US16/688,681 2019-11-19

Publications (1)

Publication Number Publication Date
CN111261582A true CN111261582A (zh) 2020-06-09

Family

ID=70849373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911202106.9A Pending CN111261582A (zh) 2018-11-30 2019-11-29 制造半导体元件的方法

Country Status (3)

Country Link
US (3) US11322362B2 (zh)
CN (1) CN111261582A (zh)
TW (1) TW202022927A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11796922B2 (en) * 2019-09-30 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices
US11984351B2 (en) 2021-04-13 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cavity in metal interconnect structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689695B1 (en) 2002-06-28 2004-02-10 Taiwan Semiconductor Manufacturing Company Multi-purpose composite mask for dual damascene patterning

Also Published As

Publication number Publication date
US11322362B2 (en) 2022-05-03
US20200176267A1 (en) 2020-06-04
US20230377900A1 (en) 2023-11-23
US11798812B2 (en) 2023-10-24
TW202022927A (zh) 2020-06-16
US20220262647A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US10629479B2 (en) Structure and method for interconnection
US11217476B2 (en) Method of forming an interconnect structure of a semiconductor device
US20230377900A1 (en) Landing metal etch process for improved overlay control
US11594419B2 (en) Reduction of line wiggling
JP7348441B2 (ja) 完全自己整合方式を使用するサブトラクティブ相互接続形成
US11282712B2 (en) Method for preventing bottom layer wrinkling in a semiconductor device
US8735283B2 (en) Method for forming small dimension openings in the organic masking layer of tri-layer lithography
US10269567B2 (en) Multi-layer mask and method of forming same
TW202145392A (zh) 半導體結構
TWI696217B (zh) 半導體製程方法
US5580826A (en) Process for forming a planarized interlayer insulating film in a semiconductor device using a periodic resist pattern
US11527406B2 (en) Trench etching process for photoresist line roughness improvement
TWI767662B (zh) 半導體結構與其製作方法
TWI803209B (zh) 製造半導體元件之方法
US7135406B2 (en) Method for damascene formation using plug materials having varied etching rates
US20230065397A1 (en) Semiconductor structure and method for manufacturing thereof
TWI840706B (zh) 製造半導體裝置和圖案化半導體結構的方法
JP2007149953A (ja) 半導体製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200609

WD01 Invention patent application deemed withdrawn after publication