CN111261213A - 一种NOR Flash的擦除方法 - Google Patents

Abstract

一种NOR Flash的擦除方法，包括以下步骤：步骤S1、获取擦除指令；步骤S2、判断所获取的擦除指令是否为整个芯片擦除指令，若是，则进入步骤S3；若否，则判断所获取的擦除指令是否为上电后第一次擦除指令，若否，则进入步骤S3，若是，则刷新整个芯片，然后进入步骤S3；步骤S3、再次判断所获取的擦除指令是否为整个芯片擦除指令，若是，则对芯片的所有存储单元执行擦除操作；若否，则刷新芯片所选中的块；本发明提出的NOR Flash的擦除方法设计新颖，实用性强。

Description

一种NOR Flash的擦除方法

技术领域

本发明涉及存储器领域，尤其涉及一种NOR Flash的擦除方法。

背景技术

NOR Flash是一种以“块”为单位的非易失存储器。早先的非易失存储器块与块之间是相互独立不受干扰的，但随着工艺的进步和对芯片面积等要求，块与块之间共用位线（BL）和衬底（Sub），储存单元块的分布图如图1所示。当对选中的块进行写入或擦除操作时，在字线（WL）上施加高电压（写入加正高压，擦除加负高压），选中的块和未选中的块的BL都打开，由于漏电影响，未选中的块会受到不同程度的干扰，如果长时间只对选中的块操作而不对未选中的块操作，或者擦除操作时意外掉电，会导致该干扰不可逆，从而影响芯片的可靠性。

由于NOR Flash写入操作只能在已擦除的储存单元块内进行，在写操作之前必须先执行擦除操作，所以只要在每次擦除操作中修复该干扰即可。如图2所示，图2示出了现有NOR Flash的储存单元块的擦除操作流程图，传统的预防干扰的方法是在擦除状态流程中加入了刷新状态，图3为刷新前未选中的块的存储单元的电压分布的示意图；图4为刷新后未选中的块的存储单元的电压分布的示意图。刷新前，由于漏电等干扰，未选中的块WL（字线）电压分布可能在任何值，从而无法确定未选中的块的存储单元处于被擦除（逻辑1）还是被写入（逻辑0）状态。刷新后，被擦除的存储单元和被写入的存储单元能够被区分开。

然而，目前只有刷新选中的块来防止或者减少擦除操作所产生干扰，但在芯片测试过程中发现，在擦除过程中遇到掉电问题而无法完成一个完整的擦除操作时，若该掉电发生在刷新选中的块之前，那么存储单元势必会受到干扰而没有被修复，反复掉电会使受到干扰的存储单元无法修复，从而影响NOR Flash的可靠性导致数据读错的情况，且该情况不可逆。

发明内容

本发明针对上述技术问题，提出一种NOR Flash的擦除方法。

本发明所提出的技术方案如下：

本发明提出了一种NOR Flash的擦除方法，包括以下步骤：

步骤S1、获取擦除指令；

步骤S2、判断所获取的擦除指令是否为整个芯片擦除指令，若是，则进入步骤S3；若否，则判断所获取的擦除指令是否为上电后第一次擦除指令，若否，则进入步骤S3，若是，则刷新整个芯片，然后进入步骤S3；

所述刷新整个芯片的步骤包括：

步骤S21、采用第一电压对整个芯片的一存储单元进行电压校验，若通过校验，则进入步骤S23；若没有通过校验，则进入步骤S22；

步骤S22、采用第二电压对该整个芯片的一存储单元进行电压校验，第二电压高于第一电压，若通过校验，则进入步骤S23，若没有通过校验，则对该存储单元进行更新操作，然后重复步骤S22，直至进入步骤S23为止；

步骤S23、对芯片的另一存储单元执行步骤S21，直到整个芯片的所有存储单元均执行过步骤S21为止；

步骤S3、再次判断所获取的擦除指令是否为整个芯片擦除指令，若是，则对芯片的所有存储单元执行擦除操作；若否，则刷新芯片所选中的块；

所述刷新芯片所选中的块的步骤包括：

步骤S31、采用第一电压对芯片所选中的块的一存储单元进行电压校验，若通过校验，则进入步骤S33；若没有通过校验，则进入步骤S32；

步骤S32、采用第二电压对该芯片所选中的块的一存储单元进行电压校验，第二电压高于第一电压，若通过校验，则进入步骤S33，若没有通过校验，则对该存储单元进行更新操作，然后重复步骤S32，直至进入步骤S33为止；

步骤S33、对芯片所选中的块的另一存储单元执行步骤S31，直到该芯片所选中的块的所有存储单元均执行过步骤S31为止。

本发明上述的NOR Flash的擦除方法中，在步骤S21中，所述采用第一电压对整个芯片的一存储单元进行电压校验的步骤包括：

预设第一参考电流；给整个芯片的待电压校验的存储单元的字线上施加第一电压，在该待电压校验的存储单元中得到第一测试电流；若第一测试电流低于第一参考电流，则没有通过校验，若第一测试电流高于第一参考电流，则通过校验；

在步骤S22中，采用第二电压对该整个芯片的一存储单元进行电压校验的步骤包括：

预设第二参考电流；给整个芯片的待电压校验的存储单元的字线上施加第二电压，在该待电压校验的存储单元中得到第二测试电流；若第二测试电流高于第二参考电流，则没有通过校验，若第二测试电流低于第二参考电流，则通过校验；

在步骤S31中，所述采用第一电压对芯片所选中的块的一存储单元进行电压校验的步骤包括：给芯片所选中的块的待电压校验的存储单元的字线上施加第一电压，在该待电压校验的存储单元中得到第三测试电流；若第三测试电流低于第一参考电流，则没有通过校验，若第三测试电流高于第一参考电流，则通过校验；

在步骤S32中，所述采用第二电压对该芯片所选中的块的一存储单元进行电压校验的步骤包括：

给芯片所选中的块的待电压校验的存储单元的字线上施加第二电压，在该待电压校验的存储单元中得到第四测试电流；若第四测试电流高于第二参考电流，则没有通过校验，若第四测试电流低于第二参考电流，则通过校验。

本发明提出的NOR Flash的擦除方法，在芯片上电后，当接收有效的擦除指令时，先判断该指令是否为整个芯片擦除指令，若是，则直接执行现有擦除操作流程，因为整个芯片在擦除后无论如何掉电，只要上电后执行一个完整的整个芯片擦除指令，即对所有的存储单元进行擦除操作，擦除操作完成后，所有存储单元为被擦除单元，而不需要刷新状态来修复干扰问题。如果不是整个芯片擦除指令，则上电的第一个有效擦除指令首先进入刷新整个芯片状态，修复所有存储单元因掉电而受到干扰的问题，避免因擦除指令过程中掉电而导致未执行擦除操作的存储单元受到干扰而数据读错的情况。本发明提出的NOR Flash的擦除方法设计新颖，实用性强。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1示出了现有NOR Flash的储存单元块的分布图；

图2示出了现有NOR Flash的储存单元块的擦除操作流程图；

图3为刷新前未选中的块的存储单元的电压分布的示意图；

图4为刷新后未选中的块的存储单元的电压分布的示意图；

图5示出了本发明优选实施例的NOR Flash的擦除方法的流程示意图；

图6示出了图5所示的NOR Flash的擦除方法的在进入刷新整个芯片状态和退出刷新整个芯片状态的波形变化图。

具体实施方式

如图2所示，现有NOR Flash的储存单元块的擦除操作流程为：1）接收有效的擦除指令；2）进入传统擦除操作流程；3）判断所接收的擦除指令是否为整个芯片擦除指令；4）刷新芯片所选中的块；5）结束当前擦除指令。在整个擦除操作流程中，芯片在接收到一个有效的擦除指令后，擦除状态机进入传统擦除操作流程，结束该状态后，判断该擦除指令是否为整个芯片擦除指令，若否，为了防止擦除指令对其他地址产生干扰，状态机进入状态4刷新选中的块，若是，由于整个芯片擦除对全地址操作，没有对未操作的存储单元产生干扰的问题，故进入状态5结束当前擦除指令。但当擦除操作在状态2时突然掉电，使得擦除操作终止，则擦除操作状态机没有进入状态4进行刷新修复，如此便会导致未执行擦除操作的存储单元受到干扰，如果循环掉电擦除操作，将导致不可逆的数据读错情况。

为了解决上述问题，本发明提出了一种NOR Flash的擦除方法，在芯片上电后，当接收有效的擦除指令时，先判断该指令是否为整个芯片擦除指令，若是，则直接执行现有擦除操作流程，因为整个芯片在擦除后无论如何掉电，只要上电后执行一个完整的整个芯片擦除操作，即对所有的存储单元进行擦除操作，擦除操作完成后，所有存储单元为被擦除单元，而不需要刷新状态来修复干扰问题。如果不是整个芯片擦除指令，则上电的第一个有效擦除指令首先进入刷新整个芯片状态，修复所有存储单元因掉电而受到干扰的问题，避免因擦除指令过程中掉电而导致未执行擦除操作的存储单元受到干扰而数据读错的情况。

为了使本发明的技术目的、技术方案以及技术效果更为清楚，以便于本领域技术人员理解和实施本发明，下面将结合附图及具体实施例对本发明做进一步详细的说明。

如图5所示，图5示出了本发明优选实施例的NOR Flash的擦除方法的流程示意图。具体地，NOR Flash的擦除方法，包括以下步骤：

步骤S1、获取擦除指令；

步骤S2、判断所获取的擦除指令是否为整个芯片擦除指令，若是，则进入步骤S3；若否，则判断所获取的擦除指令是否为上电后第一次擦除指令，若否，则进入步骤S3，若是，则刷新整个芯片，然后进入步骤S3；

所述刷新整个芯片的步骤包括：

步骤S21、采用第一电压对整个芯片的一存储单元进行电压校验，若通过校验，则进入步骤S23；若没有通过校验，则进入步骤S22；

步骤S22、采用第二电压对该整个芯片的一存储单元进行电压校验，第二电压高于第一电压，若通过校验，则进入步骤S23，若没有通过校验，则对该存储单元进行更新操作，然后重复步骤S22，直至进入步骤S23为止；

步骤S23、对芯片的另一存储单元执行步骤S21，直到整个芯片的所有存储单元均执行过步骤S21为止；

步骤S3、再次判断所获取的擦除指令是否为整个芯片擦除指令，若是，则对芯片的所有存储单元执行擦除操作；若否，则刷新芯片所选中的块；

所述刷新芯片所选中的块的步骤包括：

步骤S31、采用第一电压对芯片所选中的块的一存储单元进行电压校验，若通过校验，则进入步骤S33；若没有通过校验，则进入步骤S32；

步骤S32、采用第二电压对该芯片所选中的块的一存储单元进行电压校验，第二电压高于第一电压，若通过校验，则进入步骤S33，若没有通过校验，则对该存储单元进行更新操作，然后重复步骤S32，直至进入步骤S33为止；

步骤S33、对芯片所选中的块的另一存储单元执行步骤S31，直到该芯片所选中的块的所有存储单元均执行过步骤S31为止。

在上述技术方案中，第一电压为低电压，第二电压为高电压。当低电压校验通过后说明被校验对象为擦除状态的存储单元，不需要高电压校验和更新操作，直接对下一存储单元低电压校验，如果低电压校验不通过，则进行高电压校验，若高电压校验通过，说明被校验对象属于被写入的存储单元，则不需要执行写入操作和更新操作；直接对再下一个存储单元先后做低电压校验和高电压校验，若低电压校验和高电压校验都不通过，说明被校验对象处于擦除和写入状态之间，此时需要对其进行更新操作，将其写成被写入的存储单元。无论擦除指令发送的是什么地址，全芯片刷新从第0个存储单元开始，最后一个存储单元结束逐一进行校验修复。其中，要想写入数据必须重新对块进行擦除，而擦除前需要对数据进行备份到RAM中，再擦除，再写入。把NOR Flash的擦除和写入结合一下就是更新。

具体地，在步骤S21中，所述采用第一电压对整个芯片的一存储单元进行电压校验的步骤包括：

预设第一参考电流；给整个芯片的待电压校验的存储单元的字线上施加第一电压，在该待电压校验的存储单元中得到第一测试电流；若第一测试电流低于第一参考电流，则没有通过校验，若第一测试电流高于第一参考电流，则通过校验；

在步骤S22中，采用第二电压对该整个芯片的一存储单元进行电压校验的步骤包括：

预设第二参考电流；给整个芯片的待电压校验的存储单元的字线上施加第二电压，在该待电压校验的存储单元中得到第二测试电流；若第二测试电流高于第二参考电流，则没有通过校验，若第二测试电流低于第二参考电流，则通过校验；

在步骤S31中，所述采用第一电压对芯片所选中的块的一存储单元进行电压校验的步骤包括：给芯片所选中的块的待电压校验的存储单元的字线上施加第一电压，在该待电压校验的存储单元中得到第三测试电流；若第三测试电流低于第一参考电流，则没有通过校验，若第三测试电流高于第一参考电流，则通过校验；

在步骤S32中，所述采用第二电压对该芯片所选中的块的一存储单元进行电压校验的步骤包括：

给芯片所选中的块的待电压校验的存储单元的字线上施加第二电压，在该待电压校验的存储单元中得到第四测试电流；若第四测试电流高于第二参考电流，则没有通过校验，若第四测试电流低于第二参考电流，则通过校验。

如图5和图6所示，图6示出了图5所示的NOR Flash的擦除方法的在进入刷新整个芯片状态和退出刷新整个芯片状态的波形变化图。状态1为接收有效的擦除指令，产生erase_cmd_flag（有效擦除操作标示位），状态2和4为判断chip_erase_flag（整个芯片擦除标示位）是否为1，状态6为判断frist_erase_flag（上电第一次擦除操作标示位）是否为1，状态3为传统擦除操作流程，状态5为刷新选中的块状态，状态7为刷新整个芯片状态，状态8为结束状态。进入状态7的条件为：frist_erase_flag为逻辑高、erase_cmd_flag为逻辑高，且chip_erase_flag为逻辑低。进入状态7后，下一个CLK上升沿拉低first_erase_flag，确保下一个擦除指令不进入刷新整个芯片状态，节约擦除时间。退出状态7为最后一个地址（3FFFFF）检验修复结束。图6中地址A[18:2]变化为理想情况，低电压校验通过后直接进入下一个地址校验，000000开始，3FFFFF结束。图中CLK为地址和控制信号翻转时钟，上沿采集数据，图中erase_status为擦除操作状态机，frist_erase_flag、erase_cmd_flag和chip_erase_flag满足图中条件后erase_status进入刷新全芯片状态，进行校验修复操作。

综上所述，针对本发明NOR Flash的擦除方法的流程：

1）当前指令为有效的整个芯片擦除指令，erase_cmd_flag和chip_erase_flag为逻辑高，经过状态2判断为真，擦除状态机经过状态3操作后经过状态4判断为真，直接进入结束状态8结束当前擦除指令且erase_cmd_flag和chip_erase_flag拉低。

2）当前指令为非上电后的第一个有效的非整个芯片擦除指令， erase_cmd_flag为逻辑高，chip_erase_flag为逻辑低，frist_erase_flag为逻辑低，经过状态2判断为假，再在状态6判断为假，擦除状态机进入状态3执行其他必要的擦除指令状态流程，完成后经过状态4判断为假，进入状态5对选中的块刷新，刷新完成后进入结束状态8结束当前擦除指令且erase_cmd_flag拉低。

3）当前指令为上电后第一次有效的非全芯片擦除指令，erase_cmd_flag为逻辑高，chip_erase_flag为逻辑低，frist_erase_flag为逻辑高，经过状态2判断为假，进一步状态6判断为真，擦除操作状态机进入状态7，frist_erase_flag拉低，刷新完全芯片后，进入状态3执行其他必要的擦除指令操作流程，完成后经过状态4判断为假，进入状态5进行选中的块刷新，刷新完成后进入结束状态8结束当前擦除指令且erase_cmd_flag拉低。

上述流程1中，由于整个芯片擦除指令是对整个芯片擦操作，不存在擦除操作中对其他未执行擦除操作的存储单元造成干扰的行为，故无论是否上电后的第一次擦除操作都不需要额外的刷新来修复干扰；流程1中如果不掉电，状态5可以减小因擦除操作产生的干扰概率。如果掉电，若重新上电后接收到的指令为整个芯片擦除指令则走流程1流程，若重新上电后接收到的指令为非整个芯片擦除指令则走流程3；流程3中接收指令后直接进入状态7刷新整个芯片，状态7刷新整个芯片可以确保不会因为芯片在擦除操作过程中反复掉电而产生干扰的问题。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (2)

1.一种NOR Flash的擦除方法，其特征在于，包括以下步骤：

步骤S1、获取擦除指令；

步骤S2、判断所获取的擦除指令是否为整个芯片擦除指令，若是，则进入步骤S3；若否，则判断所获取的擦除指令是否为上电后第一次擦除指令，若否，则进入步骤S3，若是，则刷新整个芯片，然后进入步骤S3；

所述刷新整个芯片的步骤包括：

步骤S21、采用第一电压对整个芯片的一存储单元进行电压校验，若通过校验，则进入步骤S23；若没有通过校验，则进入步骤S22；

步骤S22、采用第二电压对该整个芯片的一存储单元进行电压校验，第二电压高于第一电压，若通过校验，则进入步骤S23，若没有通过校验，则对该存储单元进行更新操作，然后重复步骤S22，直至进入步骤S23为止；

步骤S23、对芯片的另一存储单元执行步骤S21，直到整个芯片的所有存储单元均执行过步骤S21为止；

步骤S3、再次判断所获取的擦除指令是否为整个芯片擦除指令，若是，则对芯片的所有存储单元执行擦除操作；若否，则刷新芯片所选中的块；

所述刷新芯片所选中的块的步骤包括：

步骤S31、采用第一电压对芯片所选中的块的一存储单元进行电压校验，若通过校验，则进入步骤S33；若没有通过校验，则进入步骤S32；

步骤S32、采用第二电压对该芯片所选中的块的一存储单元进行电压校验，第二电压高于第一电压，若通过校验，则进入步骤S33，若没有通过校验，则对该存储单元进行更新操作，然后重复步骤S32，直至进入步骤S33为止；

步骤S33、对芯片所选中的块的另一存储单元执行步骤S31，直到该芯片所选中的块的所有存储单元均执行过步骤S31为止。

2.根据权利要求1所述的NOR Flash的擦除方法，其特征在于，在步骤S21中，所述采用第一电压对整个芯片的一存储单元进行电压校验的步骤包括：

预设第一参考电流；给整个芯片的待电压校验的存储单元的字线上施加第一电压，在该待电压校验的存储单元中得到第一测试电流；若第一测试电流低于第一参考电流，则没有通过校验，若第一测试电流高于第一参考电流，则通过校验；

在步骤S22中，采用第二电压对该整个芯片的一存储单元进行电压校验的步骤包括：

预设第二参考电流；给整个芯片的待电压校验的存储单元的字线上施加第二电压，在该待电压校验的存储单元中得到第二测试电流；若第二测试电流高于第二参考电流，则没有通过校验，若第二测试电流低于第二参考电流，则通过校验；

在步骤S31中，所述采用第一电压对芯片所选中的块的一存储单元进行电压校验的步骤包括：

给芯片所选中的块的待电压校验的存储单元的字线上施加第一电压，在该待电压校验的存储单元中得到第三测试电流；若第三测试电流低于第一参考电流，则没有通过校验，若第三测试电流高于第一参考电流，则通过校验；

在步骤S32中，所述采用第二电压对该芯片所选中的块的一存储单元进行电压校验的步骤包括：

给芯片所选中的块的待电压校验的存储单元的字线上施加第二电压，在该待电压校验的存储单元中得到第四测试电流；若第四测试电流高于第二参考电流，则没有通过校验，若第四测试电流低于第二参考电流，则通过校验。

Images