CN111244168B - 一种显示基板及其制备方法、显示装置 - Google Patents
一种显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN111244168B CN111244168B CN202010074944.9A CN202010074944A CN111244168B CN 111244168 B CN111244168 B CN 111244168B CN 202010074944 A CN202010074944 A CN 202010074944A CN 111244168 B CN111244168 B CN 111244168B
- Authority
- CN
- China
- Prior art keywords
- substrate
- region
- source
- gate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 203
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 240
- 239000010408 film Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 34
- 239000011229 interlayer Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 238000004380 ashing Methods 0.000 claims description 6
- 101000717962 Bos taurus Aldehyde dehydrogenase, dimeric NADP-preferring Proteins 0.000 claims 1
- 238000005286 illumination Methods 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 description 22
- 150000004706 metal oxides Chemical class 0.000 description 22
- 239000000463 material Substances 0.000 description 21
- 238000001312 dry etching Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 230000009194 climbing Effects 0.000 description 7
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例提供一种显示基板及其制备方法、显示装置，涉及显示技术领域，可改善因光照影响薄膜晶体管的特性的问题。一种显示基板，包括衬底、依次设置于衬底上的缓冲层和薄膜晶体管；薄膜晶体管包括依次层叠设置于衬底上的有源层、栅绝缘层、以及栅极；其中，有源层沿第一方向延伸；有源层包括沟道区，栅极在衬底上的正投影为栅极区；沿与第一方向垂直的第二方向，栅极区的边沿超出沟道区的边沿；第一方向和第二方向与衬底的厚度方向垂直；在栅极区超出沟道区的区域，缓冲层背离衬底的表面具有第一凹槽。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
随着显示技术的发展，大尺寸的8K显示屏为未来重点开发研究的产品之一。
由于面板的集成度的进一步提高，背板各个膜层将排列为规则性的微结构。一方面，这种微结构会对环境光进行散射，部分散射光从显示区的子像素区域散射至显示区的非子像素区域，从而照射到薄膜晶体管的有源层上；另一方面，各个膜层的折射率不相同，部分环境光经过多次折射后，也可能从显示区的子像素区域折射至显示区的非子像素区域。
而有源层受到光照后，将会影响薄膜晶体管的特性。尤其是像素电路中的驱动晶体管，在光的作用下，驱动晶体管的阈值电压会发生漂移，从而导致显示面板产生低灰阶发亮的现象。
发明内容
本发明的实施例提供一种显示基板及其制备方法、显示装置，可改善因光照影响薄膜晶体管的特性的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种显示基板，包括衬底、依次设置于所述衬底上的缓冲层和薄膜晶体管；所述薄膜晶体管包括依次层叠设置于所述衬底上的有源层、栅绝缘层、以及栅极；其中，所述有源层沿第一方向延伸；所述有源层包括沟道区，所述栅极在所述衬底上的正投影为栅极区；沿与所述第一方向垂直的第二方向，所述栅极区的边沿超出所述沟道区的边沿；所述第一方向和所述第二方向与所述衬底的厚度方向垂直；在所述栅极区超出所述沟道区的区域，所述缓冲层背离所述衬底的表面具有第一凹槽。
可选的，所述显示基板还包括设置于所述栅极背离所述衬底一侧的层间绝缘层、源极和漏极；所述有源层还包括位于所述栅极区两侧的源极区和漏极区；所述源极和所述漏极在所述衬底上的正投影为源漏区，所述源漏区覆盖所述源极区和所述漏极区。
可选的，沿所述第二方向，源漏区的边沿超出所述源极区和所述漏极区的边沿；在所述源漏区超出所述源极区和所述漏极区的区域，所述缓冲层背离所述衬底的表面具有第二凹槽，和/或，所述层间绝缘层背离所述衬底的表面具有第三凹槽。
可选的，所述沟道区和所述第一凹槽在所述衬底上的正投影所在的区域具有间隔。
可选的，D1＝DGI+Dg-Da；其中，D1为所述第一凹槽的深度，DGI为所述栅绝缘层的厚度，Dg为所述栅极的厚度，Da为所述有源层的厚度。
可选的，D2＝DSD+DILD+DGI+Dg-Da；其中，D2为所述第二凹槽与所述第三凹槽的深度和，DSD为所述源极和所述漏极的厚度，DILD为所述层间绝缘层的厚度，DGI为所述栅绝缘层的厚度，Dg为所述栅极的厚度，Da为所述有源层的厚度。
可选的，所述显示基板还包括设置于所述衬底与所述薄膜晶体管之间的遮光层，所述遮光层在所述衬底上的正投影覆盖所述薄膜晶体管在所述衬底上的正投影。
第二方面，提供一种显示装置，包括第一方面所述的显示基板。
第三方面，提供一种显示基板的制备方法，包括：在衬底上缓冲层，所述缓冲层背离所述衬底的表面具有第一凹槽；在所述缓冲层背离所述衬底一侧形成薄膜晶体管，所述薄膜晶体管包括依次层叠的有源层、栅绝缘层、以及栅极；所述有源层沿第一方向延伸；其中，所述有源层包括沟道区，所述栅极在所述衬底上的正投影为栅极区；沿与所述第一方向垂直的第二方向，所述栅极区的边沿超出所述沟道区的边沿，所述第一凹槽位于所述栅极区超出所述沟道区的区域；所述第一方向和所述第二方向与所述衬底的厚度方向垂直。
可选的，所述沟道区和所述第一凹槽在所述衬底上的正投影所在的区域具有间隔，形成所述缓冲层和所述薄膜晶体管，包括：在所述衬底上依次形成缓冲薄膜、半导体薄膜、以及第一光刻胶；利用半色调掩模板对所述第一光刻胶进行曝光，显影后形成第一完全保留部分、第一半保留部分和第一完全去除部分；所述第一完全去除部分与待形成的所述第一凹槽对应，所述第一完全保留部分与待形成的所述有源层对应，所述第一半保留部分与其他区域对应；依次对所述半导体薄膜和所述缓冲薄膜进行刻蚀，分别形成半导体图案和缓冲层；所述缓冲层包括所述第一凹槽；采用灰化工艺去除所述第一半保留部分；对所述半导体图案进行刻蚀，形成所述有源层。
可选的，所述有源层还包括位于所述栅极区两侧的源极区和漏极区；在形成所述栅极之后，所述显示基板的制备方法还包括：在所述栅极背离所述衬底一侧形成层间绝缘层、源极和漏极；所述源极区和所述漏极区在所述衬底上的正投影为源漏区，所述源漏区覆盖所述源极区和所述漏极区。
可选的，依次对所述半导体薄膜和所述缓冲薄膜进行刻蚀，分别形成半导体图案和缓冲层；所述缓冲层包括所述第一凹槽和第二凹槽；其中，所述第二凹槽位于所述源漏区超出所述源极区和所述漏极区的区域。
可选的，形成所述层间绝缘层，包括：在所述衬底上依次形成绝缘薄膜和第二光刻胶；利用半色调掩模对所述第二光刻胶进行曝光，显影后形成第二完全保留部分、第二半保留部分和第二完全去除部分；所述第二完全去除部分与待形成的过孔对应，所述第二半保留部分与待形成的第三凹槽对应，所述第二完全保留部分与其他区域对应；对所述绝缘薄膜进行刻蚀，形成绝缘图案；采用灰化工艺去除所述第二半保留部分；对所述绝缘图案进行刻蚀，形成所述层间绝缘层；所述层间绝缘层包括所述过孔和所述第三凹槽，所述源极和所述漏极通过所述过孔与所述有源层接触，所述第三凹槽位于所述源漏区超出所述源极区和所述漏极区的区域。
本发明实施例提供一种显示基板及其制备方法、显示装置，显示基板包括有源层和栅极。其中，有源层包括与栅极重叠的沟道区，在沟道区，栅极可遮挡沿缓冲层指向衬底方向射入显示基板的部分光线，避免该部分光线从有源层靠近栅极的表面照射到有源层上。在此基础上，栅极区的边沿还超出沟道区的边沿，在栅极区超出沟道区的区域，缓冲层背离衬底的表面还具有第一凹槽，这样一来，栅极中与第一凹槽在衬底上的正投影重叠的部分，将会随着第一凹槽下沉，且栅极中下沉的部分可以遮挡从有源层的侧面照射到有源层上的至少部分光线。照射到有源层上的光线减少，可改善因光照影响薄膜晶体管的特性的问题；尤其对于像素电路中的驱动晶体管，可改善驱动晶体管阈值电压漂移的问题，从而当所述显示基板应用于显示面板时，改善显示面板低灰阶发亮的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示装置的示意图；
图2为本发明实施例提供的一种显示基板的俯视示意图；
图3为图2中A-A1向的剖视图；
图4为图2中A-A1向的剖视图；
图5为图2中B-B1向的剖视图；
图6为图2中B-B1向的剖视图；
图7为本发明实施例提供的一种制备显示基板的流程图；
图8为本发明实施例提供的一种制备显示基板的过程图；
图9为本发明实施例提供的一种制备缓冲层和有源层的流程示意图；
图10为本发明实施例提供的一种制备缓冲层和有源层的过程示意图；
图11为本发明实施例提供的一种制备缓冲层和有源层的过程示意图；
图12为本发明实施例提供的一种制备缓冲层和有源层的过程示意图；
图13为本发明实施例提供的一种制备缓冲层和有源层的过程示意图；
图14为本发明实施例提供的一种制备层间绝缘层的流程示意图；
图15为本发明实施例提供的一种制备层间绝缘层的过程示意图；
图16为本发明实施例提供的一种制备层间绝缘层的过程示意图；
图17为本发明实施例提供的一种制备层间绝缘层的过程示意图；
图18为本发明实施例提供的一种制备层间绝缘层的过程示意图。
附图标记：
1-框架；2-显示面板；3-电路板；4-盖板；10-衬底；11-缓冲层；121-有源层；1211-半导体薄膜；1212-半导体图案；122-栅绝缘层；123-栅极；124-层间绝缘层；1241-绝缘薄膜；1242-绝缘图案；125-源极；126-漏极；13-遮光层；21-第一光刻胶；22-第二光刻胶。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
显示装置可以用作手机、平板电脑、个人数字助理(personal digitalassistant，PDA)、车载电脑等，本发明实施例对显示装置的具体用途不做特殊限制。
如图1所示，该显示装置例如可以包括框架1、显示面板2、电路板3、盖板4、以及摄像头等其他电子配件。其中，显示面板2包括显示基板。
显示面板2例如可以是液晶显示器、有机发光二极管(Organic Light-EmittingDiode，简称OLED)显示装置、或量子点(Quantum Dot Light Emitting Diodes，简称QLED)显示装置、或微发光二极管(Micro Light Emitting Diode Display，简称Micro LED)显示装置、或液晶显示面板等。
以上述显示面板2为OLED显示面板为例，若上述显示面板2的出光方向为顶发光，则框架1可以是U形框架，显示面板2和电路板3设置于框架1中。盖板4设置于显示面板2的出光侧，电路板3设置于显示面板2背离盖板4一侧。
本发明实施例提供一种显示基板，可以用作上述显示装置中的显示基板。当然，上述显示基板还可以应用于其他显示装置，本发明实施例对此不作特殊限定。
如图2-图4所示，该显示基板包括衬底10、依次设置于衬底10上的缓冲层11和薄膜晶体管；薄膜晶体管包括依次层叠设置于衬底10上的有源层121、栅绝缘层122、以及栅极123；其中，有源层121沿第一方向延伸；有源层121包括沟道区，栅极123在衬底10上的正投影为栅极区；沿与第一方向垂直的第二方向，栅极区的边沿超出沟道区的边沿；第一方向和第二方向与衬底10的厚度方向垂直；在栅极区超出沟道区的区域，缓冲层11背离衬底10的表面具有第一凹槽。
此处，所述薄膜晶体管例如可以是顶栅型薄膜晶体管。
在一些实施例中，在一些实施例中，有源层121的材料可以包括低温多晶硅、金属氧化物、单晶硅等。
在一些实施例中，本领域的技术人员应该知道，有源层121的沟道区是指：有源层121中在衬底10上的正投影与栅极123在衬底10上的正投影重叠的区域。
在一些实施例中，第一凹槽的外边沿在衬底10上的正投影，可以恰好与栅极区的外边沿重叠；或者，第一凹槽的外边沿在衬底10上的正投影，也可以超出栅极区的外边沿。
在一些实施例中，如图3所示，沿第一方向，第一凹槽在衬底10上的正投影与沟道区之间具有间隔；或者，如图4所示，沿第一方向，第一凹槽在衬底10上的正投影中靠近有源层121的边沿，恰好与沟道区的边沿交叠。
在一些实施例中，不对第一凹槽的深度进行限定，只要栅极123中位于第一凹槽中的部分，可以随着第一凹槽下沉即可。
在一些实施例中，栅极123的材料可遮光。示例的，栅极123的材料包括金属。
本发明实施例提供一种显示基板，显示基板包括有源层121和栅极123。其中，有源层121包括与栅极123重叠的沟道区，在沟道区，栅极123可遮挡沿缓冲层11指向衬底10方向射入显示基板的部分光线，避免该部分光线从有源层121靠近栅极123的表面照射到有源层121上。在此基础上，栅极区的边沿还超出沟道区的边沿，在栅极区超出沟道区的区域，缓冲层11背离衬底10的表面还具有第一凹槽，这样一来，栅极123中与第一凹槽在衬底10上的正投影重叠的部分，将会随着第一凹槽下沉，且栅极123中下沉的部分可以遮挡从有源层121的侧面照射到有源层121上的至少部分光线。照射到有源层121上的光线减少，可改善因光照影响薄膜晶体管的特性的问题；尤其对于像素电路中的驱动晶体管，可改善驱动晶体管阈值电压漂移的问题，从而当所述显示基板应用于显示面板时，改善显示面板低灰阶发亮的问题。
可选的，如图5和图6所示，所述显示基板还包括设置于栅极123背离衬底10一侧的层间绝缘层124、源极125和漏极126；有源层121还包括位于栅极区两侧的源极区和漏极区；源极125和漏极126在衬底10上的正投影为源漏区，源漏区覆盖源极区和漏极区。
在一些实施例中，可以对源极区和漏极区进行导体化处理，以提高源极125和漏极126与有源层121之间的欧姆接触，使顶栅型薄膜晶体管具有较好的开关特性。
在一些实施例中，对源极区和漏极区进行导体化处理的工艺，与有源层121的材料有关。
示例的，有源层121的材料包括金属氧化物，可以采用化学气相沉积法(ChemicalVapor Deposition，简称CVD)，利用包含H原子的气体对位于源极区和漏极区的金属氧化物进行导体化处理。其中，包含H原子的气体可以是氢气(H2)或者氨气(NH3)，H原子(或离子)可以对金属氧化物进行离子轰击，将金属氧化物中的O离子去除。
或者，可以利用干法刻蚀对源极区和漏极区的金属氧化物进行导体化处理，由于干法刻蚀对金属氧化物无刻蚀作用，可利用干法刻蚀时的气体中包含的原子对金属氧化物进行轰击，将金属氧化物中的金属与氧之间的化学键打断，从而使金属氧化物失氧。其中，干法刻蚀所用的气体可以是氦气，对金属氧化物进行轰击的原子为氦原子。
在一些实施例中，沟道区和栅绝缘层122在衬底10上的正投影可以与栅极123在衬底10上的正投影完全重叠。这样一来，可以通过同一道掩模板(mask)形成栅极123和栅绝缘层122，并对源极区和漏极区进行导体化处理，以节省制备成本。具体过程包括：
在缓冲层11背离衬底10一侧依次形成半导体薄膜、栅绝缘薄膜、导电薄膜，并对半导体薄膜进行图案化处理，得到的图案与有源层121的图案相同；之后，采用同一道mask依次对导电薄膜和栅绝缘薄膜进行图案化处理，以得到栅极123和栅绝缘层122；最后，仍然利用该mask对图案化处理后的半导体薄膜进行导体化处理，以得到有源层121。
在一些实施例中，源极125和漏极126的材料遮光。示例的，源极125和漏极126的材料包括金属。
本发明实施例中，通过使源漏区覆盖有源层121的源极区和漏极区，可以利用源极125和漏极126遮挡沿缓冲层11指向衬底10方向射入显示基板的部分光线，避免该部分光线从有源层121靠近源极125和漏极126的表面照射到有源层121上。照射到有源层121上的光线减少，可改善因光照影响薄膜晶体管的特性的问题；尤其对于像素电路中的驱动晶体管，可改善驱动晶体管阈值电压漂移的问题，从而当所述显示基板应用于显示面板时，改善显示面板低灰阶发亮的问题。
可选的，如图5和图6所示，沿第二方向，源漏区的边沿超出源极区和漏极区的边沿；在源漏区超出源极区和漏极区的区域，缓冲层11背离衬底10的表面具有第二凹槽，和/或，层间绝缘层124背离衬底10的表面具有第三凹槽。
在一些实施例中，第二凹槽的外边沿在衬底10上的正投影，可以恰好与源漏区的外边沿重叠；或者，第二凹槽的外边沿在衬底10上的正投影，也可以超出源漏区的外边沿。
第三凹槽的外边沿在衬底10上的正投影，可以恰好与源漏区的外边沿重叠；或者，第三凹槽的外边沿在衬底10上的正投影，也可以超出源漏区的外边沿。
在一些实施例中，沿第一方向，第二凹槽在衬底10上的正投影与沟道区之间具有间隔；或者，沿第一方向，第二凹槽在衬底10上的正投影中靠近有源层121的边沿，恰好与沟道区的边沿交叠。
沿第一方向，第三凹槽在衬底10上的正投影与沟道区之间具有间隔；或者，沿第一方向，第三凹槽在衬底10上的正投影中靠近有源层121的边沿，恰好与沟道区的边沿交叠。
在一些实施例中，不对第二凹槽和第三凹槽的深度进行限定，只要源极125和漏极126中与第二凹槽和/或第三凹槽重叠的部分，可以随着第二凹槽和/或第三凹槽下沉即可。
本发明实施例中，在源漏区超出源极区和漏极区的区域，缓冲层11背离衬底10的表面还具有第二凹槽，和/或，层间绝缘层124背离衬底10的表面具有第三凹槽，这样一来，源极125和漏极126中与第二凹槽和/或第三凹槽在衬底10上的正投影重叠的部分，将会随着第二凹槽和/或第三凹槽下沉，且源极125和漏极126中下沉的部分可以遮挡由有源层121的侧面照射到有源层121上的至少部分光线。照射到有源层121上的光线减少，可改善因光照影响薄膜晶体管的特性的问题；尤其对于像素电路中的驱动晶体管，可改善驱动晶体管阈值电压漂移的问题，从而当所述显示基板应用于显示面板时，改善显示面板低灰阶发亮的问题。
可选的，如图3所示，沟道区和第一凹槽在衬底10上的正投影所在的区域具有间隔。
本发明实施例中，通过使沟道区和第一凹槽在衬底10上的正投影所在的区域具有间隔，可使栅极123在爬坡时经过两次下沉。一次下沉为因有源层121的图案下沉，另一次下沉为因第一凹槽下沉。这样一来，可使栅极123在爬坡处形成台阶，避免栅极123在爬坡处断线。
同理，源极区和漏极区与第二凹槽和/或第三凹槽在衬底10上的正投影所在的区域也可以具有间隔。这样一来，可以避免源极125和漏极126在爬坡处断线。
可选的，参考图3所示，第一凹槽的深度为D1，D1＝DGI+Dg-Da。其中，DGI为栅绝缘层122的厚度，Dg为栅极123的厚度，Da为有源层121的厚度。
可选的，参考图5所示，第二凹槽与第三凹槽的深度和为D2，D2＝DSD+DILD+DGI+Dg-Da。其中，D2为第二凹槽与第三凹槽的深度和，DSD为源极125和漏极126的厚度，DILD为层间绝缘层124的厚度，DGI为栅绝缘层122的厚度，Dg为栅极123的厚度，Da为有源层121的厚度。
以与衬底10的厚度方向平行的表面为参考面。栅极123中与第一凹槽重叠的部分，在所述参考面上的正投影恰好与有源层121在衬底10上的正投影重叠，这样一来，可恰好利用栅极123中下沉的部分遮挡从有源层121侧面射入有源层121的光线。源极125和漏极126中与第二凹槽和/或第三凹槽重叠的部分，在所述参考面上的正投影恰好与有源层层121在衬底10上的正投影重叠，这样一来，可恰好利用源极125和漏极126中下沉的部分遮挡从有源层121侧面射入有源层121的光线。
可选的，如图3-图6所示，所述显示基板还包括设置于衬底10与薄膜晶体管之间的遮光层13，遮光层13在衬底10上的正投影覆盖薄膜晶体管在衬底10上的正投影。
在一些实施例中，不对遮光层13的材料进行限定，只要遮光层13可以遮光即可。
示例的，遮光层13的材料包括金属。
在一些实施例中，在遮光层13的材料包括金属的情况下，遮光层13可以包括多种信号走线，信号走线的一端与用于驱动显示面板显示的电路板电连接、另一端与显示基板上的其他导电结构电连接。
示例的，以显示面板为OLED显示面板为例，OLED显示面板的显示基板包括像素电路，像素电路至少包括一个开关晶体管、一个驱动晶体管、一个存储电容。
如图6所示，遮光层13中的一种信号走线与驱动晶体管的第一极电连接，用于向驱动晶体管提供VDD信号；遮光层13中的另一种信号走线与OLED显示面板中发光器件的阴极电连接，用于向发光器件提供VSS信号。
本发明实施例中，通过在衬底10与薄膜晶体管之间设置遮光层13，可防止光线从衬底10一侧入射至显示基板的光线照射到薄膜晶体管上，从而影响薄膜晶体管的特性。
本发明实施例还提供一种显示基板的制备方法，如图7所示，可通过如下步骤实现：
S11、如图8所示，在衬底10上缓冲层11，缓冲层11背离衬底10的表面具有第一凹槽。
在一些实施例中，不对第一凹槽的深度进行限定，只要待形成的栅极123中位于第一凹槽中的部分，可以随着第一凹槽下沉即可。
在一些实施例中，在形成缓冲层11之前，所述显示基板的制备方法还可以包括：在衬底10上形成遮光层13，遮光层13在衬底10上的正投影覆盖薄膜晶体管在衬底10上的正投影。遮光层13可防止光线从衬底10一侧入射至显示基板的光线照射到薄膜晶体管上，从而影响薄膜晶体管的特性。
在一些实施例中，不对遮光层13的材料进行限定，只要遮光层13可以遮光即可。
示例的，遮光层13的材料包括金属。
在一些实施例中，在遮光层13的材料包括金属的情况下，遮光层13可以包括多种信号走线，信号走线的一端与用于驱动显示面板显示的电路板电连接、另一端与显示基板上的其他导电结构电连接。
示例的，以显示面板为OLED显示面板为例，OLED显示面板的显示基板包括像素电路，像素电路至少包括一个开关晶体管、一个驱动晶体管、一个存储电容。
如图6所示，遮光层13中的一种信号走线与驱动晶体管的第一极电连接，用于向驱动晶体管提供VDD信号；遮光层13中的另一种信号走线与OLED显示面板中发光器件的阴极电连接，用于向发光器件提供VSS信号。
S12、如图3和图4所示，在缓冲层11背离衬底10一侧形成薄膜晶体管，薄膜晶体管包括依次层叠的有源层121、栅绝缘层122、以及栅极123；有源层121沿第一方向延伸；其中，有源层121包括沟道区，栅极123在衬底10上的正投影为栅极区；沿与第一方向垂直的第二方向，栅极区的边沿超出沟道区的边沿，第一凹槽位于栅极区超出沟道区的区域；第一方向和第二方向与衬底10的厚度方向垂直。
在一些实施例中，在一些实施例中，有源层121的材料可以包括低温多晶硅、金属氧化物、单晶硅等。
在一些实施例中，本领域的技术人员应该知道，有源层121的沟道区是指：有源层121中在衬底10上的正投影与栅极123在衬底10上的正投影重叠的区域。
在一些实施例中，第一凹槽的外边沿在衬底10上的正投影，可以恰好与栅极区的外边沿重叠；或者，第一凹槽的外边沿在衬底10上的正投影，也可以超出栅极区的外边沿。
在一些实施例中，如图3所示，沿第一方向，第一凹槽在衬底10上的正投影与沟道区之间具有间隔；或者，如图4所示，沿第一方向，第一凹槽在衬底10上的正投影中靠近有源层121的边沿，恰好与沟道区的边沿交叠。
在一些实施例中，栅极123的材料可遮光。示例的，栅极123的材料包括金属。
本发明实施例提供一种显示基板的制备方法，一方面，在沟道区，栅极123可遮挡沿缓冲层11指向衬底10方向射入显示基板的部分光线，避免该部分光线从有源层121靠近栅极123的表面照射到有源层121上。另一方面，通过在缓冲层11的背离衬底10的表面形成第一凹槽，且第一凹槽位于栅极区超出沟道区的区域。这样一来，栅极中位于第一凹槽中的部分可以随着第一凹槽下沉，且栅极123中下沉的部分可以遮挡从有源层121的侧面照射到有源层121上的至少部分光线。照射到有源层121上的光线减少，可改善因光照影响薄膜晶体管的特性的问题；尤其对于像素电路中的驱动晶体管，可改善驱动晶体管阈值电压漂移的问题，从而当所述显示基板应用于显示面板时，改善显示面板低灰阶发亮的问题。
可选的，沟道区和第一凹槽在衬底10上的正投影所在的区域具有间隔，形成缓冲层11和薄膜晶体管，如图9所示，可通过如下步骤实现：
S21、如图10所示，如图在衬底10上依次形成缓冲薄膜111、半导体薄膜1211、以及第一光刻胶21。
此处，第一光刻胶21可以是正性光刻胶，也可以是负性光刻胶。
S22、如图11所示，利用半色调掩模板对第一光刻胶21进行曝光，显影后形成第一完全保留部分、第一半保留部分和第一完全去除部分；第一完全去除部分与待形成的第一凹槽对应，第一完全保留部分与待形成的有源层121对应，第一半保留部分与其他区域对应。
S23、如图12所示，依次对半导体薄膜1211和缓冲薄膜111进行刻蚀，分别形成半导体图案1212和缓冲层11；缓冲层11包括第一凹槽。
在一些实施例中，可以采用湿法刻蚀对半导体薄膜1211进行刻蚀。可以采用湿法刻蚀或干法刻蚀对缓冲薄膜111进行刻蚀。
其中，当采用湿法刻蚀对半导体薄膜1211和缓冲薄膜111进行刻蚀时，由于半导体薄膜1211的材料与缓冲薄膜111的材料不同，因此湿法刻蚀所采用的刻蚀液也不同，实际还是分开对半导体薄膜1211和缓冲薄膜111进行刻蚀。
S24、如图13所示，采用灰化工艺去除第一半保留部分。
S25、对半导体图案1212进行刻蚀，形成有源层121。
在此基础上，形成有源层121之后，所述显示基板的制备方法还可以包括：剥离第一光刻胶21。
在一些实施例中，可以采用湿法刻蚀对半导体图案1212进行刻蚀。
本发明实施例中，利用半色调掩模，可使沟道区和第一凹槽在衬底10上的正投影所在的区域具有间隔，进而使栅极123在爬坡时经过两次下沉。一次下沉为因有源层121的图案下沉，另一次下沉为因第一凹槽下沉。这样一来，可使栅极123在爬坡处形成台阶，避免栅极123在爬坡处断线。
可选的，如图5和如图6所示，有源层121还包括位于栅极区两侧的源极区和漏极区；在形成栅极123之后，所述显示基板的制备方法还包括：在栅极123背离衬底10一侧形成层间绝缘层124、源极125和漏极126；源极区和漏极区在衬底10上的正投影为源漏区，源漏区覆盖源极区和漏极区。
在一些实施例中，可以对源极区和漏极区进行导体化处理，以提高源极125和漏极126与有源层121之间的欧姆接触，使顶栅型薄膜晶体管具有较好的开关特性。
在一些实施例中，对源极区和漏极区进行导体化处理的工艺，与有源层121的材料有关。
示例的，有源层121的材料包括金属氧化物，可以采用CVD，利用包含H原子的气体对位于源极区和漏极区的金属氧化物进行导体化处理。其中，包含H原子的气体可以是H2或者NH3，H原子(或离子)可以对金属氧化物进行离子轰击，将金属氧化物中的O离子去除。
或者，可以利用干法刻蚀对源极区和漏极区的金属氧化物进行导体化处理，由于干法刻蚀对金属氧化物无刻蚀作用，可利用干法刻蚀时的气体中包含的原子对金属氧化物进行轰击，将金属氧化物中的金属与氧之间的化学键打断，从而使金属氧化物失氧。其中，干法刻蚀所用的气体可以是氦气，对金属氧化物进行轰击的原子为氦原子。
在一些实施例中，沟道区和栅绝缘层122在衬底10上的正投影可以与栅极123在衬底10上的正投影完全重叠。这样一来，可以通过同一道掩模板(mask)形成栅极123和栅绝缘层122，并对源极区和漏极区进行导体化处理，以节省制备成本。具体过程包括：
对半导体薄膜1211进行图案化处理，得到与有源层121的图案相同的图案；之后，采用同一道mask依次对导电薄膜和栅绝缘薄膜进行图案化处理，以得到栅极123和栅绝缘层122；最后，仍然利用该mask对图案化处理后的半导体薄膜1211进行导体化处理，以得到有源层121。
在一些实施例中，源极125和漏极126的材料遮光。示例的，源极125和漏极126的材料包括金属。
本发明实施例中，通过使源漏区覆盖有源层121的源极区和漏极区，可以利用源极125和漏极126遮挡沿缓冲层11指向衬底10方向射入显示基板的部分光线，避免该部分光线从有源层121靠近源极125和漏极126的表面照射到有源层121上。照射到有源层121上的光线减少，可改善因光照影响薄膜晶体管的特性的问题；尤其对于像素电路中的驱动晶体管，可改善驱动晶体管阈值电压漂移的问题，从而当所述显示基板应用于显示面板时，改善显示面板低灰阶发亮的问题。
可选的，参考图5和图6所示，依次对半导体薄膜1211和缓冲薄膜111进行刻蚀，分别形成半导体图案1212和缓冲层11；缓冲层11包括第一凹槽和第二凹槽；其中，第二凹槽位于源漏区超出源极区和漏极区的区域。
在一些实施例中，第二凹槽的外边沿在衬底10上的正投影，可以恰好与源漏区的外边沿重叠；或者，第二凹槽的外边沿在衬底10上的正投影，也可以超出源漏区的外边沿。
在一些实施例中，沿第一方向，第二凹槽在衬底10上的正投影与沟道区之间具有间隔；或者，沿第一方向，第二凹槽在衬底10上的正投影中靠近有源层121的边沿，恰好与沟道区的边沿交叠。
在一些实施例中，不对第二凹槽的深度进行限定，只要源极125和漏极126中与第二凹槽重叠的部分，可以随着第二凹槽下沉即可。
本发明实施例中，在源漏区超出源极区和漏极区的区域，缓冲层11背离衬底10的表面还具有第二凹槽，这样一来，源极125和漏极126中与第二凹槽在衬底10上的正投影重叠的部分，将会随着第二凹槽和下沉，且源极125和漏极126中下沉的部分可以遮挡由有源层121的侧面照射到有源层121上的至少部分光线。照射到有源层121上的光线减少，可改善因光照影响薄膜晶体管的特性的问题；尤其对于像素电路中的驱动晶体管，可改善驱动晶体管阈值电压漂移的问题，从而当所述显示基板应用于显示面板时，改善显示面板低灰阶发亮的问题。
可选的，如图14所示，形成层间绝缘层124，可通过如下步骤实现：
S31、如图15所示，在衬底10上依次形成绝缘薄膜1241和第二光刻胶22。
此处，第二光刻胶22可以是正性光刻胶，也可以是负性光刻胶。
S32、如图16所示，利用半色调掩模对第二光刻胶22进行曝光，显影后形成第二完全保留部分、第二半保留部分和第二完全去除部分；第二完全去除部分与待形成的过孔对应，第二半保留部分与待形成的第三凹槽对应，第二完全保留部分与其他区域对应。
S33、如图17所示，对绝缘薄膜1241进行刻蚀，形成绝缘图案1242。
在一些实施例中，可以采用干法刻蚀或湿法刻蚀对绝缘薄膜1241进行刻蚀。
S34、如图18所示，采用灰化工艺去除第二半保留部分。
S35、对绝缘图案1242进行刻蚀，形成层间绝缘层124；层间绝缘层124包括过孔和第三凹槽，源极125和漏极126通过过孔与有源层121接触，第三凹槽位于源漏区超出源极区和漏极区的区域。
在此基础上，形成层间绝缘层124之后，所述显示基板的制备方法还可以包括：剥离第二光刻胶22。
在一些实施例中，可以采用干法刻蚀或湿法刻蚀对绝缘图案1242进行刻蚀。
在一些实施例中，第三凹槽的外边沿在衬底10上的正投影，可以恰好与源漏区的外边沿重叠；或者，第三凹槽的外边沿在衬底10上的正投影，也可以超出源漏区的外边沿。
在一些实施例中，沿第一方向，第三凹槽在衬底10上的正投影与沟道区之间具有间隔；或者，沿第一方向，第三凹槽在衬底10上的正投影中靠近有源层121的边沿，恰好与沟道区的边沿交叠。
在一些实施例中，在一些实施例中，不对第三凹槽的深度进行限定，只要源极125和漏极126中与第三凹槽重叠的部分，可以随着第三凹槽下沉即可。
本发明实施例中，在源漏区超出源极区和漏极区的区域，层间绝缘层124背离衬底10的表面具有第三凹槽，这样一来，源极125和漏极126中第三凹槽在衬底10上的正投影重叠的部分，将会随着第三凹槽下沉，且源极125和漏极126中下沉的部分可以遮挡由有源层121的侧面照射到有源层121上的至少部分光线。照射到有源层121上的光线减少，可改善因光照影响薄膜晶体管的特性的问题；尤其对于像素电路中的驱动晶体管，可改善驱动晶体管阈值电压漂移的问题，从而当所述显示基板应用于显示面板时，改善显示面板低灰阶发亮的问题。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种显示基板，其特征在于，包括衬底、依次设置于所述衬底上的缓冲层和薄膜晶体管；
所述薄膜晶体管包括依次层叠设置于所述衬底上的有源层、栅绝缘层、以及栅极；其中，所述有源层沿第一方向延伸；
所述有源层包括沟道区，所述栅极在所述衬底上的正投影为栅极区；沿与所述第一方向垂直的第二方向，所述栅极区的边沿超出所述沟道区的边沿；所述第一方向和所述第二方向与所述衬底的厚度方向垂直；
在所述栅极区超出所述沟道区的区域，所述缓冲层背离所述衬底的表面具有第一凹槽；所述沟道区在所述衬底上的正投影和所述第一凹槽在所述衬底上的正投影具有间隔。
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括设置于所述栅极背离所述衬底一侧的层间绝缘层、源极和漏极；
所述有源层还包括位于所述栅极区两侧的源极区和漏极区；
所述源极和所述漏极在所述衬底上的正投影为源漏区，所述源漏区覆盖所述源极区和所述漏极区。
3.根据权利要求2所述的显示基板，其特征在于，沿所述第二方向，源漏区的边沿超出所述源极区和所述漏极区的边沿；
在所述源漏区超出所述源极区和所述漏极区的区域，所述缓冲层背离所述衬底的表面具有第二凹槽，和/或，所述层间绝缘层背离所述衬底的表面具有第三凹槽。
4.根据权利要求3所述的显示基板，其特征在于，D1＝DGI+Dg-Da；
其中，D1为所述第一凹槽的深度，DGI为所述栅绝缘层的厚度，Dg为所述栅极的厚度，Da为所述有源层的厚度。
5.根据权利要求3所述的显示基板，其特征在于，D2＝DSD+DILD+DGI+Dg-Da；
其中，D2为所述第二凹槽与所述第三凹槽的深度和，DSD为所述源极和所述漏极的厚度，DILD为所述层间绝缘层的厚度，DGI为所述栅绝缘层的厚度，Dg为所述栅极的厚度，Da为所述有源层的厚度。
6.根据权利要求1-3任一项所述的显示基板，其特征在于，所述显示基板还包括设置于所述衬底与所述薄膜晶体管之间的遮光层，所述遮光层在所述衬底上的正投影覆盖所述薄膜晶体管在所述衬底上的正投影。
7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的显示基板。
8.一种显示基板的制备方法，其特征在于，包括：
在衬底上缓冲层，所述缓冲层背离所述衬底的表面具有第一凹槽；
在所述缓冲层背离所述衬底一侧形成薄膜晶体管，所述薄膜晶体管包括依次层叠的有源层、栅绝缘层、以及栅极；所述有源层沿第一方向延伸；
其中，所述有源层包括沟道区，所述栅极在所述衬底上的正投影为栅极区；沿与所述第一方向垂直的第二方向，所述栅极区的边沿超出所述沟道区的边沿，所述第一凹槽位于所述栅极区超出所述沟道区的区域；所述第一方向和所述第二方向与所述衬底的厚度方向垂直；
所述沟道区在所述衬底上的正投影和所述第一凹槽在所述衬底上的正投影具有间隔，形成所述缓冲层和所述薄膜晶体管，包括：
在所述衬底上依次形成缓冲薄膜、半导体薄膜、以及第一光刻胶；
利用半色调掩模板对所述第一光刻胶进行曝光，显影后形成第一完全保留部分、第一半保留部分和第一完全去除部分；所述第一完全去除部分与待形成的所述第一凹槽对应，所述第一完全保留部分与待形成的所述有源层对应，所述第一半保留部分与其他区域对应；
依次对所述半导体薄膜和所述缓冲薄膜进行刻蚀，分别形成半导体图案和缓冲层；所述缓冲层包括所述第一凹槽；
采用灰化工艺去除所述第一半保留部分；
对所述半导体图案进行刻蚀，形成所述有源层。
9.根据权利要求8所述的显示基板的制备方法，其特征在于，所述有源层还包括位于所述栅极区两侧的源极区和漏极区；在形成所述栅极之后，所述显示基板的制备方法还包括：
在所述栅极背离所述衬底一侧形成层间绝缘层、源极和漏极；所述源极区和所述漏极区在所述衬底上的正投影为源漏区，所述源漏区覆盖所述源极区和所述漏极区。
10.根据权利要求9所述的显示基板的制备方法，其特征在于，所述缓冲层还包括第二凹槽；
其中，所述第二凹槽位于所述源漏区超出所述源极区和所述漏极区的区域。
11.根据权利要求9或10所述的显示基板的制备方法，其特征在于，形成所述层间绝缘层，包括：
在所述衬底上依次形成绝缘薄膜和第二光刻胶；
利用半色调掩模对所述第二光刻胶进行曝光，显影后形成第二完全保留部分、第二半保留部分和第二完全去除部分；所述第二完全去除部分与待形成的过孔对应，所述第二半保留部分与待形成的第三凹槽对应，所述第二完全保留部分与其他区域对应；
对所述绝缘薄膜进行刻蚀，形成绝缘图案；
采用灰化工艺去除所述第二半保留部分；
对所述绝缘图案进行刻蚀，形成所述层间绝缘层；所述层间绝缘层包括所述过孔和所述第三凹槽，所述源极和所述漏极通过所述过孔与所述有源层接触，所述第三凹槽位于所述源漏区超出所述源极区和所述漏极区的区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010074944.9A CN111244168B (zh) | 2020-01-22 | 2020-01-22 | 一种显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010074944.9A CN111244168B (zh) | 2020-01-22 | 2020-01-22 | 一种显示基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111244168A CN111244168A (zh) | 2020-06-05 |
| CN111244168B true CN111244168B (zh) | 2023-04-07 |
Family
ID=70869873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010074944.9A Active CN111244168B (zh) | 2020-01-22 | 2020-01-22 | 一种显示基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111244168B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115483249A (zh) * | 2021-05-28 | 2022-12-16 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板 |
| CN113594182A (zh) * | 2021-07-27 | 2021-11-02 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN115527948A (zh) * | 2022-11-04 | 2022-12-27 | 惠科股份有限公司 | 显示面板的制作方法、显示面板以及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02109341A (ja) * | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| CN1881617A (zh) * | 2001-02-06 | 2006-12-20 | 株式会社日立制作所 | 显示装置及其制造方法 |
| CN105932068A (zh) * | 2016-06-30 | 2016-09-07 | 上海中航光电子有限公司 | 薄膜晶体管、显示面板及显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6345023B2 (ja) * | 2013-08-07 | 2018-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
-
2020
- 2020-01-22 CN CN202010074944.9A patent/CN111244168B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02109341A (ja) * | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| CN1881617A (zh) * | 2001-02-06 | 2006-12-20 | 株式会社日立制作所 | 显示装置及其制造方法 |
| CN105932068A (zh) * | 2016-06-30 | 2016-09-07 | 上海中航光电子有限公司 | 薄膜晶体管、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111244168A (zh) | 2020-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109300917B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US9911762B2 (en) | Display device | |
| CN111244168B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN107452808B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| KR102218573B1 (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| CN108878449B (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| CN109360828B (zh) | 显示基板及其制造方法、显示装置 | |
| EP3610513A1 (en) | Organic light-emitting diode display with reduced lateral leakage | |
| US10777683B2 (en) | Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel | |
| KR102661283B1 (ko) | 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치 | |
| WO2021184235A1 (zh) | 一种阵列基板及其制备方法和显示面板 | |
| US20220262890A1 (en) | Display substrate and display apparatus | |
| CN110854175B (zh) | 阵列基板及其制备方法、显示面板 | |
| CN108305879A (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
| KR102148957B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
| CN111403489A (zh) | 薄膜晶体管、显示基板及其制作方法 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| WO2022148260A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板 | |
| US11315953B2 (en) | Substrate and method for manufacturing the same, and display device | |
| CN112289813B (zh) | 阵列基板、显示面板及显示装置 | |
| KR102212457B1 (ko) | 유기발광표시장치 및 그의 제조방법 | |
| KR20210004356A (ko) | 산화물 반도체 패턴을 포함하는 디스플레이 장치 | |
| CN111244035B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN114530413B (zh) | 阵列基板及其制作方法 | |
| US20240114730A1 (en) | Display panel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |