CN111240061A - 阵列基板及其驱动方法、显示装置 - Google Patents

阵列基板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN111240061A
CN111240061A CN202010191857.1A CN202010191857A CN111240061A CN 111240061 A CN111240061 A CN 111240061A CN 202010191857 A CN202010191857 A CN 202010191857A CN 111240061 A CN111240061 A CN 111240061A
Authority
CN
China
Prior art keywords
sub
data
control
control signal
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010191857.1A
Other languages
English (en)
Other versions
CN111240061B (zh
Inventor
邢振周
王建军
董慧
刘媛媛
许俊波
袁先锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010191857.1A priority Critical patent/CN111240061B/zh
Publication of CN111240061A publication Critical patent/CN111240061A/zh
Priority to PCT/CN2020/140310 priority patent/WO2021184892A1/zh
Priority to US17/432,888 priority patent/US11763770B2/en
Application granted granted Critical
Publication of CN111240061B publication Critical patent/CN111240061B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

本公开提供了一种阵列基板及其驱动方法、显示装置，涉及显示技术领域，为解决现有驱动方式功耗较大的问题，该方法包括：一个帧周期包括多个充电阶段，在每个充电阶段内对一个第一控制子电路耦接的两条栅线所控制的各重复单元的6个子像素进行充电。每个充电阶段包括6个子充电阶段，在每个子充电阶段内对每个重复单元的一个子像素充电；在每个子充电阶段，第一控制子电路在扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的一条栅线；每个第二控制子电路在数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至其所耦接的一条数据线。上述驱动方法用于驱动阵列基板。

Description

阵列基板及其驱动方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其驱动方法、显示装置。
背景技术
目前，液晶显示装置多采用极性反转驱动方式进行液晶的驱动，以避免液晶分子因长期受某一固定电压的驱动而造成的电压残留，进而影响显示效果的问题。而采用现有阵列基板的点反转驱动方式，阵列基板中数据线上的电压正负极性切换频率较高，增大了液晶显示装置的功耗。
发明内容
针对上述现有技术中所存在的问题，本公开提供一种阵列基板及其驱动方法、显示装置，以实现降低显示装置的功耗，且减少栅极驱动电路和源极驱动电路中的通道数，从而降低显示装置的成本。
为了实现上述目的，本公开的实施例采用如下技术方案：
一方面，提供一种阵列基板的驱动方法，其中，所述阵列基板包括：多个子像素、多条栅线、多条数据线、多个扫描信号传输通道、至少一条扫描控制信号线、多个数据信号传输通道、至少一条数据控制信号线，多个第一控制子电路和多个第二控制子电路。所述多个子像素呈阵列式布置，一行子像素与一条栅线耦接，一列子像素与一条数据线耦接。每个第一控制子电路与所述至少一条扫描控制信号线、一个扫描信号传输通道和两条栅线耦接；每个第二控制子电路与所述至少一条数据控制信号线、一个数据信号传输通道和三条数据线耦接。
每个第一控制子电路耦接的两条栅线所控制的两行子像素划分为沿行方向排列的多个重复单元，每个重复单元包括排列成2行3列的6个子像素。
所述驱动方法包括：一个帧周期包括多个充电阶段，在每个充电阶段内对一个第一控制子电路耦接的两条栅线所控制的各重复单元的6个子像素进行充电；每个充电阶段包括6个子充电阶段，在每个子充电阶段内对每个重复单元的一个子像素进行充电。
在每个子充电阶段，第一控制子电路在至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的一条栅线，以打开该条栅线所控制的一行子像素。每个第二控制子电路在至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的一条数据线，以对各重复单元中的一个子像素充电。其中，每个数据信号传输通道所传输的数据信号呈正负电压交替变换，正电压和负电压的持续时长为三个子充电阶段，且任意相邻两个数据信号传输通道所传输的数据信号的电压在同一子充电阶段极性相反。
本公开提供的阵列基板的驱动方法具有如下效果：
在上述驱动方法中，每个数据信号传输通道所传输的数据信号在每三个子充电阶段发生一次电压极性的切换，即在每个充电阶段，每个数据信号传输通道所传输的数据信号，在每次对三个子像素进行充电后，发生电压正负极性的切换，从而使得每条数据线上的电压发生切换的间隔时间为一个重复单元中三个子像素的充电时长，相比相关技术的阵列基板的驱动方法，本公开所提供的阵列基板所对应的驱动方法，每条数据线中的电压的正负极性切换频率降低，从而能够降低显示装置的功耗。
在一些实施例中，每个所述重复单元所包括的6个子像素按照顺时针或者逆时针的顺序分别为第一子像素、第二子像素、第三子像素、第四子像素、第五子像素和第六子像素。每个所述充电阶段所包括的6个子充电阶段分别为第一子充电阶段、第二子充电阶段、第三子充电阶段、第四子充电阶段、第五子充电阶段和第六子充电阶段。
在所述第一子充电阶段，第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第一条栅线，以打开该栅线所控制的一行子像素。每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第一条数据线，以对各重复单元中的第一子像素充电。
在所述第二子充电阶段，第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第一条栅线，以打开该栅线所控制的一行子像素。每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第三条数据线，以对各重复单元中的第三子像素充电。
在所述第三子充电阶段，第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第二条栅线，以打开该栅线所控制的一行子像素。每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第二条数据线，以对各重复单元中的第五子像素充电。
在所述第四子充电阶段，第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第二条栅线，以打开该栅线所控制的一行子像素。每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第一条数据线，以对各重复单元中的第四子像素充电。
在所述第五子充电阶段，第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第二条栅线，以打开该栅线所控制的一行子像素。每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第三条数据线，以对各重复单元中的第六子像素充电。
在所述第六子充电阶段，第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第一条栅线，以打开该栅线所控制的一行子像素。每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第二条数据线，以对各重复单元中的第二子像素充电。
其中，第奇数个重复单元中的第一子像素、第三子像素和第五子像素被充入第一电压，第二子像素、第四子像素和第六子像素被充入第二电压；第偶数个重复单元中的第一子像素、第三子像素和第五子像素被充入第二电压，第二子像素、第四子像素和第六子像素被充入第一电压。其中，所述第一电压和所述第二电压的极性相反。
在一些实施例中，在所述至少一条扫描控制信号线包括第一扫描控制信号线和第二扫描控制信号线，所述第一控制子电路包括第一晶体管和第二晶体管的情况下，在所述第一子充电阶段、所述第二子充电阶段和所述第六子充电阶段，第一控制子电路中的第一晶体管在所述第一扫描控制信号线传输的第一扫描控制信号的控制下导通，将来自扫描信号传输通道的扫描信号传输至其所耦接的栅线。在所述第三子充电阶段、所述第四子充电阶段和所述第五子充电阶段，第一控制子电路中的第二晶体管在所述第二扫描控制信号线传输的第二扫描控制信号的控制下导通，将来自扫描信号传输通道的扫描信号传输至其所耦接的栅线。
在一些实施例中，在所述至少一条数据控制信号线包括第一数据控制信号线、第二数据控制信号线和第三数据控制信号线，所述第二控制子电路包括第三晶体管、第四晶体管和第五晶体管的情况下，在所述第一子充电阶段，每个第二控制子电路中的第三晶体管在所述第一数据控制信号线传输的第一数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第一条数据线，以对各重复单元中的第一子像素充电。在所述第二子充电阶段，每个第二控制子电路中的第五晶体管在所述第三数据控制信号线传输的第三数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第三条数据线，以对各重复单元中第三子像素充电。
在所述第三子充电阶段，每个第二控制子电路中的第四晶体管在所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第二条数据线，以对各重复单元中的第五子像素充电。在所述第四子充电阶段，每个第二控制子电路中的第三晶体管在所述第一数据控制信号线传输的第一数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第一条数据线，以对各重复单元中的第四子像素充电。
在所述第五子充电阶段，每个第二控制子电路中的第五晶体管在所述第三数据控制信号线传输的第三数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第三条数据线，以对各重复单元中的第六子像素充电。在所述第六子充电阶段，每个第二控制子电路中的第四晶体管在所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第二条数据线，以对各重复单元中的第二子像素充电。
在一些实施例中，在所述至少一条数据控制信号线包括第一数据控制信号线和第二数据控制信号线，所述第二控制子电路包括第三晶体管、第四晶体管和开关单元的情况下，在所述第一子充电阶段，每个第二控制子电路中的第三晶体管在所述第一数据控制信号线传输的第一数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第一条数据线，以对各重复单元中的第一子像素充电。在所述第二子充电阶段，每个第二控制子电路中的开关单元在所述第一数据控制信号线传输的第一数据控制信号、及所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第三条数据线，以对各重复单元中第三子像素充电。
在所述第三子充电阶段，每个第二控制子电路中的第四晶体管在所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第二条数据线，以对各重复单元中的第五子像素充电。在所述第四子充电阶段，每个第二控制子电路中的第三晶体管在所述第一数据控制信号线传输的第一数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第一条数据线，以对各重复单元中的第四子像素充电。
在所述第五子充电阶段，每个第二控制子电路中的开关单元在所述第一数据控制信号线传输的第一数据控制信号、及所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第三条数据线，以对各重复单元中的第六子像素充电。在所述第六子充电阶段，每个第二控制子电路中的第四晶体管在所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第二条数据线，以对各重复单元中的第二子像素充电。
另一方面，提供一种阵列基板，包括：多个子像素、多条栅线、多条数据线、多个扫描信号传输通道、至少一条扫描控制信号线、多个数据信号传输通道、至少一条数据控制信号线，多个第一控制子电路和多个第二控制子电路。所述多个子像素呈阵列式布置，一行子像素与一条栅线耦接，一列子像素与一条数据线耦接。
每个第一控制子电路与所述至少一条扫描控制信号线、一个扫描信号传输通道和两条栅线耦接；所述第一控制子电路被配置为，在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将其所耦接的扫描信号传输通道传输的扫描信号分别传输至其所耦接的两条栅线，以分时打开这两条栅线所耦接的两行子像素。每个第二控制子电路与所述至少一条数据控制信号线、一个数据信号传输通道和三条数据线耦接；所述第二控制子电路被配置为，在所述至少一条数据控制信号线传输的数据控制信号的控制下，将其所耦接的数据信号传输通道传输的数据信号分别传输至其所耦接的三条数据线，以分时对这三条数据线所耦接的子像素中被栅线打开的子像素充电。
在一些实施例中，所述多个子像素排列成2n行3m列；所述阵列基板包括2n条栅线、3m条数据线、n个扫描信号传输通道、m个数据信号传输通道、两条扫描控制信号线、至少两条数据控制信号线、n个第一控制子电路和m个第二控制子电路；其中，n和m为正整数。
第i个第一控制子电路与第i个扫描信号传输通道、第2i-1条栅线和第2i条栅线耦接；其中，1≤i≤n，i为正整数；第j个第二控制子电路与第j个数据信号传输通道、第3j-2条数据线、第3j-1条数据线和第3j条数据线耦接；其中，1≤j≤m，j为正整数。
在一些实施例中，所述至少一条扫描控制信号线包括第一扫描控制信号线和第二扫描控制信号线；每个所述第一控制子电路包括第一晶体管和第二晶体管。
其中，所述第一晶体管的控制极与所述第一扫描控制信号线耦接，所述第一晶体管的第一极与所述第一控制子电路所耦接的扫描信号传输通道耦接，所述第一晶体管的第二极与所述第一控制子电路所耦接的两条栅线中的一条栅线耦接。所述第二晶体管的控制极与所述第二扫描控制信号线耦接，所述第二晶体管的第一极与所述第一控制子电路所耦接的扫描信号传输通道耦接，所述第二晶体管的第二极与所述第一控制子电路所耦接的两条栅线中的另一条栅线耦接。
在一些实施例中，所述至少一条数据控制信号线包括第一数据控制信号线和第二数据控制信号线；每个所述第二控制子电路包括第三晶体管和第四晶体管。
其中，所述第三晶体管的控制极与所述第一数据控制信号线耦接，所述第三晶体管的第一极与所述第二控制子电路所耦接的数据信号传输通道耦接，所述第三晶体管的第二极与所述第二控制子电路所耦接的三条数据线中的第一条数据线耦接。所述第四晶体管的控制极与所述第二数据控制信号线耦接，所述第四晶体管的第一极与所述第二控制子电路所耦接的数据信号传输通道耦接，所述第四晶体管的第二极与所述第二控制子电路所耦接的三条数据线中的第二条数据线耦接。
在一些实施例中，所述至少一条数据控制信号线还包括第三数据控制信号线；每个所述第二控制子电路还包括第五晶体管。
其中，所述第五晶体管的控制极与所述第三数据控制信号线耦接，所述第五晶体管的第一极与所述第二控制子电路所耦接的数据信号传输通道耦接，所述第五晶体管的第二极与所述第二控制子电路所耦接的三条数据线中的第三条数据线耦接。
在一些实施例中，所述第二控制子电路还包括开关单元，所述开关单元与所述第一数据控制信号线、所述第二数据控制信号线耦接，所述开关单元还与所述第二控制子电路所耦接的数据信号传输通道、所述第二控制子电路所耦接的三条数据线中的第三条数据线耦接。所述开关单元被配置为，在所述第一数据控制信号线传输的第一数据控制信号、及所述第二数据控制信号线传输的第二数据控制信号的控制下，将其所耦接的数据信号传输通道传输的数据信号传输至其所耦接的数据线。
在一些实施例中，所述开关单元包括第六晶体管和第七晶体管，其中，所述第六晶体管的控制极与所述第一数据控制信号线耦接，所述第六晶体管的第一极与所述开关单元所耦接的数据信号传输通道耦接，所述第六晶体管的第二极与所述第七晶体管的第一极耦接。所述第七晶体管的控制极与所述第二数据控制信号线耦接，所述第七晶体管的第二极与所述开关单元所耦接的数据线耦接。
在一些实施例中，所述第六晶体管和所述第七晶体管的类型相同，所述第三晶体管和所述第四晶体管的类型相同，且所述第六晶体管和所述第七晶体管的类型与所述第三晶体管和所述第四晶体管的类型不同。
在一些实施例中，所述开关单元包括与非门电路和第八晶体管。其中，所述与非门电路与所述第一数据控制信号线、第二数据控制信号线和所述第八晶体管的控制极耦接。其中，所述与非门电路被配置为，在所述第一数据控制信号线传输的第一数据控制信号、及所述第二数据控制信号线传输的第二数据控制信号的控制下，输出控制所述第八晶体管导通的控制信号。所述第八晶体管的第一极与所述开关单元所耦接的数据信号传输通道耦接，所述第八晶体管的第二极与所述开关单元所耦接的数据线耦接。
在一些实施例中，所述第三晶体管、所述第四晶体管和所述第八晶体管的类型相同。
在一些实施例中，所述至少一条扫描控制信号线沿多个子像素排列的列方向延伸，所述至少一条数据控制信号线沿多个子像素排列的行方向延伸。
在一些实施例中，每个子像素包括驱动晶体管；所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的栅极、有源层、及源极和漏极分别与所述驱动晶体管的栅极、有源层、及源极和漏极同层设置。
又一方面，提供一种显示装置，包括：如上所述的阵列基板、栅极驱动电路和源极驱动电路。所述栅极驱动电路具有多个扫描信号输出通道和至少一个扫描控制信号输出通道，每个扫描信号输出通道与所述阵列基板中的一个扫描信号传输通道耦接，每个扫描控制信号输出通道与所述阵列基板中的一条扫描控制信号线耦接。所述源极驱动电路包括多个数据信号输出通道和至少至少一个数据控制信号输出通道，每个数据信号输出通道与所述阵列基板中的一个数据信号传输通道耦接，每个数据控制信号输出通道与所述阵列基板中的一条数据控制信号线耦接。
本公开所提供的显示装置中，所需要的栅极驱动电路的扫描信号输出通道的数量与阵列基板中的扫描信号传输通道的数量相等，所需要的源极驱动电路的数据信号输出通道的数量与阵列基板中的数据信号传输通道的数量相等，本公开的一些实施例所提供的显示装置相比相关技术中的显示装置，栅极驱动电路的扫描信号输出通道的数量减少了一半，源极驱动电路的数据信号输出通道的数量减少了2/3，从而降低了源极驱动电路和栅极驱动电路的成本，降低了显示装置的成本。
在一些实施例中，所述栅极驱动电路包括两个扫描控制信号输出通道，所述源极驱动电路包括两个或三个数据控制信号输出通道。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据相关技术的一些实施例的阵列基板的结构图；
图2为根据相关技术的一些实施例的显示装置的结构图；
图3为根据相关技术的一些实施例的阵列基板的驱动方法的时序图；
图4为根据本公开的一些实施例的阵列基板的一种结构图；
图5为根据本公开的一些实施例的阵列基板的另一种结构图；
图6为根据本公开的一些实施例的阵列基板的又一种结构图；
图7为根据本公开的一些实施例的阵列基板的又一种结构图；
图8为根据本公开的一些实施例的阵列基板的驱动方法的一种时序图；
图9为根据本公开的一些实施例的阵列基板的驱动方法的另一种时序图；
图10为根据本公开的一些实施例的阵列基板中部分子像素的充电顺序图；
图11为根据本公开的一些实施例的显示装置的一种结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
相关技术中，如图1和图2所示，液晶显示装置中阵列基板20’包括：多个呈阵列式排布的子像素1，多条栅线2和多条数据线3，每条栅线2与一行子像素1耦接，每条数据线3与一列子像素1耦接，多个子像素1，多条栅线2和多条数据线3设置于阵列基板20’中的衬底基板201上。
请参见图2，液晶显示装置30’还包括源极驱动电路302和栅极驱动电路301，源极驱动电路302通过绑定(bonding)的方式与阵列基板20’连接，栅极驱动电路301通过绑定(bonding)的方式与阵列基板20’连接，或者，栅极驱动电路301通过GOA(Gate on Array)的方式集成在阵列基板上。
栅极驱动电路301具有多个扫描信号输出通道3011，每个扫描信号输出通道3011与一条栅线2耦接，用于输出扫描信号至栅线2，以打开该条栅线2所控制的一行子像素1。在栅极驱动电路301通过GOA(Gate on Array)的方式集成在阵列基板上的情况下，栅极驱动电路301的多个扫描信号输出通道3011是指栅极驱动电路301的输出端，即栅极驱动电路301所包括的多个移位寄存器的信号输出端。
源极驱动电路302具有多个数据信号输出通道3021，每个数据信号输出通道3021与一条数据线3耦接，用于输出数据信号至数据线3，以对该条数据线3所控制的一列子像素1中被打开的子像素1充电。
也就是说，栅极驱动电路301的扫描信号输出通道3011与阵列基板20’中栅线2的数量相等，源极驱动电路302的数据信号输出通道3021与阵列基板20’中的数据线3的数量相等，示例性地，阵列基板20’包括2n×3m个子像素1、2n条栅线2和3m条数据线3，相应地，栅极驱动电路301具有2n个扫描信号输出通道3011，源极驱动电路302具有3m个数据信号输出通道3021。
目前，液晶显示装置的常用的极性反转驱动方式包括：帧反转方式(Frameinversion)、行反转方式(Row inversion)、列反转方式(Column inversion)、及点反转方式(Dot inversion)。其中，点反转方式为在一个帧周期内，每相邻两个子像素1被充入的数据信号的电压正负极性相反。点反转方式具有串扰(Crosstalk)及闪烁(flicker)现象较少的优点，能够使得显示装置所显示的画面的质量得到较大程度地改善，受到广泛应用。
参阅图3，在相关技术中，图1所示的阵列基板20’采用点反转方式的驱动过程为：一个帧周期包括2n个充电阶段s，分别为s1至s2n，每个充电阶段s对一行子像素1进行充电，图3中仅示出了前四个充电阶段s1～s4，该四个充电阶段s1～s4分别对第一行至第四行的子像素1进行充电。
在一个帧周期内，栅极驱动电路301的2n个扫描信号输出通道3011逐个输出扫描信号，从而2n条栅线2依次接收到扫描信号，将2n行子像素1依次打开。
源极驱动电路302的3m个数据信号输出通道3021持续输出数据信号，且每个数据信号输出通道3021持续所输出数据信号的电平正负交替变化，正电压和负电压的持续时长均为一个充电阶段s，且任意相邻两个数据信号输出通道3021所输出的数据信号的电压在同一充电阶段极性相反，每个电平的持续时长为一个充电阶段。
从而，在每个充电阶段，相应的一条栅线2接收到扫描信号，将其所对应的一行子像素1打开，3m条数据线3接收到数据信号，将数据信号充入被打开的该行子像素1中，从而在一个帧周期内，完成2n行子像素1的充电，并且，根据图2所示的时序图中数据信号的电平变化方式，如图1所示，在所述多个子像素1中，每相邻两个子像素1所充入的电压正负极性相反，从而实现了点反转。
在上述阵列基板20’中，所需要的栅极驱动电路301的扫描信号输出通道3011的数量与栅线2的数量相等(均为2n个)，所需要的源极驱动电路302的数据信号输出通道3021的数量与数据线3的数量相等(均为3m个)，较多的通道数使得源极驱动电路302和栅极驱动电路301的成本提升。
并且，在上述阵列基板20’所对应的点反转驱动方式中，一个帧周期包括2n个充电阶段s，每个充电阶段对一行子像素1进行充电。在每个充电阶段，源极驱动电路302的每个数据信号输出通道3021所输出的数据信号均要发生一次电压正负极性的切换，即每个充电阶段s，源极驱动电路302的每条数据信号输出通道3021所输出的数据信号，在每次对一个子像素1充电后，就要发生电压正负极性的切换，切换频率较高，而3m条数据线3与3m个数据信号输出通道3021一一对应，即每条数据线3每次在对一个子像素1进行充电后，其上的电压发生一次正负极性切换，而在液晶显示装置中，面板功耗的主要来源在于数据线3上所接收的数据信号的电压极性的切换，这样就极大增加了液晶显示装置30’的功耗。
基于此，如图4所示，本公开的一些实施例提供一种阵列基板20，该阵列基板20包括：多个子像素1、多条栅线2、多条数据线3、多个扫描信号传输通道4、至少一条扫描控制信号线5、多个数据信号传输通道6、至少一条数据控制信号线7、多个第一控制子电路8和多个第二控制子电路9。
所述多个子像素1呈阵列式布置，每条栅线2与一行子像素1耦接，每条数据线3与一列子像素1耦接。
示例性地，所述多个子像素1排列成2n行3m列，所述多个子像素1的数量为2n×3m个，所述阵列基板20包括2n条栅线2和3m条数据线3，其中，n和m为正整数。
每个第一控制子电路8与所述至少一条扫描控制信号线5、一个扫描信号传输通道4和两条栅线2耦接，即一个扫描信号传输通道4对应两条栅线2，如图4所示，该阵列基板20包括n个扫描信号传输通道4。第一控制子电路8被配置为，在所述至少一条扫描控制信号线5传输的扫描控制信号的控制下，将其所耦接的扫描信号传输通道4传输的扫描信号分别传输至其所耦接的两条栅线2，以分时打开这两条栅线2所耦接的两行子像素1。
每个第二控制子电路9与所述至少一条数据控制信号线7、一个数据信号传输通道6和三条数据线3耦接，即一个数据信号传输通道6对应三条数据线3，如图4所示，该阵列基板20包括m个数据信号传输通道6。第二控制子电路9被配置为，在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将其所耦接的数据信号传输通道6传输的数据信号分别传输至其所耦接的三条数据线3，以分时对这三条数据线3所耦接的子像素1中被栅线2打开的子像素1充电。
示例性地，该阵列基板20包括n个扫描信号传输通道4、m个数据信号传输通道6、两条扫描控制信号线5、至少两条数据控制信号线7、n个第一控制子电路8和m个第二控制子电路9。
第i个第一控制子电路8与第i个扫描信号传输通道4、第2i-1条栅线2和第2i条栅线2耦接；其中，1≤i≤n，i为正整数。这样，第i个第一控制子电路8被配置为在所述两条扫描控制信号线5传输的扫描控制信号的控制下，将其所耦接的第i个扫描信号传输通道4传输的扫描信号分别传输至其所耦接的第2i-1条栅线2和第2i条栅线2，以分时打开这两条栅线2所耦接的第2i-1行和第2i行子像素1。
第j个第二控制子电路9与第j个数据信号传输通道6、第3j-2条数据线3、第3j-1条数据线3和第3j条数据线3耦接；其中，1≤j≤m，j为正整数。这样，第j个第二控制子电路9被配置为，在所述至少两条数据控制信号线7传输的数据控制信号的控制下，将其所耦接的第j个数据信号传输通道6传输的数据信号分别传输至其所耦接的第3j-2条数据线3、第3j-1条数据线3和第3j条数据线3，以分时对这三条数据线3所耦接的第3j-2行、第3j-1行和第3j行子像素1中被栅线2打开的子像素1充电。
如图11所示，本公开的一些实施例还提供了一种显示装置30，该显示装置30包括上述阵列基板20，栅极驱动电路301和源极驱动电路302，其中，源极驱动电路302通过绑定的方式与阵列基板20连接，栅极驱动电路301通过绑定的方式与阵列基板20连接，或者，栅极驱动电路301通过GOA(Gate on Array)的方式集成在阵列基板上。
栅极驱动电路301具有多个扫描信号输出通道3011，每个扫描信号输出通道3011与阵列基板20中的一个扫描信号传输通道4耦接。源极驱动电路302包括多个数据信号输出通道3021，每个数据信号输出通道3021与阵列基板20中的一个数据信号传输通道6耦接。
另外，栅极驱动电路301还具有至少一个扫描控制信号输出通道3012，每个扫描控制信号输出通道3012与阵列基板20中的一个扫描控制信号线5耦接。源极驱动电路302还包括至少一个数据控制信号输出通道3022，每个数据控制信号输出通道3022与阵列基板20中的一个数据控制信号线7耦接。
在上述显示装置30中，所需要的栅极驱动电路301的扫描信号输出通道3011的数量与阵列基板20中的扫描信号传输通道4的数量相等(均为n个)，所需要的源极驱动电路302的数据信号输出通道3021的数量与阵列基板20中的数据信号传输通道6的数量相等(均为m个)，这样，相比相关技术中，显示装置30’中栅极驱动电路301的扫描信号输出通道3011的数量为2n个，源极驱动电路302的数据信号输出通道3021的数量为3m个，本公开的一些实施例所提供的显示装置30中，栅极驱动电路301的扫描信号输出通道3011的数量减少了一半，源极驱动电路302的数据信号输出通道3021的数量减少了2/3，从而降低了源极驱动电路302和栅极驱动电路301的成本，降低了显示装置的成本。
基于点反转驱动方式，上述阵列基板20的驱动方法为：
为了方便说明，将多个子像素1按以下方式进行划分，每个第一控制子电路8耦接的两条栅线2所控制的两行子像素1划分为沿行方向排列的多个重复单元D，每个重复单元D包括排列成2行3列的6个子像素1。示例性地，如图4～图7所示，阵列基板20包括2n×3m个子像素1，每个第一控制子电路8耦接的两条栅线2所控制的两行子像素1划分为m个重复单元D，阵列基板20所包括的所有子像素1划分为m×n个重复单元D。
结合图8～图10，该驱动方法包括：
一个帧周期包括多个充电阶段T，在每个充电阶段T内对一个第一控制子电路8耦接的两条栅线2所控制的各重复单元D的6个子像素1进行充电，在第i充电阶段T内对第i个第一控制子电路8耦接的两条栅线2所控制的各重复单元D的6个子像素1进行充电。每个充电阶段T包括6个子充电阶段t，在每个子充电阶段t内对每个重复单元D的一个子像素1进行充电。
示例性地，对于图4～图7所示的阵列基板20，该阵列基板20包括2n×3m个子像素1、2n条栅线2和n个扫描信号传输通道4和n个第一控制子电路8，也即一个帧周期包括n个充电阶段T，在每个充电阶段T内对一个第一控制子电路8耦接的两条栅线2所控制的两行子像素1进行充电，从而实现在一个帧周期内对n个第一控制子电路8所耦接的2n条栅线2所控制的2n行子像素1进行充电，使阵列基板20所包括的所有子像素1被充入电压。
在每个子充电阶段t，第一控制子电路8在至少一条扫描控制信号线5传输的扫描控制信号的控制下，将来自扫描信号传输通道4的扫描信号传输至其所耦接的两条栅线2中的一条栅线2，以打开该条栅线2所控制的一行子像素1。
每个第二控制子电路9在至少一条数据控制信号线7传输的数据控制信号的控制下，将来自数据信号传输通道6的数据信号传输至各重复单元D所耦接的一条数据线3，以对各重复单元D中的一个子像素1充电。
也就是说，如图10所示，在每个子充电阶段t，一个第一控制子电路8所耦接的两条栅线2所对应的两行子像素1中的一行子像素1被打开，各重复单元D中的一个子像素1被充电，即该两条栅线2所控制的两行子像素1被划分为m个重复单元D，在该m个重复单元D中，在每个子充电阶段t一共有m个子像素1被充入电压，在一个充电阶段所包括的6个子充电阶段内，该m个重复单元D中的6个子像素1依次被充入电压。
其中，每个数据信号传输通道6所传输的数据信号呈正负电压交替变换，正电压和负电压的持续时长为三个子充电阶段t，且任意相邻两个数据信号传输通道6所传输的数据信号的电压在同一子充电阶段极性相反。
示例性地，如图8和图9所示，在每个充电阶段T，第一个数据信号传输通道6所传输的数据信号source1的时序为，在前三个子充电阶段t1～t3为正电压，在后三个子充电阶段t4～t6在为负电压；第二个数据信号传输通道6所传输的数据信号source2的时序为，在前三个子充电阶段t1～t3为负电压，在后三个子充电阶段t4～t6在为正电压。即每个数据信号传输通道6所传输的数据信号在每三个子充电阶段t发生一次电压极性的切换。
基于上述数据信号的电压极性变化方式，采用点反转驱动方式，在每个充电阶段T的前三个子充电阶段t1～t3，每个重复单元D中被充电的三个子像素1互不相邻，且被充入的电压均为正电压或者负电压，在每个充电阶段T的后三个子充电阶段t4～t6，每个重复单元D中被充电的三个子像素1互不相邻，且被充入的电压均为负电压或者正电压，从而实现了在每个重复单元D中，每相邻两个子像素1被充入的电压的正负极性相反。并且，由于任意相邻两个数据信号传输通道6所传输的数据信号的电压在同一子充电阶段极性相反，因此在行方向上每相邻两个重复单元D中，处于同一位置的子像素1的被充入的电压的极性相反，这样在一个帧周期内，所有子像素1充电完成后，每相邻两个子像素1被充入的电压的正负极性相反，实现了子像素1的点反转。
可见，在上述阵列基板20的驱动方法中，一个帧周期包括n个充电阶段T，在每个充电阶段T内对一个第一控制子电路8耦接的两条栅线2所控制的两行子像素1进行充电；在每个子充电阶段t，对两行子像素1中对应的各重复单元D中的一个子像素1进行充电，从而在一个充电阶段T内完成对两行子像素1中对应的各重复单元D中的6个子像素1进行充电，在一个帧周期内完成对阵列基板20中所有子像素1的充电。
并且，在上述驱动方法中，每个数据信号传输通道6所传输的数据信号在每三个子充电阶段t发生一次电压极性的切换，即在每个充电阶段T，每个数据信号传输通道6所传输的数据信号，在每次对三个子像素1进行充电后，发生电压正负极性的切换，从而使得每条数据线3上的电压发生切换的间隔时间为一个重复单元D中三个子像素1的充电时长，相比相关技术中的阵列基板20’中，在每次对一个子像素1进行充电后，每条数据线3上就发生电压正负极性的切换，本公开所提供的阵列基板20所对应的驱动方法，每条数据线3中的电压的正负极性切换频率降低，从而能够降低显示装置的功耗。
换言之，本公开所提供的阵列基板20中，每三条数据线3对应一个数据信号传输通道6，每个数据信号传输通道6所传输的数据信号在每三个子充电阶段t发生一次电压极性的切换，三条数据线在该三个子充电阶段t内分别接收该数据信号，使得本公开所提供的阵列基板20对应的驱动方法，相比相关技术中阵列基板20’对应的驱动方法，在对同样数量的子像素进行充电的情况下，本公开每条数据线上的电压正负极性切换频率为相关技术中每条数据线上的电压正负极性切换频率的三分之一。
从而，本公开的一些实施例提供的阵列基板20的驱动方法，在实现利用点驱动方式改善闪烁和串扰现象，提高显示效果的基础上，能够降低每条数据信号传输通道6所传输的数据信号的电压正负极性的切换频率，从而相应的数据线3上电压极性的切换频率降低，实现了降低显示面板的功耗的效果。
在一些实施例中，上述阵列基板20的一种具体的驱动方法包括：
如图4和图10所示，以阵列基板20中的前4行且前6列子像素1为例，该24个子像素1被划分为4个重复单元D，该四个重复单元D按照从左至右，从上到下的顺序分别为第一重复单元D1、第二重复单元D2、第三重复单元D3和第四重复单元D4，每个所述重复单元D所包括的6个子像素1分别为第一子像素11、第二子像素12、第三子像素13、第四子像素14、第五子像素15和第六子像素16。
示例性地，如图10所示，以每个重复单元D中的左上角的子像素为第一子像素11，按照从左到右、从上到下的顺序对其余五个子像素依次编号为第二子像素12、第三子像素13、第四子像素14、第五子像素15和第六子像素16。对应该子像素的编号顺序，下述提到的两条栅线2中的第一条栅线2和第二条栅线2为按照从上到下的顺序进行编号，三条数据线3中的第一条数据线3、第二条数据线3、第二条数据线3为按照从左到右的顺序进行编号。
如图8和图9所示，每个充电阶段T所包括的6个子充电阶段t分别为第一子充电阶段t1、第二子充电阶段t2、第三子充电阶段t3、第四子充电阶段t4、第五子充电阶段t5和第六子充电阶段t6。以下以第一充电阶段T1为例，对其所包括的6的子充电阶段t进行介绍。
在第一子充电阶段t1：
第一个第一控制子电路8在所述至少一条扫描控制信号线5传输的扫描控制信号的控制下，将来自第一个扫描信号传输通道4的扫描信号Gate1传输至其所耦接的两条栅线2中的第一条栅线2，以打开该栅线2所控制的一行子像素1(即图10中的第一行子像素1)。
每个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自数据信号传输通道6的数据信号传输至各重复单元D所耦接的三条数据线3中的第一条数据线3，以对各重复单元D中的第一子像素11充电。
示例性地，如图4和图10所示，第一个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1所耦接的三条数据线3中的第一条数据线3，以对第一重复单元D1中的第一子像素11充电，且充入正电压。同时，第二个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2所耦接的三条数据线3中的第一条数据线3，以对第二重复单元D2中的第一子像素11充电，且充入负电压。
在第二子充电阶段t2：
第一个第一控制子电路8在所述至少一条扫描控制信号线5传输的扫描控制信号的控制下，将来自第一个扫描信号传输通道4的扫描信号Gate1传输至其所耦接的两条栅线2中的第一条栅线2，以打开该栅线2所控制的一行子像素1(即图10中的第一行子像素1)。
每个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自数据信号传输通道6的数据信号传输至各重复单元D所耦接的三条数据线3中的第三条数据线3，以对各重复单元D中的第三子像素13充电。
示例性地，如图4和图10所示，第一个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1所耦接的三条数据线3中的第三条数据线3，以对第一重复单元D1中的第三子像素13充电，且充入正电压。同时，第二个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2所耦接的三条数据线3中的第三条数据线3，以对第二重复单元D2中的第三子像素13充电，且充入负电压。
在第三子充电阶段t3：
第一个第一控制子电路8在所述至少一条扫描控制信号线5传输的扫描控制信号的控制下，将来自第一个扫描信号传输通道4的扫描信号Gate1传输至其所耦接的两条栅线2中的第二条栅线2，以打开该栅线2所控制的一行子像素1(即图10中的第二行子像素1)。
每个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自数据信号传输通道6的数据信号传输至各重复单元D所耦接的三条数据线3中的第二条数据线3，以对各重复单元D中的第五子像素15充电。
示例性地，如图4和图10所示，第一个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1所耦接的三条数据线3中的第二条数据线3，以对第一重复单元D1中的第五子像素15充电，且充入正电压。同时，第二个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2所耦接的三条数据线3中的第二条数据线3，以对第二重复单元D2中的第五子像素15充电，且充入负电压。
在第四子充电阶段t4：
第一个第一控制子电路8在所述至少一条扫描控制信号线5传输的扫描控制信号的控制下，将来自第一个扫描信号传输通道4的扫描信号Gate1传输至其所耦接的两条栅线2中的第二条栅线2，以打开该栅线2所控制的一行子像素1(即图10中的第二行子像素1)。
每个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自数据信号传输通道6的数据信号传输至各重复单元D所耦接的三条数据线3中的第一条数据线3，以对各重复单元D中的第四子像素14充电。
示例性地，如图4和图10所示，第一个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1所耦接的三条数据线3中的第一条数据线3，以对第一重复单元D1中的第四子像素14充电，且充入负电压。同时，第二个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2所耦接的三条数据线3中的第一条数据线3，以对第二重复单元D2中的第四子像素14充电，且充入正电压。
在第五子充电阶段t5：
第一个第一控制子电路8在所述至少一条扫描控制信号线5传输的扫描控制信号的控制下，将来自扫描信号传输通道4的扫描信号传输Gate1至其所耦接的两条栅线2中的第二条栅线2，以打开该栅线2所控制的一行子像素1(即图10中的第二行子像素1)。
每个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自数据信号传输通道6的数据信号传输至各重复单元D所耦接的三条数据线3中的第三条数据线3，以对各重复单元D中的第六子像素16充电。
示例性地，如图4和图10所示，第一个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1所耦接的三条数据线3中的第三条数据线3，以对第一重复单元D1中的第六子像素16充电，且充入负电压。同时，第二个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2所耦接的三条数据线3中的第三条数据线3，以对第二重复单元D2中的第六子像素16充电，且充入正电压。
在第六子充电阶段t6：
第一个第一控制子电路8在所述至少一条扫描控制信号线5传输的扫描控制信号的控制下，将来自第一个扫描信号传输通道4的扫描信号Gate1传输至其所耦接的两条栅线2中的第一条栅线2，以打开该栅线2所控制的一行子像素1(即图10中的第一行子像素1)。
每个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自数据信号传输通道6的数据信号传输至各重复单元D所耦接的三条数据线3中的第二条数据线3，以对各重复单元D中的第二子像素12充电。
示例性地，如图4和图10所示，第一个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1所耦接的三条数据线3中的第二条数据线3，以对第一重复单元D1中的第二子像素12充电，且充入负电压。同时，第二个第二控制子电路9在所述至少一条数据控制信号线7传输的数据控制信号的控制下，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2所耦接的三条数据线3中的第二条数据线3，以对第二重复单元D2中的第二子像素12充电，且充入正电压。
这样，在第一充电阶段T1，实现了第一个扫描信号传输通道4所对应的两行子像素1的充电，且在该两行子像素1划分的多个重复单元D中，每个重复单元D的6个子像素1的充电顺序依次为第一子像素11、第三子像素13、第五子像素15、第四子像素14、第六子像素16和第二子像素12。
并且，第奇数个重复单元D中的第一子像素11、第三子像素13和第五子像素15被充入第一电压(例如为正电压)，第二子像素12、第四子像素14和第六子像素16被充入第二电压(例如为负电压)，第偶数个重复单元D中的第一子像素11、第三子像素13和第五子像素15被充入第二电压(例如为负电压)，第二子像素12、第四子像素14和第六子像素16被充入第一电压(例如为正电压)。其中，所述第一电压和所述第二电压的极性相反。
一个帧周期中的第二充电阶段T2～第n充电阶段Tn可结合图4、图8～图10，及参考对第一充电阶段T1的描述，此处不再赘述。这样，在一个帧周期内，实现了阵列基板20中所有子像素1的点反转。
在一些实施例中，如图5～图7所示，所述至少一条扫描控制信号线5包括第一扫描控制信号线51和第二扫描控制信号线52，每个第一控制子电路8包括第一晶体管M1和第二晶体管M2。
第一晶体管M1的控制极与第一扫描控制信号线51耦接，第一晶体管M1的第一极与该第一控制子电路8所耦接的扫描信号传输通道4耦接，第一晶体管M1的第二极与该第一控制子电路8所耦接的两条栅线2中的一条栅线2耦接。第一晶体管M1被配置为在第一扫描控制信号线51所传输的第一扫描控制信号GEN-1的控制下导通，将其所耦接的扫描信号传输通道4所传输的扫描信号传输至其所耦接的一条栅线2。
第二晶体管M2的控制极与第二扫描控制信号线52耦接，第二晶体管M2的第一极与该第一控制子电路8所耦接的扫描信号传输通道4耦接，第二晶体管M2的第二极与该第一控制子电路8所耦接的两条栅线2中的另一条栅线2耦接。第二晶体管M2被配置为在第二扫描控制信号线52所传输的第二扫描控制信号GEN-2的控制下导通，将其所耦接的扫描信号传输通道4所传输的扫描信号传输至其所耦接的一条栅线2。
在上述实施例中，在每个充电阶段T，相应的第一控制子电路8的第一晶体管M1和第二晶体管M2的驱动过程为：
在第一子充电阶段t1、第二子充电阶段t2和第六子充电阶段t6，第一控制子电路8中的第一晶体管M1在第一扫描控制信号线51传输的第一扫描控制信号GEN-1的控制下导通，将来自扫描信号传输通道4的扫描信号传输至其所耦接的一条栅线2。
在第三子充电阶段t3、第四子充电阶段t4和第五子充电阶段t5，第一控制子电路8中的第二晶体管M2在第二扫描控制信号线52传输的第二扫描控制信号GEN-2的控制下导通，将来自扫描信号传输通道4的扫描信号传输至其所耦接的一条栅线2。
在一些实施例中，如图5～图7所示，所述至少一条数据控制信号线7包括第一数据控制信号线71和第二数据控制信号线72，每个第二控制子电路9包括第三晶体管M3和第四晶体管M4。
第三晶体管M3的控制极与第一数据控制信号线71耦接，第三晶体管M3的第一极与该第二控制子电路9所耦接的数据信号传输通道6耦接，第三晶体管M3的第二极与该第二控制子电路9所耦接的三条数据线3中的第一条数据线3耦接。第三晶体管M3被配置为在第一数据控制信号线71所传输的第一数据控制信号SEN-1的控制下导通，将其所耦接的数据信号传输通道6所传输的数据信号传输至其所耦接的一条数据线3。
第四晶体管M4的控制极与第二数据控制信号线72耦接，第四晶体管M4的第一极与该第二控制子电路9所耦接的数据信号传输通道6耦接，第四晶体管M4的第二极与该第二控制子电路9所耦接的三条数据线3中的第二条数据线3耦接。第四晶体管M4被配置为在第二数据控制信号线72所传输的第二数据控制信号SEN-2的控制下导通，将其所耦接的数据信号传输通道6所传输的数据信号传输至其所耦接的一条数据线3。
在一些实施例中，如图5所示，阵列基板20中，在每个第一控制子电路8包括第一晶体管M1和第二晶体管M2，每个第二控制子电路9包括第三晶体管M3和第四晶体管M4的基础上，所述至少一条数据控制信号线7还包括第三数据控制信号线73，每个第二控制子电路9还包括第五晶体管M5。
第五晶体管M5的控制极与第三数据控制信号线73耦接，第五晶体管M5的第一极与该第二控制子电路9所耦接的数据信号传输通道6耦接，第五晶体管M5的第二极与该第二控制子电路9所耦接的三条数据线3中的第二条数据线3耦接。第五晶体管M5被配置为在第三数据控制信号线73所传输的第三数据控制信号SEN-3的控制下导通，将其所耦接的数据信号传输通道6所传输的数据信号传输至其所耦接的一条数据线3。
对于图5所示的阵列基板20，结合图8所示出的时序图，其驱动方法包括：
一个帧周期包括n个充电阶段T，每个充电阶段T包括6个子充电阶段t。以下以第一充电阶段T1和第二充电阶段T2为例，且以第一控制子电路8所包括的第一晶体管M1和第二晶体管M2，第二控制子电路9所包括的第三晶体管M3、第四晶体管M4和第五晶体管M5均为N型晶体管为例进行说明。
在第一充电阶段T1，第一个扫描信号传输通道4传输扫描信号Gate1，对其所对应的两行子像素1(即第一行子像素1和第二行子像素1)进行充电，该两行子像素1所划分的重复单元D从左至右依次为第一重复单元D1至第m个重复单元D。以下以Tk(tp)表示第k充电阶段Tk的第p子充电阶段tp，k、p均为正整数。
在T1(t1)，第一个第一控制子电路8中的第一晶体管M1在第一扫描控制信号线51传输的第一扫描控制信号GEN-1的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第一条栅线2)，从而将第一行子像素1打开。
每个第二控制子电路9中的第三晶体管M3在第一数据控制信号线71传输的第一数据控制信号SEN-1的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第一条数据线3，以对各重复单元D中的第一子像素11充电。
如图5和图8所示，在T1(t1)，第一数据控制信号SEN-1的电平为高电平，从而第一个第二控制子电路9中的第三晶体管M3导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第一条数据线3，以对第一重复单元D1中的第一子像素11充电，且数据信号Source1在T1(t1)的电压为正电压，因此第一重复单元D1中的第一子像素11被充入正电压。同时第二个第二控制子电路9中的第三晶体管M3导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第一条数据线3，以对第二重复单元D2中的第一子像素11充电，且数据信号Source2在T1(t1)的电压为负电压，因此第二重复单元D2中的第一子像素11被充入负电压。
在T1(t2)，第一个第一控制子电路8中的第一晶体管M1在第一扫描控制信号线51传输的第一扫描控制信号GEN-1的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第一条栅线2)，从而将第一行子像素1打开。
每个第二控制子电路9中的第五晶体管M5在第三数据控制信号线73传输的第三数据控制信号SEN-3的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第三条数据线3，以对各重复单元D中的第三子像素13充电。
如图5和图8所示，在T1(t2)，第三数据控制信号SEN-3的电平为高电平，从而第一个第二控制子电路9中的第五晶体管M5导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第三条数据线3，以对第一重复单元D1中的第三子像素13充电，且数据信号Source1在T1(t2)的电压为正电压，因此第一重复单元D1中的第三子像素13被充入正电压。同时第二个第二控制子电路9中的第五晶体管M5导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第三条数据线3，以对第二重复单元D2中的第三子像素13充电，且数据信号Source2在T1(t2)的电压为负电压，因此第二重复单元D2中的第三子像素13被充入负电压。
在T1(t3)，第一个第一控制子电路8中的第二晶体管M2在第二扫描控制信号线52传输的第二扫描控制信号GEN-2的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第二条栅线2)，从而将第二行子像素1打开。
每个第二控制子电路9中的第四晶体管M4在第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第二条数据线3，以对各重复单元D中的第五子像素15充电。
如图5和图8所示，在T1(t3)，第二数据控制信号SEN-2的电平为高电平，从而第一个第二控制子电路9中的第四晶体管M4导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第二条数据线3，以对第一重复单元D1中的第五子像素15充电，且数据信号Source1在T1(t3)的电压为正电压，因此第一重复单元D1中的第五子像素15被充入正电压。同时第二个第二控制子电路9中的第四晶体管M4导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第二条数据线3，以对第二重复单元D2中的第五子像素15充电，且数据信号Source2在T1(t3)的电压为负电压，因此第二重复单元D2中的第五子像素15被充入负电压。
在T1(t4)，第一个第一控制子电路8中的第二晶体管M2在第二扫描控制信号线52传输的第二扫描控制信号GEN-2的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第二条栅线2)，从而将第二行子像素1打开。
每个第二控制子电路9中的第三晶体管M3在第一数据控制信号线71传输的第一数据控制信号SEN-1的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第一条数据线3，以对各重复单元D中的第四子像素14充电。
如图5和图8所示，在T1(t4)，第一数据控制信号SEN-1的电平为高电平，从而第一个第二控制子电路9中的第三晶体管M3导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第一条数据线3，以对第一重复单元D1中的第四子像素14充电，且数据信号Source1在T1(t4)的电压为负电压，因此第一重复单元D1中的第四子像素14被充入负电压。同时第二个第二控制子电路9中的第三晶体管M3导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第一条数据线3，以对第二重复单元D2中的第四子像素14充电，且数据信号Source2在T1(t4)的电压为正电压，因此第二重复单元D2中的第四子像素14被充入正电压。
在T1(t5)，第一个第一控制子电路8中的第二晶体管M2在第二扫描控制信号线52传输的第二扫描控制信号GEN-2的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第二条栅线2)，从而将第二行子像素1打开。
每个第二控制子电路9中的第五晶体管M5在第三数据控制信号线73传输的第三数据控制信号SEN-3的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第三条数据线3，以对各重复单元D中的第六子像素16充电。
如图5和图8所示，在T1(t5)，第三数据控制信号SEN-3的电平为高电平，从而第一个第二控制子电路9中的第五晶体管M5导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第三条数据线3，以对第一重复单元D1中的第六子像素16充电，且数据信号Source1在T1(t5)的电压为负电压，因此第一重复单元D1中的第四子像素14被充入负电压。同时第二个第二控制子电路9中的第五晶体管M5导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第三条数据线3，以对第二重复单元D2中的第六子像素16充电，且数据信号Source2在T1(t5)的电压为正电压，因此第二重复单元D2中的第六子像素16被充入正电压。
在T1(t6)，第一个第一控制子电路8中的第一晶体管M1在第一扫描控制信号线51传输的第二扫描控制信号GEN-1的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第一条栅线2)，从而将第一行子像素1打开。
每个第二控制子电路9中的第四晶体管M4在第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第二条数据线3，以对各重复单元D中的第二子像素12充电。
如图5和图8所示，在T1(t6)，第二数据控制信号SEN-2的电平为高电平，从而第一个第二控制子电路9中的第四晶体管M4导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第二条数据线3，以对第一重复单元D1中的第二子像素12充电，且数据信号Source1在T1(t6)的电压为负电压，因此第一重复单元D1中的第二子像素12被充入负电压。同时，第二个第二控制子电路9中的第四晶体管M4导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第二条数据线3，以对第二重复单元D2中的第二子像素12充电，且数据信号Source2在T1(t6)的电压为正电压，因此第二重复单元D2中的第二子像素12被充入正电压。
在第二充电阶段T2，第二个扫描信号传输通道4传输扫描信号Gate2，对其所对应的两行子像素1(即第三行子像素1和第四行子像素1)进行充电，第二充电阶段T2中6个子充电阶段的驱动过程可结合图8所示的时序图，以及上述对第一充电阶段T1中6个子充电阶段的说明，此处不再赘述。
在一些示例中，第一控制子电路8所包括的第一晶体管M1和第二晶体管M2，第二控制子电路9所包括的第三晶体管M3、第四晶体管M4和第五晶体管M5均为P型晶体管，其对应的第一扫描控制信号GEN-1、第二扫描控制信号GEN-2、第一数据控制信号SEN-1、第二数据控制信号SEN-2和第三数据控制信号SEN-3的时序在图8所示的时序的基础上进行翻转即可。
在一些实施例中，如图6和图7所示，阵列基板20中，在每个第一控制子电路8包括第一晶体管M1和第二晶体管M2，每个第二控制子电路9包括第三晶体管M3和第四晶体管M4的基础上，每个第二控制子电路9还包括开关单元91。
第二控制子电路9的开关单元91与第一数据控制信号线71、第二数据控制信号线72耦接，开关单元91还与该第二控制子电路9所耦接的数据信号传输通道6、该第二控制子电路9所耦接的三条数据线3中的第三条数据线3耦接。
开关单元91被配置为，在第一数据控制信号线71传输的第一数据控制信号SEN-1、及第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下，将其所耦接的数据信号传输通道6传输的数据信号传输至其所耦接的数据线3。
如图6所示，在一些示例中，开关单元91包括第六晶体管M6和第七晶体管M7。
第六晶体管M6的控制极与第一数据控制信号线71耦接，第六晶体管M6的第一极与该开关单元91所耦接的数据信号传输通道6耦接，第六晶体管M6的第二极与所述第七晶体管M7的第一极耦接。
第七晶体管M7的控制极与第二数据控制信号线72耦接，第七晶体管M7的第二极与该开关单元91所耦接的数据线3耦接。
在上述开关单元91中，在第六晶体管M6在第一数据控制信号线71所传输的第一数据控制信号SEN-1的控制下导通，且第七晶体管M7在第二数据控制信号线72所传输的第二数据控制信号SEN-2的控制下导通的情况下，该开关单元91所耦接的数据信号传输通道6传输的数据信号能够传输至其所耦接的数据线3。
在一些实施例中，第六晶体管M6和第七晶体管M7的类型相同，第三晶体管M3和第四晶体管M4的类型相同，且第六晶体管M6和第七晶体管M7的类型与第三晶体管M3和第四晶体管M4的类型不同。
示例性地，如图6所示，第三晶体管M3和第四晶体管M4均为N型晶体管，第六晶体管M6和第七晶体管M7均为P型晶体管。
对于图6所示的阵列基板20，结合图9所示出的时序图，其驱动方法包括：
一个帧周期包括n个充电阶段T，每个充电阶段T包括6个子充电阶段t。以下以第一充电阶段T1和第二充电阶段T2为例，且以第一控制子电路8所包括的第一晶体管M1和第二晶体管M2均为N型晶体管，第二控制子电路9所包括的第三晶体管M3和第四晶体管M4均为N型晶体管，第六晶体管M6和第七晶体管M7均为P型晶体管为例进行说明。
在第一充电阶段T1，第一个扫描信号传输通道4传输扫描信号Gate1，对其所对应的两行子像素1(即第一行子像素1和第二行子像素1)进行充电，该两行子像素1所划分的重复单元D从左至右依次为第一重复单元D1至第m个重复单元D。以下以Tk(tp)表示第k充电阶段Tk的第p子充电阶段tp，k、p均为正整数。
在T1(t1)，第一个第一控制子电路8中的第一晶体管M1在第一扫描控制信号线51传输的第一扫描控制信号GEN-1的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第一条栅线2)，从而将第一行子像素1打开。
每个第二控制子电路9中的第三晶体管M3在第一数据控制信号线71传输的第一数据控制信号SEN-1的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第一条数据线3，以对各重复单元D中的第一子像素11充电。
如图6和图9所示，在T1(t1)，第一数据控制信号SEN-1的电平为高电平，从而第一个第二控制子电路9中的第三晶体管M3导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第一条数据线3，以对第一重复单元D1中的第一子像素11充电，且数据信号Source1在T1(t1)的电压为正电压，因此第一重复单元D1中的第一子像素11被充入正电压。同时第二个第二控制子电路9中的第三晶体管M3导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第一条数据线3，以对第二重复单元D2中的第一子像素11充电，且数据信号Source2在T1(t1)的电压为负电压，因此第二重复单元D2中的第一子像素11被充入负电压。
在T1(t2)，第一个第一控制子电路8中的第一晶体管M1在第一扫描控制信号线51传输的第一扫描控制信号GEN-1的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第一条栅线2)，从而将第一行子像素1打开。
每个第二控制子电路9中的开关单元91在第一数据控制信号线71传输的第一数据控制信号SEN-1、及第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第三条数据线3，以对各重复单元D中的第三子像素13充电。
如图6和图9所示，在T1(t2)，第一扫描控制信号GEN-1和第二扫描控制信号GEN-2的电平均为低电平，从而第一个第二控制子电路9中，开关单元91中的第六晶体管M6和第七晶体管M7均导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第三条数据线3，以对第一重复单元D1中的第三子像素13充电，且数据信号Source1在T1(t2)的电压为正电压，因此第一重复单元D1中的第三子像素13被充入正电压。同时第二个第二控制子电路9中，开关单元91中的第六晶体管M6和第七晶体管M7均导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第三条数据线3，以对第二重复单元D2中的第三子像素13充电，且数据信号Source2在T1(t2)的电压为负电压，因此第二重复单元D2中的第三子像素13被充入负电压。
在T1(t3)，第一个第一控制子电路8中的第二晶体管M2在第二扫描控制信号线52传输的第二扫描控制信号GEN-2的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第二条栅线2)，从而将第二行子像素1打开。
每个第二控制子电路9中的第四晶体管M4在第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第二条数据线3，以对各重复单元D中的第五子像素15充电。
如图6和图9所示，在T1(t3)，第二数据控制信号SEN-2的电平为高电平，从而第一个第二控制子电路9中的第四晶体管M4导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第二条数据线3，以对第一重复单元D1中的第五子像素15充电，且数据信号Source1在T1(t3)的电压为正电压，因此第一重复单元D1中的第五子像素15被充入正电压。同时第二个第二控制子电路9中的第四晶体管M4导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第二条数据线3，以对第二重复单元D2中的第五子像素15充电，且数据信号Source2在T1(t3)的电压为负电压，因此第二重复单元D2中的第五子像素15被充入负电压。
在T1(t4)，第一个第一控制子电路8中的第二晶体管M2在第二扫描控制信号线52传输的第二扫描控制信号GEN-2的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第二条栅线2)，从而将第二行子像素1打开。
每个第二控制子电路9中的第三晶体管M3在第一数据控制信号线71传输的第一数据控制信号SEN-1的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第一条数据线3，以对各重复单元D中的第四子像素14充电。
如图6和图9所示，在T1(t4)，第一数据控制信号SEN-1的电平为高电平，从而第一个第二控制子电路9中的第三晶体管M3导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第一条数据线3，以对第一重复单元D1中的第四子像素14充电，且数据信号Source1在T1(t4)的电压为负电压，因此第一重复单元D1中的第四子像素14被充入负电压。同时第二个第二控制子电路9中的第三晶体管M3导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第一条数据线3，以对第二重复单元D2中的第四子像素14充电，且数据信号Source2在T1(t4)的电压为正电压，因此第二重复单元D2中的第四子像素14被充入正电压。
在T1(t5)，第一个第一控制子电路8中的第二晶体管M2在第二扫描控制信号线52传输的第二扫描控制信号GEN-2的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第二条栅线2)，从而将第二行子像素1打开。
每个第二控制子电路9中的开关单元91在第一数据控制信号线71传输的第一数据控制信号SEN-1、及第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第三条数据线3，以对各重复单元D中的第六子像素16充电。
如图6和图9所示，在T1(t5)，第一扫描控制信号GEN-1和第二扫描控制信号GEN-2的电平均为低电平，从而第一个第二控制子电路9中，开关单元91中的第六晶体管M6和第七晶体管M7均导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第三条数据线3，以对第一重复单元D1中的第六子像素16充电，且数据信号Source1在T1(t5)的电压为负电压，因此第一重复单元D1中的第四子像素14被充入负电压。同时第二个第二控制子电路9中，开关单元91中的第六晶体管M6和第七晶体管M7均导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第三条数据线3，以对第二重复单元D2中的第六子像素16充电，且数据信号Source2在T1(t5)的电压为正电压，因此第二重复单元D2中的第六子像素16被充入正电压。
在T1(t6)，第一个第一控制子电路8中的第一晶体管M1在第一扫描控制信号线51传输的第二扫描控制信号GEN-1的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第一条栅线2)，从而将第一行子像素1打开。
每个第二控制子电路9中的第四晶体管M4在第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第二条数据线3，以对各重复单元D中的第二子像素12充电。
如图6和图9所示，在T1(t6)，第二数据控制信号SEN-2的电平为高电平，从而第一个第二控制子电路9中的第四晶体管M4导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第二条数据线3，以对第一重复单元D1中的第二子像素12充电，且数据信号Source1在T1(t6)的电压为负电压，因此第一重复单元D1中的第二子像素12被充入负电压。同时，第二个第二控制子电路9中的第四晶体管M4导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第二条数据线3，以对第二重复单元D2中的第二子像素12充电，且数据信号Source2在T1(t6)的电压为正电压，因此第二重复单元D2中的第二子像素12被充入正电压。
在第二充电阶段T2，第二个扫描信号传输通道4传输扫描信号Gate2，对其所对应的两行子像素1(即第三行子像素1和第四行子像素1)进行充电，第二充电阶段T2中6个子充电阶段的驱动过程可结合图9所示的时序图，以及上述对第一充电阶段T1中6个子充电阶段的说明，此处不再赘述。
如图7所示，在另一些示例中，开关单元91包括与非门电路911和第八晶体管M8。
与非门电路911与第一数据控制信号线71、第二数据控制信号线72和第八晶体管M8的控制极耦接。与非门电路911被配置为在第一数据控制信号线71所传输的第一数据控制信号SEN-1，以及第二数据控制信号线72所传输的第二数据控制信号SEN-2的控制下，输出控制第八晶体管M8导通的控制信号至第八晶体管M8的控制极。
第八晶体管M8的第一极与该开关单元91所耦接的数据信号传输通道6耦接，第八晶体管M8的第二极与该开关单元91所耦接的数据线3耦接。第八晶体管M8被配置为在与非门电路911所输出的控制信号的控制下导通，将该开关单元91所耦接的数据信号传输通道6所传输的数据信号，传输至该开关单元91所耦接的数据线3。
根据与非门电路911的特点，在输入与非门电路911的两个信号均为高电平(1)时，则输出为低电平(0)，若输入与非门电路911的两个信号中至少有一个为低电平(0)，则输出为高电平(1)。因此，示例性地，在第一数据控制信号线71所传输的第一数据控制信号SEN-1，以及第二数据控制信号线72所传输的第二数据控制信号SEN-2中至少有一个为低电平时，与非门电路911能够输出高电平信号，在第八晶体管M8为N型晶体管的情况下，第八晶体管M8在该高电平信号的控制下导通，将数据信号传输至其所耦接的数据线3。
在一些实施例中，第三晶体管M3、第四晶体管M4和第八晶体管M8的类型相同，例如，如图7所示，第三晶体管M3、第四晶体管M4和第八晶体管M8均为N型晶体管。
对于图7所示的阵列基板20，结合图9所示出的时序图，其驱动方法包括：
一个帧周期包括n个充电阶段T，每个充电阶段T包括6个子充电阶段t。以下以第一充电阶段T1和第二充电阶段T2为例，且以第一控制子电路8所包括的第一晶体管M1和第二晶体管M2均为N型晶体管，第二控制子电路9所包括的第三晶体管M3、第四晶体管M4和第八晶体管M8均为N型晶体管为例进行说明。
在第一充电阶段T1，第一个扫描信号传输通道4传输扫描信号Gate1，对其所对应的两行子像素1(即第一行子像素1和第二行子像素1)进行充电，该两行子像素1所划分的重复单元D从左至右依次为第一重复单元D1至第m个重复单元D。以下以Tk(tp)表示第k充电阶段Tk的第p子充电阶段tp，k、p均为正整数。
在T1(t1)，第一个第一控制子电路8中的第一晶体管M1在第一扫描控制信号线51传输的第一扫描控制信号GEN-1的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第一条栅线2)，从而将第一行子像素1打开。
每个第二控制子电路9中的第三晶体管M3在第一数据控制信号线71传输的第一数据控制信号SEN-1的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第一条数据线3，以对各重复单元D中的第一子像素11充电。
如图7和图9所示，在T1(t1)，第一数据控制信号SEN-1的电平为高电平，从而第一个第二控制子电路9中的第三晶体管M3导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第一条数据线3，以对第一重复单元D1中的第一子像素11充电，且数据信号Source1在T1(t1)的电压为正电压，因此第一重复单元D1中的第一子像素11被充入正电压。同时第二个第二控制子电路9中的第三晶体管M3导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第一条数据线3，以对第二重复单元D2中的第一子像素11充电，且数据信号Source2在T1(t1)的电压为负电压，因此第二重复单元D2中的第一子像素11被充入负电压。
在T1(t2)，第一个第一控制子电路8中的第一晶体管M1在第一扫描控制信号线51传输的第一扫描控制信号GEN-1的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第一条栅线2)，从而将第一行子像素1打开。
每个第二控制子电路9中的开关单元91在第一数据控制信号线71传输的第一数据控制信号SEN-1、及第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第三条数据线3，以对各重复单元D中的第三子像素13充电。
如图7和图9所示，在T1(t2)，第一扫描控制信号GEN-1和第二扫描控制信号GEN-2的电平均为低电平，从而第一个第二控制子电路9中，开关单元91中的与非门电路911输出高电平信号，第八晶体管M8在该高电平信号的控制下导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第三条数据线3，以对第一重复单元D1中的第三子像素13充电，且数据信号Source1在T1(t2)的电压为正电压，因此第一重复单元D1中的第三子像素13被充入正电压。同时第二个第二控制子电路9中，开关单元91中的与非门电路911输出高电平信号，第八晶体管M8在该高电平信号的控制下导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第三条数据线3，以对第二重复单元D2中的第三子像素13充电，且数据信号Source2在T1(t2)的电压为负电压，因此第二重复单元D2中的第三子像素13被充入负电压。
在T1(t3)，第一个第一控制子电路8中的第二晶体管M2在第二扫描控制信号线52传输的第二扫描控制信号GEN-2的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第二条栅线2)，从而将第二行子像素1打开。
每个第二控制子电路9中的第四晶体管M4在第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第二条数据线3，以对各重复单元D中的第五子像素15充电。
如图7和图9所示，在T1(t3)，第二数据控制信号SEN-2的电平为高电平，从而第一个第二控制子电路9中的第四晶体管M4导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第二条数据线3，以对第一重复单元D1中的第五子像素15充电，且数据信号Source1在T1(t3)的电压为正电压，因此第一重复单元D1中的第五子像素15被充入正电压。同时第二个第二控制子电路9中的第四晶体管M4导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第二条数据线3，以对第二重复单元D2中的第五子像素15充电，且数据信号Source2在T1(t3)的电压为负电压，因此第二重复单元D2中的第五子像素15被充入负电压。
在T1(t4)，第一个第一控制子电路8中的第二晶体管M2在第二扫描控制信号线52传输的第二扫描控制信号GEN-2的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第二条栅线2)，从而将第二行子像素1打开。
每个第二控制子电路9中的第三晶体管M3在第一数据控制信号线71传输的第一数据控制信号SEN-1的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第一条数据线3，以对各重复单元D中的第四子像素14充电。
如图7和图9所示，在T1(t4)，第一数据控制信号SEN-1的电平为高电平，从而第一个第二控制子电路9中的第三晶体管M3导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第一条数据线3，以对第一重复单元D1中的第四子像素14充电，且数据信号Source1在T1(t4)的电压为负电压，因此第一重复单元D1中的第四子像素14被充入负电压。同时第二个第二控制子电路9中的第三晶体管M3导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第一条数据线3，以对第二重复单元D2中的第四子像素14充电，且数据信号Source2在T1(t4)的电压为正电压，因此第二重复单元D2中的第四子像素14被充入正电压。
在T1(t5)，第一个第一控制子电路8中的第二晶体管M2在第二扫描控制信号线52传输的第二扫描控制信号GEN-2的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第二条栅线2)，从而将第二行子像素1打开。
每个第二控制子电路9中的开关单元91在第一数据控制信号线71传输的第一数据控制信号SEN-1、及第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第三条数据线3，以对各重复单元D中的第六子像素16充电。
如图7和图9所示，在T1(t5)，第一扫描控制信号GEN-1和第二扫描控制信号GEN-2的电平均为低电平，从而第一个第二控制子电路9中，开关单元91中与非门电路911输出高电平信号，第八晶体管M8在该高电平信号的控制下导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第三条数据线3，以对第一重复单元D1中的第六子像素16充电，且数据信号Source1在T1(t5)的电压为负电压，因此第一重复单元D1中的第四子像素14被充入负电压。同时第二个第二控制子电路9中，开关单元91中的与非门电路911输出高电平信号，第八晶体管M8在该高电平信号的控制下导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第三条数据线3，以对第二重复单元D2中的第六子像素16充电，且数据信号Source2在T1(t5)的电压为正电压，因此第二重复单元D2中的第六子像素16被充入正电压。
在T1(t6)，第一个第一控制子电路8中的第一晶体管M1在第一扫描控制信号线51传输的第二扫描控制信号GEN-1的控制下导通，将来自第一个扫描信号传输通道4的扫描信号传输至其所耦接的栅线2(即第一条栅线2)，从而将第一行子像素1打开。
每个第二控制子电路9中的第四晶体管M4在第二数据控制信号线72传输的第二数据控制信号SEN-2的控制下导通，将来自数据信号传输通道6的数据信号传输至各重复单元D对应的三条数据线3中的第二条数据线3，以对各重复单元D中的第二子像素12充电。
如图7和图9所示，在T1(t6)，第二数据控制信号SEN-2的电平为高电平，从而第一个第二控制子电路9中的第四晶体管M4导通，将来自第一个数据信号传输通道6的数据信号Source1传输至第一重复单元D1对应的三条数据线3中的第二条数据线3，以对第一重复单元D1中的第二子像素12充电，且数据信号Source1在T1(t6)的电压为负电压，因此第一重复单元D1中的第二子像素12被充入负电压。同时，第二个第二控制子电路9中的第四晶体管M4导通，将来自第二个数据信号传输通道6的数据信号Source2传输至第二重复单元D2对应的三条数据线3中的第二条数据线3，以对第二重复单元D2中的第二子像素12充电，且数据信号Source2在T1(t6)的电压为正电压，因此第二重复单元D2中的第二子像素12被充入正电压。
在第二充电阶段T2，第二个扫描信号传输通道4传输扫描信号Gate2，对其所对应的两行子像素1(即第三行子像素1和第四行子像素1)进行充电，第二充电阶段T2中6个子充电阶段的驱动过程可结合图9所示的时序图，以及上述对第一充电阶段T1中6个子充电阶段的说明，此处不再赘述。
本公开的一些实施例所提供的阵列基板20中，所采用的晶体管的控制极为晶体管的栅极，第一极可以为源极，第二极可以为漏极，或者上述晶体管的第一极可以为漏极，第二极为源极，本公开对此均不作限定。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在晶体管为P型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性的，在晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。
在一些实施例中，如图4所示，在本公开的一些实施例所提供的阵列基板20中，所述至少一条扫描控制信号线5沿多个子像素1排列的列方向延伸，所述至少一条数据控制信号线7沿多个子像素1排列的行方向延伸。
在一些示例中，如图4所示，阵列基板20包括显示区AA和边框区BB，阵列基板20中多个子像素1、多条栅线2和多条数据线3设置于显示区AA，多个扫描信号传输通道4、至少一条扫描控制信号线5、多个数据信号传输通道6和至少一条数据控制信号线7、多个第一控制子电路8个多个第二控制子电路9设置于边框区BB。
在一些实施例中，每个子像素1包括驱动晶体管。如图5～图7所示，在阵列基板20中的第一控制子电路8包括第一晶体管M1和第二晶体管M2，第二控制子电路9包括第三晶体管M3和第四晶体管M4的情况下，第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4的栅极、有源层、及源极和漏极分别与驱动晶体管的栅极、有源层、及源极和漏极同层设置。
在上述实施例中，将第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4的各膜层与子像素1中的驱动晶体管各膜层对应同层设置，在阵列基板20的制备时，各膜层可以采用一次构图工艺，同步形成，从而简化了制备工艺，提高了制备效率。
在一些实施例中，本公开所提供的阵列基板20中，每个子像素1所包括的驱动晶体管为氧化物薄膜晶体管(Oxide TFT)，氧化物薄膜晶体管的载流子迁移率较高，信号传输速率较快，且成本较低，从而使得本公开的阵列基板20的实用性更高。
如图11所示，本公开的一些实施例所提供的显示装置30包括阵列基板20、栅极驱动电路301和源极驱动电路302，该显示装置30具有节省栅极驱动电路301中的扫描信号输出通道3011的数量，以及源极驱动电路302的数据信号输出通道3021的数量的优点，从而使得成本降低，且在显示过程中，闪烁和串扰现象较少，且功耗降低。
该显示装置30可以为电视、手机、电脑、笔记本电脑、平板电脑、个人数字助理(personal digital assistant，PDA)、车载电脑等，本公开对此并不设限。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种阵列基板的驱动方法，其特征在于，所述阵列基板包括：
多个子像素、多条栅线和多条数据线；所述多个子像素呈阵列式布置，一行子像素与一条栅线耦接，一列子像素与一条数据线耦接；
多个扫描信号传输通道、至少一条扫描控制信号线、多个数据信号传输通道和至少一条数据控制信号线；
多个第一控制子电路，每个第一控制子电路与所述至少一条扫描控制信号线、一个扫描信号传输通道和两条栅线耦接；
多个第二控制子电路，每个第二控制子电路与所述至少一条数据控制信号线、一个数据信号传输通道和三条数据线耦接；
每个第一控制子电路耦接的两条栅线所控制的两行子像素划分为沿行方向排列的多个重复单元，每个重复单元包括排列成2行3列的6个子像素；
所述驱动方法包括：
一个帧周期包括多个充电阶段，在每个充电阶段内对一个第一控制子电路耦接的两条栅线所控制的各重复单元的6个子像素进行充电；每个充电阶段包括6个子充电阶段，在每个子充电阶段内对每个重复单元的一个子像素进行充电；
在每个子充电阶段，
第一控制子电路在至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的一条栅线，以打开该条栅线所控制的一行子像素；
每个第二控制子电路在至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的一条数据线，以对各重复单元中的一个子像素充电；
其中，每个数据信号传输通道所传输的数据信号呈正负电压交替变换，正电压和负电压的持续时长为三个子充电阶段，且任意相邻两个数据信号传输通道所传输的数据信号的电压在同一子充电阶段极性相反。
2.根据权利要求1所述的驱动方法，其特征在于，
每个所述重复单元所包括的6个子像素分别为第一子像素、第二子像素、第三子像素、第四子像素、第五子像素和第六子像素；
每个所述充电阶段所包括的6个子充电阶段分别为第一子充电阶段、第二子充电阶段、第三子充电阶段、第四子充电阶段、第五子充电阶段和第六子充电阶段；
在所述第一子充电阶段，
第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第一条栅线，以打开该栅线所控制的一行子像素；
每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第一条数据线，以对各重复单元中的第一子像素充电；
在所述第二子充电阶段，
第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第一条栅线，以打开该栅线所控制的一行子像素；
每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第三条数据线，以对各重复单元中的第三子像素充电；
在所述第三子充电阶段，
第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第二条栅线，以打开该栅线所控制的一行子像素；
每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第二条数据线，以对各重复单元中的第五子像素充电；
在所述第四子充电阶段，
第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第二条栅线，以打开该栅线所控制的一行子像素；
每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第一条数据线，以对各重复单元中的第四子像素充电；
在所述第五子充电阶段，
第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第二条栅线，以打开该栅线所控制的一行子像素；
每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第三条数据线，以对各重复单元中的第六子像素充电；
在所述第六子充电阶段，
第一控制子电路在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将来自扫描信号传输通道的扫描信号传输至其所耦接的两条栅线中的第一条栅线，以打开该栅线所控制的一行子像素；
每个第二控制子电路在所述至少一条数据控制信号线传输的数据控制信号的控制下，将来自数据信号传输通道的数据信号传输至各重复单元所耦接的三条数据线中的第二条数据线，以对各重复单元中的第二子像素充电；
其中，第奇数个重复单元中的第一子像素、第三子像素和第五子像素被充入第一电压，第二子像素、第四子像素和第六子像素被充入第二电压；第偶数个重复单元中的第一子像素、第三子像素和第五子像素被充入第二电压，第二子像素、第四子像素和第六子像素被充入第一电压；
其中，所述第一电压和所述第二电压的极性相反。
3.根据权利要求2所述的驱动方法，其特征在于，所述至少一条扫描控制信号线包括第一扫描控制信号线和第二扫描控制信号线；
所述第一控制子电路包括第一晶体管和第二晶体管；
在所述第一子充电阶段、所述第二子充电阶段和所述第六子充电阶段，第一控制子电路中的第一晶体管在所述第一扫描控制信号线传输的第一扫描控制信号的控制下导通，将来自扫描信号传输通道的扫描信号传输至其所耦接的栅线；
在所述第三子充电阶段、所述第四子充电阶段和所述第五子充电阶段，第一控制子电路中的第二晶体管在所述第二扫描控制信号线传输的第二扫描控制信号的控制下导通，将来自扫描信号传输通道的扫描信号传输至其所耦接的栅线。
4.根据权利要求3所述的驱动方法，其特征在于，所述至少一条数据控制信号线包括第一数据控制信号线、第二数据控制信号线和第三数据控制信号线；
所述第二控制子电路包括第三晶体管、第四晶体管和第五晶体管；
在所述第一子充电阶段，每个第二控制子电路中的第三晶体管在所述第一数据控制信号线传输的第一数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第一条数据线，以对各重复单元中的第一子像素充电；
在所述第二子充电阶段，每个第二控制子电路中的第五晶体管在所述第三数据控制信号线传输的第三数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第三条数据线，以对各重复单元中第三子像素充电；
在所述第三子充电阶段，每个第二控制子电路中的第四晶体管在所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第二条数据线，以对各重复单元中的第五子像素充电；
在所述第四子充电阶段，每个第二控制子电路中的第三晶体管在所述第一数据控制信号线传输的第一数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第一条数据线，以对各重复单元中的第四子像素充电；
在所述第五子充电阶段，每个第二控制子电路中的第五晶体管在所述第三数据控制信号线传输的第三数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第三条数据线，以对各重复单元中的第六子像素充电；
在所述第六子充电阶段，每个第二控制子电路中的第四晶体管在所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第二条数据线，以对各重复单元中的第二子像素充电。
5.根据权利要求3所述的驱动方法，其特征在于，所述至少一条数据控制信号线包括第一数据控制信号线和第二数据控制信号线，所述第二控制子电路包括第三晶体管、第四晶体管和开关单元，
在所述第一子充电阶段，每个第二控制子电路中的第三晶体管在所述第一数据控制信号线传输的第一数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第一条数据线，以对各重复单元中的第一子像素充电；
在所述第二子充电阶段，每个第二控制子电路中的开关单元在所述第一数据控制信号线传输的第一数据控制信号、及所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第三条数据线，以对各重复单元中第三子像素充电；
在所述第三子充电阶段，每个第二控制子电路中的第四晶体管在所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第二条数据线，以对各重复单元中的第五子像素充电；
在所述第四子充电阶段，每个第二控制子电路中的第三晶体管在所述第一数据控制信号线传输的第一数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第一条数据线，以对各重复单元中的第四子像素充电；
在所述第五子充电阶段，每个第二控制子电路中的开关单元在所述第一数据控制信号线传输的第一数据控制信号、及所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第三条数据线，以对各重复单元中的第六子像素充电；
在所述第六子充电阶段，每个第二控制子电路中的第四晶体管在所述第二数据控制信号线传输的第二数据控制信号的控制下导通，将来自数据信号传输通道的数据信号传输至各重复单元对应的三条数据线中的第二条数据线，以对各重复单元中的第二子像素充电。
6.一种阵列基板，其特征在于，所述阵列基板包括：
多个子像素、多条栅线和多条数据线；所述多个子像素呈阵列式布置，一行子像素与一条栅线耦接，一列子像素与一条数据线耦接；
多个扫描信号传输通道、至少一条扫描控制信号线、多个数据信号传输通道和至少一条数据控制信号线；
多个第一控制子电路，每个第一控制子电路与所述至少一条扫描控制信号线、一个扫描信号传输通道和两条栅线耦接；所述第一控制子电路被配置为，在所述至少一条扫描控制信号线传输的扫描控制信号的控制下，将其所耦接的扫描信号传输通道传输的扫描信号分别传输至其所耦接的两条栅线，以分时打开这两条栅线所耦接的两行子像素；
多个第二控制子电路，每个第二控制子电路与所述至少一条数据控制信号线、一个数据信号传输通道和三条数据线耦接；所述第二控制子电路被配置为，在所述至少一条数据控制信号线传输的数据控制信号的控制下，将其所耦接的数据信号传输通道传输的数据信号分别传输至其所耦接的三条数据线，以分时对这三条数据线所耦接的子像素中被栅线打开的子像素充电。
7.根据权利要求6所述的阵列基板，其特征在于，
所述多个子像素排列成2n行3m列；
所述阵列基板包括2n条栅线、3m条数据线、n个扫描信号传输通道、m个数据信号传输通道、两条扫描控制信号线、至少两条数据控制信号线、n个第一控制子电路和m个第二控制子电路；其中，n和m为正整数；
第i个第一控制子电路与第i个扫描信号传输通道、第2i-1条栅线和第2i条栅线耦接；其中，1≤i≤n，i为正整数；
第j个第二控制子电路与第j个数据信号传输通道、第3j-2条数据线、第3j-1条数据线和第3j条数据线耦接；其中，1≤j≤m，j为正整数。
8.根据权利要求6或7所述的阵列基板，其特征在于，
所述至少一条扫描控制信号线包括第一扫描控制信号线和第二扫描控制信号线；
每个所述第一控制子电路包括第一晶体管和第二晶体管；其中，
所述第一晶体管的控制极与所述第一扫描控制信号线耦接，所述第一晶体管的第一极与所述第一控制子电路所耦接的扫描信号传输通道耦接，所述第一晶体管的第二极与所述第一控制子电路所耦接的两条栅线中的一条栅线耦接；
所述第二晶体管的控制极与所述第二扫描控制信号线耦接，所述第二晶体管的第一极与所述第一控制子电路所耦接的扫描信号传输通道耦接，所述第二晶体管的第二极与所述第一控制子电路所耦接的两条栅线中的另一条栅线耦接。
9.根据权利要求8所述的阵列基板，其特征在于，
所述至少一条数据控制信号线包括第一数据控制信号线和第二数据控制信号线；
每个所述第二控制子电路包括第三晶体管和第四晶体管；其中，
所述第三晶体管的控制极与所述第一数据控制信号线耦接，所述第三晶体管的第一极与所述第二控制子电路所耦接的数据信号传输通道耦接，所述第三晶体管的第二极与所述第二控制子电路所耦接的三条数据线中的第一条数据线耦接；
所述第四晶体管的控制极与所述第二数据控制信号线耦接，所述第四晶体管的第一极与所述第二控制子电路所耦接的数据信号传输通道耦接，所述第四晶体管的第二极与所述第二控制子电路所耦接的三条数据线中的第二条数据线耦接。
10.根据权利要求9所述的阵列基板，其特征在于，所述至少一条数据控制信号线还包括第三数据控制信号线；
每个所述第二控制子电路还包括第五晶体管；其中，
所述第五晶体管的控制极与所述第三数据控制信号线耦接，所述第五晶体管的第一极与所述第二控制子电路所耦接的数据信号传输通道耦接，所述第五晶体管的第二极与所述第二控制子电路所耦接的三条数据线中的第三条数据线耦接。
11.根据权利要求9所述的阵列基板，其特征在于，所述第二控制子电路还包括开关单元，
所述开关单元与所述第一数据控制信号线、所述第二数据控制信号线耦接，所述开关单元还与所述第二控制子电路所耦接的数据信号传输通道、所述第二控制子电路所耦接的三条数据线中的第三条数据线耦接；
所述开关单元被配置为，在所述第一数据控制信号线传输的第一数据控制信号、及所述第二数据控制信号线传输的第二数据控制信号的控制下，将其所耦接的数据信号传输通道传输的数据信号传输至其所耦接的数据线。
12.根据权利要求11所述的阵列基板，其特征在于，所述开关单元包括第六晶体管和第七晶体管，其中，
所述第六晶体管的控制极与所述第一数据控制信号线耦接，所述第六晶体管的第一极与所述开关单元所耦接的数据信号传输通道耦接，所述第六晶体管的第二极与所述第七晶体管的第一极耦接；
所述第七晶体管的控制极与所述第二数据控制信号线耦接，所述第七晶体管的第二极与所述开关单元所耦接的数据线耦接。
13.根据权利要求12所述的阵列基板，其特征在于，所述第六晶体管和所述第七晶体管的类型相同，所述第三晶体管和所述第四晶体管的类型相同，且所述第六晶体管和所述第七晶体管的类型与所述第三晶体管和所述第四晶体管的类型不同。
14.根据权利要求11所述的阵列基板，其特征在于，所述开关单元包括与非门电路和第八晶体管，其中，
所述与非门电路与所述第一数据控制信号线、第二数据控制信号线和所述第八晶体管的控制极耦接；
其中，所述与非门电路被配置为，在所述第一数据控制信号线传输的第一数据控制信号、及所述第二数据控制信号线传输的第二数据控制信号的控制下，输出控制所述第八晶体管导通的控制信号；
所述第八晶体管的第一极与所述开关单元所耦接的数据信号传输通道耦接，所述第八晶体管的第二极与所述开关单元所耦接的数据线耦接。
15.根据权利要求14所述的阵列基板，其特征在于，所述第三晶体管、所述第四晶体管和所述第八晶体管的类型相同。
16.根据权利要求6或7所述的阵列基板，其特征在于，所述至少一条扫描控制信号线沿多个子像素排列的列方向延伸，所述至少一条数据控制信号线沿多个子像素排列的行方向延伸。
17.根据权利要求9～15中任一项所述的阵列基板，其特征在于，每个子像素包括驱动晶体管；
所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的栅极、有源层、及源极和漏极分别与所述驱动晶体管的栅极、有源层、及源极和漏极同层设置。
18.一种显示装置，其特征在于，所述显示装置包括：
如权利要求6～17中任一项所述的阵列基板；
栅极驱动电路，所述栅极驱动电路具有多个扫描信号输出通道和至少一个扫描控制信号输出通道，每个扫描信号输出通道与所述阵列基板中的一个扫描信号传输通道耦接，每个扫描控制信号输出通道与所述阵列基板中的一条扫描控制信号线耦接；
源极驱动电路，所述源极驱动电路包括多个数据信号输出通道和至少一个数据控制信号输出通道，每个数据信号输出通道与所述阵列基板中的一个数据信号传输通道耦接，每个数据控制信号输出通道与所述阵列基板中的一条数据控制信号线耦接。
19.根据权利要求18所述的显示装置，其特征在于，所述栅极驱动电路包括两个扫描控制信号输出通道，所述源极驱动电路包括两个或三个数据控制信号输出通道。
CN202010191857.1A 2020-03-18 2020-03-18 阵列基板及其驱动方法、显示装置 Expired - Fee Related CN111240061B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010191857.1A CN111240061B (zh) 2020-03-18 2020-03-18 阵列基板及其驱动方法、显示装置
PCT/CN2020/140310 WO2021184892A1 (zh) 2020-03-18 2020-12-28 阵列基板及其驱动方法、显示装置
US17/432,888 US11763770B2 (en) 2020-03-18 2020-12-28 Array substrate and method for driving the same, display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010191857.1A CN111240061B (zh) 2020-03-18 2020-03-18 阵列基板及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN111240061A true CN111240061A (zh) 2020-06-05
CN111240061B CN111240061B (zh) 2021-09-14

Family

ID=70873515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010191857.1A Expired - Fee Related CN111240061B (zh) 2020-03-18 2020-03-18 阵列基板及其驱动方法、显示装置

Country Status (3)

Country Link
US (1) US11763770B2 (zh)
CN (1) CN111240061B (zh)
WO (1) WO2021184892A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184892A1 (zh) * 2020-03-18 2021-09-23 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
CN116092405A (zh) * 2022-12-12 2023-05-09 北京京东方技术开发有限公司 显示面板、显示驱动方法、显示驱动模组和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123652A1 (en) * 2008-11-14 2010-05-20 Au Optronics Corporation Liquid crystal display and liquid crystal display panel thereof
CN102201215A (zh) * 2008-12-24 2011-09-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法
CN202075968U (zh) * 2011-06-02 2011-12-14 北京京东方光电科技有限公司 液晶显示模块
CN102368133A (zh) * 2011-10-14 2012-03-07 深圳市华星光电技术有限公司 液晶阵列及液晶显示面板
CN104700802A (zh) * 2015-03-25 2015-06-10 南京中电熊猫液晶显示科技有限公司 一种液晶面板的驱动电路
CN105206242A (zh) * 2015-10-28 2015-12-30 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示面板
CN105527737A (zh) * 2016-02-01 2016-04-27 深圳市华星光电技术有限公司 液晶显示面板及其驱动方法
CN108594554A (zh) * 2018-05-09 2018-09-28 京东方科技集团股份有限公司 一种阵列基板，其驱动方法及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006119581A (ja) 2004-09-24 2006-05-11 Koninkl Philips Electronics Nv アクティブマトリクス型液晶表示装置およびその駆動方法
JP2007108457A (ja) * 2005-10-14 2007-04-26 Nec Electronics Corp 表示装置、データドライバｉｃ、ゲートドライバｉｃ、及び走査線駆動回路
CN202084275U (zh) 2011-06-15 2011-12-21 北京京东方光电科技有限公司 一种显示装置、显示面板及显示面板驱动装置
KR101982716B1 (ko) * 2012-02-28 2019-05-29 삼성디스플레이 주식회사 표시장치
TW201513085A (zh) * 2013-09-25 2015-04-01 Chunghwa Picture Tubes Ltd 用以降低液晶顯示系統功耗的方法
CN106125427B (zh) 2016-06-27 2019-05-03 武汉华星光电技术有限公司 液晶显示面板及液晶显示装置
CN106940992A (zh) 2017-04-28 2017-07-11 武汉华星光电技术有限公司 一种显示面板驱动电路及其驱动方法
CN111240061B (zh) 2020-03-18 2021-09-14 合肥鑫晟光电科技有限公司 阵列基板及其驱动方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123652A1 (en) * 2008-11-14 2010-05-20 Au Optronics Corporation Liquid crystal display and liquid crystal display panel thereof
CN102201215A (zh) * 2008-12-24 2011-09-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法
CN202075968U (zh) * 2011-06-02 2011-12-14 北京京东方光电科技有限公司 液晶显示模块
CN102368133A (zh) * 2011-10-14 2012-03-07 深圳市华星光电技术有限公司 液晶阵列及液晶显示面板
CN104700802A (zh) * 2015-03-25 2015-06-10 南京中电熊猫液晶显示科技有限公司 一种液晶面板的驱动电路
CN105206242A (zh) * 2015-10-28 2015-12-30 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示面板
CN105527737A (zh) * 2016-02-01 2016-04-27 深圳市华星光电技术有限公司 液晶显示面板及其驱动方法
CN108594554A (zh) * 2018-05-09 2018-09-28 京东方科技集团股份有限公司 一种阵列基板，其驱动方法及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184892A1 (zh) * 2020-03-18 2021-09-23 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
US11763770B2 (en) 2020-03-18 2023-09-19 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Array substrate and method for driving the same, display apparatus
CN116092405A (zh) * 2022-12-12 2023-05-09 北京京东方技术开发有限公司 显示面板、显示驱动方法、显示驱动模组和显示装置

Also Published As

Publication number Publication date
US20220277703A1 (en) 2022-09-01
US11763770B2 (en) 2023-09-19
CN111240061B (zh) 2021-09-14
WO2021184892A1 (zh) 2021-09-23

Similar Documents

Publication Publication Date Title
US10861370B2 (en) Driving circuit and driving method for a display panel, and display device
EP3327715B1 (en) Display device
US8405644B2 (en) Electro-optical device, and electronic apparatus having the same
CN206194295U (zh) 数据线多路分配器、显示基板、显示面板及显示装置
CN110136630B (zh) 一种显示面板及其驱动方法、显示装置
US7148870B2 (en) Flat-panel display device
US20080150859A1 (en) Liquid crystal display device and method of driving the same
US8456398B2 (en) Liquid crystal display module
US8698726B2 (en) Display device and method for powering same
CN101266767A (zh) 液晶显示器
CN107967908B (zh) 显示基板及其驱动方法、显示面板
US20090195495A1 (en) Lcd with sub-pixels rearrangement
WO2017031944A1 (zh) 像素单元驱动电路、驱动方法和显示装置
US7525527B2 (en) Method for driving a liquid crystal display device
CN111240061B (zh) 阵列基板及其驱动方法、显示装置
CN111679527A (zh) 阵列基板及其驱动方法、显示装置
JP2007179017A (ja) 画像表示装置、及び画像表示方法
CN109256081B (zh) 一种源极驱动电路、显示面板
US20200081309A1 (en) Display device
US20130093747A1 (en) Lcd panel
CN101609233A (zh) 液晶显示面板
CN104347043A (zh) 液晶显示面板及驱动液晶显示器的方法
KR101396937B1 (ko) 액정표시장치 및 그 구동방법
CN102495503A (zh) 阵列基板及其驱动方法
KR20140079089A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210914