CN111239590B - 一种芯片静电损伤的定位方法及装置 - Google Patents
一种芯片静电损伤的定位方法及装置 Download PDFInfo
- Publication number
- CN111239590B CN111239590B CN202010114630.7A CN202010114630A CN111239590B CN 111239590 B CN111239590 B CN 111239590B CN 202010114630 A CN202010114630 A CN 202010114630A CN 111239590 B CN111239590 B CN 111239590B
- Authority
- CN
- China
- Prior art keywords
- positioning
- defect
- phase
- sample
- locked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Abstract
本发明公开了一种芯片静电损伤的定位方法及装置，该方法包括：对于芯片的失效样品，采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的初始失效点；调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的新增失效点；采用扫描电子显微镜，对初始失效点和新增失效点的特征信息进行分析，以将初始失效点和新增失效点中特征信息与设定的静电损伤信息相同的部分失效点，确定为样品的静电损伤点。本发明的方案，可以解决芯片损伤位置的定位难度较大影响芯片的可靠性的问题，达到减小芯片损伤位置的定位难度以提升芯片的可靠性的效果。
Description
技术领域
本发明属于电子电路技术领域，具体涉及一种芯片静电损伤的定位方法及装置，尤其涉及一种提升芯片静电损伤类缺陷定位的方法及装置。
背景技术
IC集成电路的集成度越来越高，器件的尺寸越发减小，多层布线更为复杂，对半导体器件的可靠性，特别是失效分析中的缺陷定位提出更高的要求。一般而言，静电损伤(ESD)具有随机性和持续性，主要又分为突发性完全失效和潜在性失效。特别是潜在性失效的损伤较小，表现为间歇性失效，具有较强的隐蔽性，因此，在实验中很难评估到，很难和过电损伤(EOS)区分，对半导体器件的可靠性带来较大的隐患。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的目的在于，针对上述缺陷，提供一种芯片静电损伤的定位方法及装置，以解决芯片损伤位置的定位难度较大影响芯片的可靠性的问题，达到减小芯片损伤位置的定位难度以提升芯片的可靠性的效果。
本发明提供一种芯片静电损伤的定位方法，包括：对于芯片的失效样品，采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的初始失效点；基于失效样品的初始失效点，采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的新增失效点；采用扫描电子显微镜，对初始失效点和新增失效点的特征信息进行分析，以将初始失效点和新增失效点中特征信息与设定的静电损伤信息相同的部分失效点，确定为样品的静电损伤点；其中，特征信息，包括：形貌、尺寸、和/或在样品中所处区域。
可选地，采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：对锁相缺陷定位热发射显微镜进行初始化处理，以将锁相缺陷定位热发射显微镜的锁相信号进行初始化；对锁相信号初始化后，利用锁相缺陷定位热发射显微镜评估失效样品中缺陷位置信息，作为初始失效点。
可选地，定位参数，包括：输入方波信号的频率；再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：在锁相缺陷定位热发射显微镜对失效样品的初始失效点的基础上，调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估，并确定是否出现新缺陷；若出现新缺陷，则将新缺陷位置作为新增失效点；若未出现新缺陷，则对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节。
可选地，定位参数，包括：输入方波信号的幅值；再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：调节锁相缺陷定位热发射显微镜的输入方波信号的幅值后再次进行定位评估，并再次确定是否出现新缺陷；若出现新缺陷，则将新缺陷位置也作为新增失效点，并确定是否需要延长评估时间进行定位评估；若未出现新缺陷，则重新调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估。
可选地，定位参数，包括：定位评估的评估时间；再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：将初始失效点的位置信息作为第一数据集，将新增失效点的位置信息作为第二数据集，确定第二数据集与第一数据集之间的差值是否大于零；若第二数据集与第一数据集之间的差值大于零，则停止当前的定位评估，以完成对失效样品中缺陷位置的定位评估；若第二数据集与第一数据集之间的差值小于或等于零，则延长锁相缺陷定位热发射显微镜的评估时间后，继续采用锁相缺陷定位热发射显微镜对失效样品中缺陷位置进行定位评估，并将新缺陷也作为新增失效点。
可选地，还包括：收集芯片的样品，获取样品的电气参数；其中，电气参数，包括：端口电压、端口电流、静态电流、和/或功能；确定样品的电气参数是否与设定的失效样品的失效电气参数相同；若样品的电气参数与设定的失效样品的失效电气参数相同，则确定芯片的样品为失效样品。
与上述方法相匹配，本发明另一方面提供一种芯片静电损伤的定位装置，包括：定位单元，用于对于芯片的失效样品，采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的初始失效点；定位单元，用于基于失效样品的初始失效点，采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的新增失效点；确定单元，用于采用扫描电子显微镜，对初始失效点和新增失效点的特征信息进行分析，以将初始失效点和新增失效点中特征信息与设定的静电损伤信息相同的部分失效点，确定为样品的静电损伤点；其中，特征信息，包括：形貌、尺寸、和/或在样品中所处区域。
可选地，定位单元采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：对锁相缺陷定位热发射显微镜进行初始化处理，以将锁相缺陷定位热发射显微镜的锁相信号进行初始化；对锁相信号初始化后，利用锁相缺陷定位热发射显微镜评估失效样品中缺陷位置信息，作为初始失效点。
可选地，定位参数，包括：输入方波信号的频率；定位单元再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：在锁相缺陷定位热发射显微镜对失效样品的初始失效点的基础上，调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估，并确定是否出现新缺陷；若出现新缺陷，则将新缺陷位置作为新增失效点；若未出现新缺陷，则对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节。
可选地，定位参数，包括：输入方波信号的幅值；定位单元再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：调节锁相缺陷定位热发射显微镜的输入方波信号的幅值后再次进行定位评估，并再次确定是否出现新缺陷；若出现新缺陷，则将新缺陷位置也作为新增失效点，并确定是否需要延长评估时间进行定位评估；若未出现新缺陷，则重新调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估。
可选地，定位参数，包括：定位评估的评估时间；定位单元再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：将初始失效点的位置信息作为第一数据集，将新增失效点的位置信息作为第二数据集，确定第二数据集与第一数据集之间的差值是否大于零；若第二数据集与第一数据集之间的差值大于零，则停止当前的定位评估，以完成对失效样品中缺陷位置的定位评估；若第二数据集与第一数据集之间的差值小于或等于零，则延长锁相缺陷定位热发射显微镜的评估时间后，继续采用锁相缺陷定位热发射显微镜对失效样品中缺陷位置进行定位评估，并将新缺陷也作为新增失效点。
可选地，还包括：收集单元，用于收集芯片的样品，获取样品的电气参数；其中，电气参数，包括：端口电压、端口电流、静态电流、和/或功能；确定单元，还用于确定样品的电气参数是否与设定的失效样品的失效电气参数相同；确定单元，还用于若样品的电气参数与设定的失效样品的失效电气参数相同，则确定芯片的样品为失效样品。
本发明的方案，通过热发射定位系统定位出部分失效点，再通过锁相增强技术调节输入方波信号的频率、幅值，以及测试时间，最终筛选出隐形失效点；随后，通过扫描电镜定点观测这一批失效点，分析其形貌、尺寸、所在区域，判断属于静电损伤，可以提高静电损伤类的定位静电的准确性。
进一步，本发明的方案，通过热发射定位系统定位出部分失效点，再调节输入方波信号频率、幅值、以及测试时长，可以进一步提升低频下的信噪比，以提升静电损伤类缺陷的定位精度，提升评估效率。
由此，本发明的方案，通过采用热发射定位技术定位出部分失效点，再采用锁相增强技术调节输入方波信号的频率、幅值、以及测试时间，再筛选出隐形失效点，之后再通过扫描电镜定点观测隐形失效点的形貌、尺寸、所在区域，以判断是否属于静电损伤，解决芯片损伤位置的定位难度较大影响芯片的可靠性的问题，达到减小芯片损伤位置的定位难度以提升芯片的可靠性的效果。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明的芯片静电损伤的定位方法的一实施例的流程示意图；
图2为本发明的方法中采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估的一实施例的流程示意图；
图3为本发明的方法中对锁相缺陷定位热发射显微镜的输入方波信号的频率进行调节后进行定位评估的一实施例的流程示意图；
图4为本发明的方法中对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节后进行定位评估的一实施例的流程示意图；
图5为本发明的方法中对锁相缺陷定位热发射显微镜的评估时间进行调节后进行定位评估的一实施例的流程示意图；
图6为本发明的方法中确定芯片的样品是否为失效样品的一实施例的流程示意图；
图7为本发明的芯片静电损伤的定位方法的一实施例的静电损伤缺陷定位物理模型的结构示意图；
图8为本发明的芯片静电损伤的定位方法的一实施例的锁相增强系统的锁相流程示意图；
图9为本发明的芯片静电损伤的定位方法的一实施例的锁相原理示意图；
图10为本发明的芯片静电损伤的定位装置的一实施例的结构示意图。
结合附图，本发明实施例中附图标记如下：
102-收集单元；104-定位单元；106-确定单元。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
对静电损伤(ESD)一般的筛选方法，是指对器件进行电气测试后，发现异常，采用超高分辨率显微镜对失效区域和对应功能分析，直接定义过电损伤(EOS)，这类方法仅能查找较为严重的失效现象，但对于一些隐蔽(ESD)的失效现象无法确定。
一些方案中采用光发射显微镜(EMMI)、激光诱导阻抗变化(OBIRCH)以及聚焦离子束剖切(FIB)对缺陷定位，而后采用扫描电镜(SEM)观察器件表面形貌，最终分析确认为静电损伤失效。整套分析流程成本高、效率低，属于有损评估，但一般电子制造企业不具备这些昂贵的分析仪器和工具，因此无法有效开展芯片分析工作。
不难发现，上述失效分析流程对静电损伤类缺陷定位不够针对性，可能导致部分隐性失效点无法暴露，定位精度较弱；使用多台设备，成本较高；属于有损评估，对器件造成不可逆损坏。
在一个可选实施方式中，本发明的方案，提供一种提升芯片静电损伤类缺陷定位的方法，通过该方案缺陷定位的方法实施，可以提高静电损伤类的定位静电的准确性，可以较好地提升静电损伤类缺陷定位的精度；由于该方案仅需两台设备，此类失效点定位的成本大幅降低，也就是说可以简化此类失效分析环节，降低试验成本；另外，该方案属于无损评估，不会对器件造成不可逆的破坏。
根据本发明的实施例，提供了一种芯片静电损伤的定位方法，如图1所示本发明的方法的一实施例的流程示意图。该芯片静电损伤的定位方法可以包括：步骤S110至步骤S130。
在步骤S110处，对于芯片的失效样品，采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的初始失效点。例如：如图9所示，缺陷定位热发射系统是通过输入一个周期性可调制的电源信号，通过“开”或“关”的瞬间，缺陷点会异常发热，通过A～G的图像迭代，能有效分辨出缺陷点。
可选地，可以结合图2所示本发明的方法中采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估的一实施例流程示意图，进一步说明步骤S110中采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估的具体过程，可以包括：步骤S210和步骤S220。
步骤S210，对锁相缺陷定位热发射显微镜进行初始化处理，以将锁相缺陷定位热发射显微镜的锁相信号进行初始化。
步骤S220，对锁相信号初始化后，利用锁相缺陷定位热发射显微镜评估失效样品中缺陷位置信息，作为初始失效点。
例如：参见图7所示的例子，提升芯片静电损伤类缺陷定位的过程，可以包括：初始化锁相缺陷定位热发射显微镜，将锁相信号初始化；通过初始化缺陷定位热发射显微镜评估出芯片内含缺陷，记录位置信息。通过锁相技术增强流程进一步评估系统缺陷，记录缺陷位置信息。对新增缺陷点、消失点进行扫描电镜观察。通过缺陷点的位置信息、形貌特征判断出静电损伤。
其中，消失点的情况较少出现。例如：随着锁相频率的增加，空间分辨率提高，提高了定位精度，但使温度的峰值变化降低，没有充足的时间使缺陷点发热，因此对于一些本身微小的产热点，可能反而无法评估出，在图像中呈现“消失的状态”。在这种静电损伤类缺陷中，属于微小缺陷，需进一步评估确定，而不是仅仅当作噪声信号滤去。
由此，通过在对锁相缺陷定位热发射显微镜的锁相信号初始化后，利用锁相缺陷定位热发射显微镜评估失效芯片的失效点的位置信息，方便且精准。
在步骤S120处，基于失效样品的初始失效点，采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的新增失效点。例如：如图9所示，在通过缺陷定位热发射系统能有效分辨出缺陷点的基础上，通过对缺陷定位热发射系统的幅值、频率、和测试时长的调节，能加强热信号，提升对器件的探测精度，能有效的分辨出一些微弱的失效点。
其中，定位参数，可以包括：输入方波信号的频率。
可选地，步骤S120中采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，可以包括：对锁相缺陷定位热发射显微镜的输入方波信号的频率进行调节后进行定位评估的过程。
下面结合图3所示本发明的方法中对锁相缺陷定位热发射显微镜的输入方波信号的频率进行调节后进行定位评估的一实施例流程示意图，进一步说明对锁相缺陷定位热发射显微镜的输入方波信号的频率进行调节后进行定位评估的具体过程，可以包括：步骤S310至步骤S330。
步骤S310，在锁相缺陷定位热发射显微镜对失效样品的初始失效点的基础上，调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估，并确定是否出现新缺陷。
步骤S320，若出现新缺陷，则将新缺陷位置作为新增失效点。
步骤S330，若未出现新缺陷，则对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节。
例如：如图8所示，提升芯片静电损伤类缺陷定位的过程，具体可以包括：红外热定位测试，生成初始数据，将生成的初始数据作为位置信息放入例集T1。即，通过初始化的缺陷定位设备，并记录位置信息，放入例集T1。基于生成的初始数据，调节输入信号的频率f，频率过低容易导致信噪比低，频率过高易导致温升越小，不易测出失效点。调节输入信号频率后，判断新缺陷是否出现。如判断是，则记录新增缺陷点位置信息，并将位置信息放入例集T2。如判断否，则进入下一步幅值调节。
例如：调节频率，可以是通过设备输入一个数值，改变输入芯片电源信号(“开/关”为一个周期)的“开/关”频率。一般而言，可以先设定1Hz的频率，如果在显微镜中无法观测到缺陷点，则再选择0.1、5、10Hz的频率。频率的调大/调小需根据此时的电压大小来调节，因为锁相频率增加，空间分辨率增加，但温度峰值变化减小。举例：当所给电压较大(根据芯片规范判断电压大小)，可以适当的提高频率，以提高空间分辨率。若此时电压较小，可以稍微降低频率。
由此，通过基于锁相增强系统可以精确定位静电损伤类缺陷点，进一步通过调节频率提升信噪比，可以提高识别此类缺陷的能力。
其中，定位参数，还可以包括：输入方波信号的幅值。
进一步可选地，步骤S120中采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，可以包括：对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节后进行定位评估的过程。
下面结合图4所示本发明的方法中对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节后进行定位评估的一实施例流程示意图，进一步说明对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节后进行定位评估的具体过程，可以包括：步骤S410至步骤S430。
步骤S410，调节锁相缺陷定位热发射显微镜的输入方波信号的幅值后再次进行定位评估，并再次确定是否出现新缺陷。
步骤S420，若出现新缺陷，则将新缺陷位置也作为新增失效点，并确定是否需要延长评估时间进行定位评估。
步骤S430，若未出现新缺陷，则重新调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估。
例如：如图8所示的例子，在频率调节后未出现新缺陷的情况下，调节输入信号幅值，注意幅值A越大，则产生热量越多，暴露新失效点，但过大容易使芯片烧毁，从而对芯片造成二次损伤。调节输入信号幅值后，再次判断新缺陷是否出现。如判断否，则重新调节频率后进行重新评估。如判断是，则记录新增缺陷点位置信息，并将位置信息放入例集T2，进入下一步，即判断是否需要延长评估时间。
由此，通过基于锁相增强系统可以精确定位静电损伤类缺陷点，进一步通过调节频率和幅值来提升信噪比，有利于提高识别此类缺陷的能力，以更准确地定位静电损伤类缺陷点。
其中，定位参数，还可以包括：定位评估的评估时间。
再进一步可选地，步骤S120中采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，可以包括：对锁相缺陷定位热发射显微镜进行定位评估的评估时间的评估时间进行调节后进行定位评估的过程。
下面结合图5所示本发明的方法中对锁相缺陷定位热发射显微镜的评估时间进行调节后进行定位评估的一实施例流程示意图，进一步说明对锁相缺陷定位热发射显微镜的评估时间进行调节后进行定位评估的具体过程，可以包括：步骤S510至步骤S530。
步骤S510，将初始失效点的位置信息作为第一数据集，将新增失效点的位置信息作为第二数据集，确定第二数据集与第一数据集之间的差值是否大于零。
步骤S520，若第二数据集与第一数据集之间的差值大于零，则停止当前的定位评估，以完成对失效样品中缺陷位置的定位评估。
步骤S530，若第二数据集与第一数据集之间的差值小于或等于零，则延长锁相缺陷定位热发射显微镜的评估时间后，继续采用锁相缺陷定位热发射显微镜对失效样品中缺陷位置进行定位评估，并将新缺陷也作为新增失效点。
例如：如图8所示，在调节幅值后出现新缺陷的情况下，将例集T1、例集T2分别放入对应的函数ScheSet(T1)、ScheSet(T2)中。其中，ScheSet函数是对放入的例集T的数量进行计算(即累计)，方便下一步比较T2中的缺陷点是否有增加。生成Output＝ScheSet(T2)-ScheSet(T1)，进行下一步，并判断输出结果是否为0。如判断否，则延长测试时间，新增缺陷位置信息放入例集T2。如判断是，则停止试验。
例如：通过调节频率、幅值、时间来提升信噪比，进而提高识别此类缺陷的能力。其中，一维传导下，芯片表面温度的变化信号可以表示为：
由此，通过基于锁相增强系统可以精确定位静电损伤类缺陷点，进一步通过调节频率、幅值、时间来等提升信噪比，进而提高识别此类缺陷的能力，有利于更准确地定位静电损伤类缺陷点。
在步骤S130处，采用扫描电子显微镜，对初始失效点和新增失效点的特征信息进行分析，以将初始失效点和新增失效点中特征信息与设定的静电损伤信息相同的部分失效点，确定为样品的静电损伤点。其中，特征信息，可以包括：形貌、尺寸、和/或在样品中所处区域。例如：可以通过扫描电镜观测判断的缺陷点，可以包括位置、形貌，进一步区分静电损伤和过电损伤，筛选出静电损伤类的失效点。
例如：基于锁相技术评估静电损伤缺陷的定位系统，可以包括：缺陷定位热发射显微镜、锁相技术增强测试系统、扫描电子显微镜。可以通过缺陷定位热发射显微镜定位出部分失效点，而后通过锁相增强技术，即通过系统性的调节输入方波信号的频率、幅值，以及测试时间，最终筛选出隐形失效点；随后，通过扫描电镜定点观测这一批失效点，分析其形貌、尺寸、所在区域，判断属于静电损伤。通过此种方法，能较好地分辨出静电损伤和过电损伤，以便进一步提出纠正措施。其中，可以设计调节输入方波信号频率、幅值，以及测试时长的流程图，进一步提升低频下的信噪比，从而提升静电损伤类缺陷的定位精度，提升评估效率。
由此，通过对芯片的失效样品的初始失效点的初始定位、在初始失效点中对静电损伤点的预测和观测进而确定静电损伤点，能方便且准确地定位到失效芯片的静电损伤位置，可以较好地提升静电损伤类缺陷定位的精度。
在一个可选实施方式中，还可以包括：确定芯片的样品是否为失效样品的过程。
下面结合图6所示本发明的方法中确定芯片的样品是否为失效样品的一实施例流程示意图，进一步说明确定芯片的样品是否为失效样品的具体过程，可以包括：步骤S610至步骤S630。
步骤S610，收集芯片的样品，即收集待进行静电损伤定位的芯片的样品，获取样品的电气参数。其中，电气参数，可以包括：端口电压、端口电流、静态电流、和/或功能。
步骤S620，确定样品的电气参数是否与设定的失效样品的失效电气参数相同。
步骤S630，若样品的电气参数与设定的失效样品的失效电气参数相同，则确定芯片的样品为失效样品。
例如：对芯片进行电气参数检验，可以包括端口I/V、静态电流、功能检验等，与同批次的良品进行对比，判断元器件是否发生失效。若失效，则作为失效样品直接放入缺陷定位热发射显微镜进行热点侦测。
由此，通过对样品是否失效进行初步评估，有利于提升后续对失效点定位的可靠性和准确性，也可以避免对未失效样品进行评估而浪费能源。
下面通过几个具体例子，对本发明的方案的应用情况进行示例性说明。
例1：
某款8-Bit的MCU芯片，对其进行电气参数检验，可以包括端口I/V、静态电流、功能检验等，与同批次的良品进行对比，判断元器件是否发生失效。将失效样品直接放入缺陷定位热发射显微镜进行热点侦测。
首先初始化设备，将锁相信号初始化，并对样品测试，我们定义输入电压3mV，频率1Hz，测试时长为30s，记录缺陷点的位置信息，放入例集T1，此作为一个标称的对照组。
由于输入电压过高容易造成二次损伤，因此本实验先在3mV，测试时长30s下，延长测试频率至10Hz，提高信噪比，记录此时热点位置，将位置信息放入例集T2中，
若未出现新的热点，则逐步提升频率至70Hz，若出现新热点，将位置信息放入例集T2中。
若仍未出现新热点，则在测试时长30s、频率70Hz下，将输入电压提升，试验提升电压至4.4mV，判断是否有新热点形成，若出现新热点，将位置信息放入例集T2中。
若未出现新热点，则继续提升电压值，至11mV，将热点位置信息放入例集T2中。
最后在调频率和调频都无作用下，继续延长其测试时长，本实验从30s逐步增加至30min，分为4组：30s、2min、5min、30min。每调节一次测试时长，都需重复判定是否新增热点，并将热点位置信息放入例集T2中。
最后将ScheSet(T2)与标称组ScheSet(T1)比较，筛选出新出现、消失的缺陷点或区域，进一步通过扫描电镜观测发生的区域(对于CMOS集成电路，多发射在电极、扩散区)、形貌特征、损伤点的尺寸(微米级)，而EOS损伤一般属于大面积金属化熔融和烧毁特征，因此能直接区分EOS和ESD两种失效。
其中，将ScheSet(T2)与标称组ScheSet(T1)比较，筛选出新出现、消失的缺陷点或区域，既将ScheSet(T2)中新增、消失的缺陷点筛选出并标记位置，而后通过扫描电镜定点区域观测，其中ScheSet(T1)是第一次测试的结果，将作为对照组。
例2：
某款32-Bit的MCU芯片，对其进行电气参数检验，可以包括端口I/V、静态电流、功能检验等，与同批次的良品进行对比，判断元器件是否发生失效。将失效样品直接放入缺陷定位热发射显微镜进行热点侦测。
首先初始化设备，将锁相信号初始化，并对样品测试，我们定义输入电压5mV，频率5Hz，测试时长为1min，记录缺陷点的位置信息，放入例集T1，此作为一个标称的对照组。
由于输入电压过高容易造成二次损伤，因此本实验先在5mV，测试时长1min下，延长测试频率至20Hz，提高信噪比，记录此时热点位置，将位置信息放入例集T2中。
若未出现新的热点，则逐步提升频率至200Hz，若出现新热点，将位置信息放入例集T2中。
若仍未出现新热点，则在测试时长1min、频率200Hz下，将输入电压提升，试验提升电压至30mV，判断是否有新热点形成，若出现新热点，将位置信息放入例集T2中。
若未出现新热点，则继续提升电压值，至100mV，将热点位置信息放入例集T2中。
最后在调频率和调频都无作用下，继续延长其测试时长，本实验从1min逐步增加至2h，分为5组：1min、20min、40min、1h、2h。每调节一次测试时长，都需重复判定是否新增热点，并将热点位置信息放入例集T2中。
最后将ScheSet(T2)与标称组ScheSet(T1)比较，筛选出新出现的缺陷点或区域，进一步通过扫描电镜观测发生的区域(对于CMOS集成电路，多发射在电极、扩散区)、形貌特征、损伤点的尺寸(微米级)，而EOS损伤一般属于大面积金属化熔融和烧毁特征，因此能直接区分EOS和ESD两种失效。
经大量的试验验证，采用本实施例的技术方案，通过热发射定位系统定位出部分失效点，再通过锁相增强技术调节输入方波信号的频率、幅值，以及测试时间，最终筛选出隐形失效点；随后，通过扫描电镜定点观测这一批失效点，分析其形貌、尺寸、所在区域，判断属于静电损伤，可以提高静电损伤类的定位静电的准确性。
对静电损伤(ESD)一般的筛选方法，是指对器件进行电气测试后，发现异常，采用超高分辨率显微镜对失效区域和对应功能分析，直接定义过电损伤(EOS)，这类方法仅能查找较为严重的失效现象，但对于一些隐蔽(ESD)的失效现象无法确定。
一些方案中采用光发射显微镜(EMMI)、激光诱导阻抗变化(OBIRCH)以及聚焦离子束剖切(FIB)对缺陷定位，而后采用扫描电镜(SEM)观察器件表面形貌，最终分析确认为静电损伤失效。整套分析流程成本高、效率低，属于有损评估，但一般电子制造企业不具备这些昂贵的分析仪器和工具，因此无法有效开展芯片分析工作。
不难发现，上述失效分析流程对静电损伤类缺陷定位不够针对性，可能导致部分隐性失效点无法暴露，定位精度较弱；使用多台设备，成本较高；属于有损评估，对器件造成不可逆损坏。
在一个可选实施方式中，本发明的方案，提供一种提升芯片静电损伤类缺陷定位的方法，通过该方案缺陷定位的方法实施，可以提高静电损伤类的定位静电的准确性，可以较好地提升静电损伤类缺陷定位的精度；由于该方案仅需两台设备，此类失效点定位的成本大幅降低，也就是说可以简化此类失效分析环节，降低试验成本；另外，该方案属于无损评估，不会对器件造成不可逆的破坏。
根据本发明的实施例，还提供了对应于芯片静电损伤的定位方法的一种芯片静电损伤的定位装置。参见图10所示本发明的装置的一实施例的结构示意图。该芯片静电损伤的定位装置可以包括：定位单元104和确定单元106。
在一个可选例子中，定位单元104，可以用于对于芯片的失效样品，采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的初始失效点。例如：如图9所示，缺陷定位热发射系统是通过输入一个周期性可调制的电源信号，通过“开”或“关”的瞬间，缺陷点会异常发热，通过A～G的图像迭代，能有效分辨出缺陷点。该定位单元104的具体功能及处理参见步骤S110。
可选地，定位单元104采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，可以包括：
定位单元104，具体还可以用于对锁相缺陷定位热发射显微镜进行初始化处理，以将锁相缺陷定位热发射显微镜的锁相信号进行初始化。该定位单元104的具体功能及处理还参见步骤S210。
定位单元104，具体还可以用于对锁相信号初始化后，利用锁相缺陷定位热发射显微镜评估失效样品中缺陷位置信息，作为初始失效点。该定位单元104的具体功能及处理还参见步骤S220。
例如：参见图8所示的例子，提升芯片静电损伤类缺陷定位的过程，可以包括：初始化锁相缺陷定位热发射显微镜，将锁相信号初始化；通过初始化缺陷定位热发射显微镜评估出芯片内含缺陷，记录位置信息。通过锁相技术增强流程进一步评估系统缺陷，记录缺陷位置信息。对新增缺陷点、消失点进行扫描电镜观察。通过缺陷点的位置信息、形貌特征判断出静电损伤。
由此，通过在对锁相缺陷定位热发射显微镜的锁相信号初始化后，利用锁相缺陷定位热发射显微镜评估失效芯片的失效点的位置信息，方便且精准。
在一个可选例子中，定位单元104，可以用于基于失效样品的初始失效点，采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的新增失效点。例如：如图9所示，在通过缺陷定位热发射系统能有效分辨出缺陷点的基础上，通过对缺陷定位热发射系统的幅值、频率、和测试时长的调节，能加强热信号，提升对器件的探测精度，能有效的分辨出一些微弱的失效点。该定位单元104的具体功能及处理还参见步骤S120。
其中，定位参数，可以包括：输入方波信号的频率。
可选地，定位单元104采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，可以包括：对锁相缺陷定位热发射显微镜的输入方波信号的频率进行调节后进行定位评估的过程，具体可以如下：
定位单元104，具体还可以用于在锁相缺陷定位热发射显微镜对失效样品的初始失效点的基础上，调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估，并确定是否出现新缺陷。该定位单元104的具体功能及处理还参见步骤S310。
定位单元104，具体还可以用于若出现新缺陷，则将新缺陷位置作为新增失效点。该定位单元104的具体功能及处理还参见步骤S320。
定位单元104，具体还可以用于若未出现新缺陷，则对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节。该定位单元104的具体功能及处理还参见步骤S330。
例如：如图8所示，提升芯片静电损伤类缺陷定位的过程，具体可以包括：红外热定位测试，生成初始数据，将生成的初始数据作为位置信息放入例集T1。即，通过初始化的缺陷定位设备，并记录位置信息，放入例集T1。基于生成的初始数据，调节输入信号的频率f，频率过低容易导致信噪比低，频率过高易导致温升越小，不易测出失效点。调节输入信号频率后，判断新缺陷是否出现。如判断是，则记录新增缺陷点位置信息，并将位置信息放入例集T2。如判断否，则进入下一步幅值调节。
由此，通过基于锁相增强系统可以精确定位静电损伤类缺陷点，进一步通过调节频率提升信噪比，可以提高识别此类缺陷的能力。
其中，定位参数，还可以包括：输入方波信号的幅值。
进一步可选地，定位单元104采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，可以包括：对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节后进行定位评估的过程，具体可以如下：
定位单元104，具体还可以用于调节锁相缺陷定位热发射显微镜的输入方波信号的幅值后再次进行定位评估，并再次确定是否出现新缺陷。该定位单元104的具体功能及处理还参见步骤S410。
定位单元104，具体还可以用于若出现新缺陷，则将新缺陷位置也作为新增失效点，并确定是否需要延长评估时间进行定位评估。该定位单元104的具体功能及处理还参见步骤S420。
定位单元104，具体还可以用于若未出现新缺陷，则重新调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估。该定位单元104的具体功能及处理还参见步骤S430。
例如：如图8所示的例子，在频率调节后未出现新缺陷的情况下，调节输入信号幅值，注意幅值A越大，则产生热量越多，暴露新失效点，但过大容易使芯片烧毁，从而对芯片造成二次损伤。调节输入信号幅值后，再次判断新缺陷是否出现。如判断否，则重新调节频率后进行重新评估。如判断是，则记录新增缺陷点位置信息，并将位置信息放入例集T2，进入下一步，即判断是否需要延长评估时间。
由此，通过基于锁相增强系统可以精确定位静电损伤类缺陷点，进一步通过调节频率和幅值来提升信噪比，有利于提高识别此类缺陷的能力，以更准确地定位静电损伤类缺陷点。
其中，定位参数，还可以包括：定位评估的评估时间。
再进一步可选地，定位单元104采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，可以包括：对锁相缺陷定位热发射显微镜进行定位评估的评估时间的评估时间进行调节后进行定位评估的过程，具体可以如下：
定位单元104，具体还可以用于将初始失效点的位置信息作为第一数据集，将新增失效点的位置信息作为第二数据集，确定第二数据集与第一数据集之间的差值是否大于零。该定位单元104的具体功能及处理还参见步骤S510。
定位单元104，具体还可以用于若第二数据集与第一数据集之间的差值大于零，则停止当前的定位评估，以完成对失效样品中缺陷位置的定位评估。该定位单元104的具体功能及处理还参见步骤S520。
定位单元104，具体还可以用于若第二数据集与第一数据集之间的差值小于或等于零，则延长锁相缺陷定位热发射显微镜的评估时间后，继续采用锁相缺陷定位热发射显微镜对失效样品中缺陷位置进行定位评估，并将新缺陷也作为新增失效点。该定位单元104的具体功能及处理还参见步骤S530。
例如：在调节幅值后出现新缺陷的情况下，将例集T1、例集T2分别放入对应的函数ScheSet(T1)、ScheSet(T2)中。其中，ScheSet函数是对放入的例集T的数量进行计算，方便下一步比较T2中的缺陷点是否有增加。生成Output＝ScheSet(T2)-ScheSet(T1)，进行下一步，并判断输出结果是否为0。如判断否，则延长测试时间，新增缺陷位置信息放入例集T2。如判断是，则停止试验。
例如：通过调节频率、幅值、时间来提升信噪比，进而提高识别此类缺陷的能力。其中，一维传导下，芯片表面温度的变化信号可以表示为：
由此，通过基于锁相增强系统可以精确定位静电损伤类缺陷点，进一步通过调节频率、幅值、时间来等提升信噪比，进而提高识别此类缺陷的能力，有利于更准确地定位静电损伤类缺陷点。
在一个可选例子中，确定单元106，可以用于采用扫描电子显微镜，对初始失效点和新增失效点的特征信息进行分析，以将初始失效点和新增失效点中特征信息与设定的静电损伤信息相同的部分失效点，确定为样品的静电损伤点。其中，特征信息，可以包括：形貌、尺寸、和/或在样品中所处区域。例如：可以通过扫描电镜观测判断的缺陷点，可以包括位置、形貌，进一步区分静电损伤和过电损伤，筛选出静电损伤类的失效点。该确定单元106的具体功能及处理参见步骤S130。
例如：基于锁相技术评估静电损伤缺陷的定位系统，可以包括：缺陷定位热发射显微镜、锁相技术增强测试系统、扫描电子显微镜。可以通过热发射定位系统(Thermal)定位出部分失效点，而后通过锁相增强技术，即通过系统性的调节输入方波信号的频率、幅值，以及测试时间，最终筛选出隐形失效点。随后，通过扫描电镜定点观测这一批失效点，分析其形貌、尺寸、所在区域，判断属于静电损伤。通过此种装置，能较好地分辨出静电损伤和过电损伤，以便进一步提出纠正措施。其中，可以设计调节输入方波信号频率、幅值，以及测试时长的流程图，进一步提升低频下的信噪比，从而提升静电损伤类缺陷的定位精度，提升评估效率。
由此，通过对芯片的失效样品的初始失效点的初始定位、在初始失效点中对静电损伤点的预测和观测进而确定静电损伤点，能方便且准确地定位到失效芯片的静电损伤位置，可以较好地提升静电损伤类缺陷定位的精度。
在一个可选实施方式中，还可以包括：确定芯片的样品是否为失效样品的过程，具体可以如下：
收集单元102，可以用于收集芯片的样品，即收集待进行静电损伤定位的芯片的样品，获取样品的电气参数。其中，电气参数，可以包括：端口电压、端口电流、静态电流、和/或功能。该收集单元102的具体功能及处理参见步骤S610。
确定单元106，还可以用于确定样品的电气参数是否与设定的失效样品的失效电气参数相同。该确定单元106的具体功能及处理还参见步骤S620。
确定单元106，还可以用于若样品的电气参数与设定的失效样品的失效电气参数相同，则确定芯片的样品为失效样品。该确定单元106的具体功能及处理还参见步骤S630。
例如：对芯片进行电气参数检验，可以包括端口I/V、静态电流、功能检验等，与同批次的良品进行对比，判断元器件是否发生失效。若失效，则作为失效样品直接放入缺陷定位热发射显微镜进行热点侦测。
由此，通过对样品是否失效进行初步评估，有利于提升后续对失效点定位的可靠性和准确性，也可以避免对未失效样品进行评估而浪费能源。
下面通过几个具体例子，对本发明的方案的应用情况进行示例性说明。
例1：
某款8-Bit的MCU芯片，对其进行电气参数检验，包括端口I/V、静态电流、功能检验等，与同批次的良品进行对比，判断元器件是否发生失效。将失效样品直接放入缺陷定位热发射显微镜进行热点侦测。
首先初始化设备，将锁相信号初始化，并对样品测试，我们定义输入电压3mV，频率1Hz，测试时长为30s，记录缺陷点的位置信息，放入例集T1，此作为一个标称的对照组。
由于输入电压过高容易造成二次损伤，因此本实验先在3mV，测试时长30s下，延长测试频率至10Hz，提高信噪比，记录此时热点位置，将位置信息放入例集T2中，
若未出现新的热点，则逐步提升频率至70Hz，若出现新热点，将位置信息放入例集T2中。
若仍未出现新热点，则在测试时长30s、频率70Hz下，将输入电压提升，试验提升电压至4.4mV，判断是否有新热点形成，若出现新热点，将位置信息放入例集T2中。
若未出现新热点，则继续提升电压值，至11mV，将热点位置信息放入例集T2中。
最后在调频率和调频都无作用下，继续延长其测试时长，本实验从30s逐步增加至30min，分为4组：30s、2min、5min、30min。每调节一次测试时长，都需重复判定是否新增热点，并将热点位置信息放入例集T2中。
最后将ScheSet(T2)与标称组ScheSet(T1)比较，筛选出新出现的缺陷点或区域，进一步通过扫描电镜观测发生的区域(对于CMOS集成电路，多发射在电极、扩散区)、形貌特征、损伤点的尺寸(微米级)，而EOS损伤一般属于大面积金属化熔融和烧毁特征，因此能直接区分EOS和ESD两种失效。
例2：
某款32-Bit的MCU芯片，对其进行电气参数检验，包括端口I/V、静态电流、功能检验等，与同批次的良品进行对比，判断元器件是否发生失效。将失效样品直接放入缺陷定位热发射显微镜进行热点侦测。
首先初始化设备，将锁相信号初始化，并对样品测试，我们定义输入电压5mV，频率5Hz，测试时长为1min，记录缺陷点的位置信息，放入例集T1，此作为一个标称的对照组。
由于输入电压过高容易造成二次损伤，因此本实验先在5mV，测试时长1min下，延长测试频率至20Hz，提高信噪比，记录此时热点位置，将位置信息放入例集T2中。
若未出现新的热点，则逐步提升频率至200Hz，若出现新热点，将位置信息放入例集T2中。
若仍未出现新热点，则在测试时长1min、频率200Hz下，将输入电压提升，试验提升电压至30mV，判断是否有新热点形成，若出现新热点，将位置信息放入例集T2中。
若未出现新热点，则继续提升电压值，至100mV，将热点位置信息放入例集T2中。
最后在调频率和调频都无作用下，继续延长其测试时长，本实验从1min逐步增加至2h，分为5组：1min、20min、40min、1h、2h。每调节一次测试时长，都需重复判定是否新增热点，并将热点位置信息放入例集T2中。
最后将ScheSet(T2)与标称组ScheSet(T1)比较，筛选出新出现的缺陷点或区域，进一步通过扫描电镜观测发生的区域(对于CMOS集成电路，多在发射极、扩散区)、形貌特征、损伤点的尺寸(微米级)，而EOS损伤一般属于大面积金属化熔融和烧毁特征，因此能直接区分EOS和ESD两种失效。
由于本实施例的装置所实现的处理及功能基本相应于前述图1至图6所示的方法的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。
经大量的试验验证，采用本发明的技术方案，通过热发射定位系统定位出部分失效点，再调节输入方波信号频率、幅值、以及测试时长，可以进一步提升低频下的信噪比，以提升静电损伤类缺陷的定位精度，提升评估效率。
综上，本领域技术人员容易理解的是，在不冲突的前提下，上述各有利方式可以自由地组合、叠加。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
Claims (12)
1.一种芯片静电损伤的定位方法，其特征在于，包括：
对于芯片的失效样品，采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的初始失效点；
基于失效样品的初始失效点，采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的新增失效点；
采用扫描电子显微镜，对初始失效点和新增失效点的特征信息进行分析，以将初始失效点和新增失效点中特征信息与设定的静电损伤信息相同的部分失效点，确定为样品的静电损伤点；其中，特征信息，包括：形貌、尺寸、和/或在样品中所处区域。
2.根据权利要求1所述的芯片静电损伤的定位方法，其特征在于，采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：
对锁相缺陷定位热发射显微镜进行初始化处理，以将锁相缺陷定位热发射显微镜的锁相信号进行初始化；
对锁相信号初始化后，利用锁相缺陷定位热发射显微镜评估失效样品中缺陷位置信息，作为初始失效点。
3.根据权利要求1或2所述的芯片静电损伤的定位方法，其特征在于，定位参数，包括：输入方波信号的频率；
再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：
在锁相缺陷定位热发射显微镜对失效样品的初始失效点的基础上，调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估，并确定是否出现新缺陷；
若出现新缺陷，则将新缺陷位置作为新增失效点；
若未出现新缺陷，则对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节。
4.根据权利要求3所述的芯片静电损伤的定位方法，其特征在于，定位参数，包括：输入方波信号的幅值；
再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：
调节锁相缺陷定位热发射显微镜的输入方波信号的幅值后再次进行定位评估，并再次确定是否出现新缺陷；
若出现新缺陷，则将新缺陷位置也作为新增失效点，并确定是否需要延长评估时间进行定位评估；
若未出现新缺陷，则重新调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估。
5.根据权利要求4所述的芯片静电损伤的定位方法，其特征在于，定位参数，包括：定位评估的评估时间；
再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：
将初始失效点的位置信息作为第一数据集，将新增失效点的位置信息作为第二数据集，确定第二数据集与第一数据集之间的差值是否大于零；
若第二数据集与第一数据集之间的差值大于零，则停止当前的定位评估，以完成对失效样品中缺陷位置的定位评估；
若第二数据集与第一数据集之间的差值小于或等于零，则延长锁相缺陷定位热发射显微镜的评估时间后，继续采用锁相缺陷定位热发射显微镜对失效样品中缺陷位置进行定位评估，并将新缺陷也作为新增失效点。
6.根据权利要求1或2所述的芯片静电损伤的定位方法，其特征在于，还包括：
收集芯片的样品，获取样品的电气参数；其中，电气参数，包括：端口电压、端口电流、静态电流、和/或功能；
确定样品的电气参数是否与设定的失效样品的失效电气参数相同；
若样品的电气参数与设定的失效样品的失效电气参数相同，则确定芯片的样品为失效样品。
7.一种芯片静电损伤的定位装置，其特征在于，包括：
定位单元，用于对于芯片的失效样品，采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的初始失效点；
定位单元，用于基于失效样品的初始失效点，采用锁相技术增强测试系统调节锁相缺陷定位热发射显微镜的定位参数后，再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，以得到失效样品的新增失效点；
确定单元，用于采用扫描电子显微镜，对初始失效点和新增失效点的特征信息进行分析，以将初始失效点和新增失效点中特征信息与设定的静电损伤信息相同的部分失效点，确定为样品的静电损伤点；其中，特征信息，包括：形貌、尺寸、和/或在样品中所处区域。
8.根据权利要求7所述的芯片静电损伤的定位装置，其特征在于，定位单元采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：
对锁相缺陷定位热发射显微镜进行初始化处理，以将锁相缺陷定位热发射显微镜的锁相信号进行初始化；
对锁相信号初始化后，利用锁相缺陷定位热发射显微镜评估失效样品中缺陷位置信息，作为初始失效点。
9.根据权利要求7或8所述的芯片静电损伤的定位装置，其特征在于，定位参数，包括：输入方波信号的频率；
定位单元再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：
在锁相缺陷定位热发射显微镜对失效样品的初始失效点的基础上，调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估，并确定是否出现新缺陷；
若出现新缺陷，则将新缺陷位置作为新增失效点；
若未出现新缺陷，则对锁相缺陷定位热发射显微镜的输入方波信号的幅值进行调节。
10.根据权利要求9所述的芯片静电损伤的定位装置，其特征在于，定位参数，包括：输入方波信号的幅值；
定位单元再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：
调节锁相缺陷定位热发射显微镜的输入方波信号的幅值后再次进行定位评估，并再次确定是否出现新缺陷；
若出现新缺陷，则将新缺陷位置也作为新增失效点，并确定是否需要延长评估时间进行定位评估；
若未出现新缺陷，则重新调节锁相缺陷定位热发射显微镜的输入方波信号的频率后再次进行定位评估。
11.根据权利要求10所述的芯片静电损伤的定位装置，其特征在于，定位参数，包括：定位评估的评估时间；
定位单元再次采用锁相缺陷定位热发射显微镜对失效样品中的缺陷位置进行定位评估，包括：
将初始失效点的位置信息作为第一数据集，将新增失效点的位置信息作为第二数据集，确定第二数据集与第一数据集之间的差值是否大于零；
若第二数据集与第一数据集之间的差值大于零，则停止当前的定位评估，以完成对失效样品中缺陷位置的定位评估；
若第二数据集与第一数据集之间的差值小于或等于零，则延长锁相缺陷定位热发射显微镜的评估时间后，继续采用锁相缺陷定位热发射显微镜对失效样品中缺陷位置进行定位评估，并将新缺陷也作为新增失效点。
12.根据权利要求7或8所述的芯片静电损伤的定位装置，其特征在于，还包括：
收集单元，用于收集芯片的样品，获取样品的电气参数；其中，电气参数，包括：端口电压、端口电流、静态电流、和/或功能；
确定单元，还用于确定样品的电气参数是否与设定的失效样品的失效电气参数相同；
确定单元，还用于若样品的电气参数与设定的失效样品的失效电气参数相同，则确定芯片的样品为失效样品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010114630.7A CN111239590B (zh) | 2020-02-24 | 2020-02-24 | 一种芯片静电损伤的定位方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010114630.7A CN111239590B (zh) | 2020-02-24 | 2020-02-24 | 一种芯片静电损伤的定位方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111239590A CN111239590A (zh) | 2020-06-05 |
| CN111239590B true CN111239590B (zh) | 2020-12-04 |
Family
ID=70875018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010114630.7A Active CN111239590B (zh) | 2020-02-24 | 2020-02-24 | 一种芯片静电损伤的定位方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111239590B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112908875B (zh) * | 2021-01-11 | 2022-05-24 | 华东师范大学 | 一种基于图像的失效esd器件无损表征方法 |
| CN115270675B (zh) * | 2022-09-29 | 2023-03-24 | 禹创半导体(深圳)有限公司 | 一种基于命令文件检查esd跨领域接口的方法 |
| CN116973673B (zh) * | 2023-09-25 | 2024-01-05 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 电子器件的失效定位方法、装置、系统及计算机设备 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050108670A1 (en) * | 2003-11-19 | 2005-05-19 | International Business Machines Corporation | Methodology for placement based on circuit function and latchup sensitivity |
| US7272802B2 (en) * | 2005-05-11 | 2007-09-18 | Lsi Corporation | R-cells containing CDM clamps |
| CN102610541A (zh) * | 2012-04-20 | 2012-07-25 | 郑海鹏 | 一种集成电路缺陷点定位方法 |
| US8351166B2 (en) * | 2009-07-24 | 2013-01-08 | International Business Machines Corporation | Leakage sensor and switch device for deep-trench capacitor array |
| CN104049199A (zh) * | 2014-06-16 | 2014-09-17 | 武汉新芯集成电路制造有限公司 | 一种失效分析系统 |
| CN104713906A (zh) * | 2015-04-01 | 2015-06-17 | 何赟泽 | 一种微波锁相热成像系统及方法 |
| CN105425136A (zh) * | 2015-12-25 | 2016-03-23 | 中国科学院半导体研究所 | 一种半导体激光器静电失效分析方法 |
| CN205537964U (zh) * | 2015-12-31 | 2016-08-31 | 南京诺威尔光电系统有限公司 | 一种激光扫描热波锁相成像系统 |
| CN107796827A (zh) * | 2017-11-27 | 2018-03-13 | 哈尔滨工业大学深圳研究生院 | 集成芯片裂纹检测装置及方法 |
| CN108416778A (zh) * | 2018-03-20 | 2018-08-17 | 哈尔滨工业大学 | 集成电路微缺陷的锁相热成像层析表征系统与方法 |
| CN108445012A (zh) * | 2018-03-20 | 2018-08-24 | 哈尔滨工业大学 | 太阳能电池微缺陷的锁相热成像层析表征系统与方法 |
| CN108918589A (zh) * | 2018-04-20 | 2018-11-30 | 宜特(上海)检测技术有限公司 | 运用红外热成像显微镜侦测芯片失效的除错方法 |
| CN109001610A (zh) * | 2017-06-06 | 2018-12-14 | 中芯国际集成电路制造(上海)有限公司 | Esd通路探测方法及系统 |
| CN109342920A (zh) * | 2018-09-30 | 2019-02-15 | 上海华力集成电路制造有限公司 | 集成电路芯片失效点定位方法 |
| CN109686675A (zh) * | 2018-12-12 | 2019-04-26 | 上海华力集成电路制造有限公司 | 一种失效的定位方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110838479B (zh) * | 2019-11-27 | 2021-07-16 | 上海华力微电子有限公司 | 测试结构、失效分析定位方法及失效分析方法 |
| CN111458589A (zh) * | 2020-04-20 | 2020-07-28 | 西安中科长青医疗科技研究院有限公司 | 一种电磁兼容性设计验证方法 |
-
2020
- 2020-02-24 CN CN202010114630.7A patent/CN111239590B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050108670A1 (en) * | 2003-11-19 | 2005-05-19 | International Business Machines Corporation | Methodology for placement based on circuit function and latchup sensitivity |
| US7272802B2 (en) * | 2005-05-11 | 2007-09-18 | Lsi Corporation | R-cells containing CDM clamps |
| US8351166B2 (en) * | 2009-07-24 | 2013-01-08 | International Business Machines Corporation | Leakage sensor and switch device for deep-trench capacitor array |
| CN102610541A (zh) * | 2012-04-20 | 2012-07-25 | 郑海鹏 | 一种集成电路缺陷点定位方法 |
| CN104049199A (zh) * | 2014-06-16 | 2014-09-17 | 武汉新芯集成电路制造有限公司 | 一种失效分析系统 |
| CN104713906A (zh) * | 2015-04-01 | 2015-06-17 | 何赟泽 | 一种微波锁相热成像系统及方法 |
| CN105425136A (zh) * | 2015-12-25 | 2016-03-23 | 中国科学院半导体研究所 | 一种半导体激光器静电失效分析方法 |
| CN205537964U (zh) * | 2015-12-31 | 2016-08-31 | 南京诺威尔光电系统有限公司 | 一种激光扫描热波锁相成像系统 |
| CN109001610A (zh) * | 2017-06-06 | 2018-12-14 | 中芯国际集成电路制造(上海)有限公司 | Esd通路探测方法及系统 |
| CN107796827A (zh) * | 2017-11-27 | 2018-03-13 | 哈尔滨工业大学深圳研究生院 | 集成芯片裂纹检测装置及方法 |
| CN108416778A (zh) * | 2018-03-20 | 2018-08-17 | 哈尔滨工业大学 | 集成电路微缺陷的锁相热成像层析表征系统与方法 |
| CN108445012A (zh) * | 2018-03-20 | 2018-08-24 | 哈尔滨工业大学 | 太阳能电池微缺陷的锁相热成像层析表征系统与方法 |
| CN108918589A (zh) * | 2018-04-20 | 2018-11-30 | 宜特(上海)检测技术有限公司 | 运用红外热成像显微镜侦测芯片失效的除错方法 |
| CN109342920A (zh) * | 2018-09-30 | 2019-02-15 | 上海华力集成电路制造有限公司 | 集成电路芯片失效点定位方法 |
| CN109686675A (zh) * | 2018-12-12 | 2019-04-26 | 上海华力集成电路制造有限公司 | 一种失效的定位方法 |
Non-Patent Citations (4)
| Title |
|---|
| Christian Schmidt等.Thermal simulation of defect localisation using Lock-In Thermography in complex and fully packaged devices.《 IEEE Xplore》.2008, * |
| Thermal simulation of defect localisation using Lock-In Thermography in complex and fully packaged devices;Christian Schmidt等;《 IEEE Xplore》;20090515;全文 * |
| 基于显微红外热点定位系统的发光二极管失效分析;张槐洋等;《发光学报》;20190930;第40卷(第9期);全文 * |
| 多模计数器静电放电损伤的失效分析;席善斌等;《半导体技术》;20171031;第42卷(第10期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111239590A (zh) | 2020-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111239590B (zh) | 一种芯片静电损伤的定位方法及装置 | |
| JP3877952B2 (ja) | デバイス検査装置および検査方法 | |
| CN100465612C (zh) | 缺陷检测方法 | |
| US7339391B2 (en) | Defect detection method | |
| WO2003019456A1 (en) | Predicting chip yields through critical area matching | |
| JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
| US20090273669A1 (en) | Method and system for detecting critical defects | |
| JP2000269276A (ja) | 欠陥解析システムおよびその方法 | |
| CN111477262A (zh) | 半导体器件的失效分析方法 | |
| JPH11154695A (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
| US10380731B1 (en) | Method and system for fast inspecting defects | |
| JP2010103320A (ja) | 半導体検査装置 | |
| JP2005236094A (ja) | 半導体装置の製造方法、不良解析方法および不良解析システム | |
| JP2004296771A (ja) | 半導体検査装置及び検査方法 | |
| US20030057988A1 (en) | Semiconductor device inspecting method using conducting AFM | |
| US6303931B1 (en) | Method for determining a profile quality grade of an inspected feature | |
| US7062399B1 (en) | Resistivity analysis | |
| TWI262572B (en) | Electrical address verification method and electrical testing method of failure analysis of semiconductor device structure | |
| US20100327875A1 (en) | Integrated Circuit Thermally Induced Noise Analysis | |
| JP2734416B2 (ja) | 故障モードの特定方法及び装置 | |
| JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
| US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development | |
| JP3696009B2 (ja) | 半導体試験装置、半導体試験方法および記録媒体 | |
| JPH07167924A (ja) | 半導体集積回路内部相互配線の検査装置 | |
| TWI731671B (zh) | 異常晶片檢測方法與異常晶片檢測系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |