CN111223797B - 湿蚀刻设备及其使用的方法 - Google Patents

湿蚀刻设备及其使用的方法 Download PDF

Info

Publication number
CN111223797B
CN111223797B CN201911198828.1A CN201911198828A CN111223797B CN 111223797 B CN111223797 B CN 111223797B CN 201911198828 A CN201911198828 A CN 201911198828A CN 111223797 B CN111223797 B CN 111223797B
Authority
CN
China
Prior art keywords
gas
wafer
liquid etchant
wet etching
dummy gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911198828.1A
Other languages
English (en)
Other versions
CN111223797A (zh
Inventor
吕鸿霆
廖汉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202310984468.8A priority Critical patent/CN116936415A/zh
Publication of CN111223797A publication Critical patent/CN111223797A/zh
Application granted granted Critical
Publication of CN111223797B publication Critical patent/CN111223797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种湿蚀刻设备及其使用的方法。方法包含：将液体蚀刻剂分配到晶圆上，其中晶圆在分配液体蚀刻剂期间不旋转；使用气流吹动该晶圆上的液体蚀刻剂，其中在分配液体蚀刻剂期间气流的一方向保持实质恒定；在晶圆上的目标结构被液体蚀刻剂蚀刻掉之后，关闭气流。

Description

湿蚀刻设备及其使用的方法
技术领域
本揭露是关于湿蚀刻设备及其使用的方法。
背景技术
半导体制程包含各种步骤。举例而言，该制程包含层体形成的制程，其中在作为半导体基板的晶圆上形成多个层体，例如多晶层、氧化物层、氮化物层、金属层等。这些步骤大致还包含扩散制程、光刻微影制程、蚀刻制程、清洁制程、离子植入制程等，其在层体形成的多个步骤之间进行。蚀刻是从硅基板或基板表面上的薄膜上移除所选材料的制程。可以使用湿化学物质，通过湿蚀刻进行蚀刻。换句话说，在湿蚀刻制程中，基板通过暴露于液体蚀刻剂来蚀刻。液体蚀刻剂移除预定量的所选材料，从而在基板中形成图案。
发明内容
本揭露的部分实施方式提供一种方法，方法包含将液体蚀刻剂分配到晶圆上，其中晶圆在分配液体蚀刻剂期间不旋转；使用气流吹动该晶圆上的液体蚀刻剂，其中在分配该液体蚀刻剂期间气流的一方向保持实质恒定；以及在晶圆上的一目标结构被液体蚀刻剂蚀刻掉之后，关闭气流。
本揭露的部分实施方式提供一种方法，包含于一基板上形成一半导体鳍片，其中该半导体鳍片沿一第一方向延伸的；形成一虚设栅极堆叠，其中该虚设栅极堆叠跨越于该半导体鳍片并沿一第二方向延伸；在该虚设栅极堆叠的相对侧上，分别形成多个栅极间隔物；在该虚设栅极堆叠上施加一第一液体蚀刻剂，并使用一气流于一第一方向上吹动该第一液体蚀刻剂，以在所述多个栅极间隔物之间形成一栅极沟槽；以及于该栅极沟槽中形成一金属栅极结构。
本揭露的部分实施方式提供一种湿蚀刻设备，包含一晶圆座、喷洒头、液体蚀刻剂容器、气体喷射器以及气体抽取器。喷洒头具有多个分配孔于晶圆座上方。液体蚀刻剂容器流体连通该喷洒头的所述多个分配孔。气体喷射器与气体抽取器分别设置于该晶圆座的相对侧。
附图说明
根据以下详细说明并配合阅读附图，使本揭露的态样获致较佳的理解。须注意的是，根据业界的标准作法，附图的各种特征并未按照比例绘示。事实上，为了进行清楚的讨论，特征的尺寸可以经过任意的缩放。
图1至图11绘示根据本揭露的部分实施方式的于制造半导体装置的多个阶段的立体示意图；
图12是根据本揭露的部分实施方式的湿蚀刻设备的立体示意图；
图13是根据本揭露的部分实施方式的湿蚀刻设备的立体示意图；
图14是根据本揭露的部分实施方式的湿蚀刻设备的立体示意图；
图15是根据本揭露的部分实施方式的湿蚀刻方法的流程图。
【符号说明】
110：基板
112：鳍片
112R：凹陷部分
112C：通道部分
120：隔离结构
130：栅极介电层
140：虚设栅极电极
150：栅极间隔物
160：源极/漏极特征
165：接触蚀刻停止层
170：层间介电层
180：高介电金属栅极堆叠
182：介电层
184：功函数金属层
186：填充金属层
200、200’、200”：湿蚀刻设备
210：蚀刻室
210O：流体排出口
212：壳体
220：晶圆座
230：喷洒头
230H：分配孔
232：顶板
234：前板
240：蚀刻剂容器
242：管路
244：泵浦
250、250”：气体喷射器
260、260”：气体抽取器
270：气体供应系统
272：气体源
274：第一气体管线
276：阀门
278：第二气体管线
280：排气泵浦
282：导管
290：控制器
300：导轨
302：车辆
304：车辆
310：墙壁
DG：虚设栅极堆叠
UP：上部
FP：锥形脚部
VP：垂直部分
IP：倾斜部分
R1：凹槽
B-B：线
CL：覆盖层
W：晶圆
CS：化学溶液
GF：气流
X、Y：方向
GT：栅极沟槽
M：方法
S1～S4：步骤
具体实施方式
以下本揭露将提供许多个不同的实施方式或实施例以实现所提供的专利标的的不同特征。许多元件与设置将以特定实施例在以下说明，以简化本揭露。当然这些实施例仅用以示例而不应用以限制本揭露。举例而言，叙述“第一特征形成于第二特征上”包含多种实施方式，其中涵盖第一特征与第二特征直接接触，以及额外的特征形成于第一特征与第二特征之间而使两者不直接接触。此外，于各式各样的实施例中，本揭露可能会重复标号以及/或标注字母。此重复是为了简化并清楚说明，而非意图表明这些讨论的各种实施方式以及/或配置之间的关系。
更甚者，空间相对的词汇，例如“下层的”、“低于”、“下方”、“之下”、“上层的”、“上方”等相关词汇，于此用以简单描述元件或特征与另一元件或特征的关系，如图所示。在使用或操作时，除了图中所绘示的转向之外，这些空间相对的词汇涵盖装置的不同的转向。或者，这些装置可旋转(旋转90度或其他角度)，且在此使用的空间相对的描述语可作对应的解读。
本揭露涉及但不限于鳍式场效晶体管(Fin Field-effect transistor；FinFET)装置。举例而言，鳍式场效晶体管装置可以是互补金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor；CMOS)装置，其包含P型金属氧化物半导体(P-type metal-oxide-semiconductor；PMOS)鳍式场效晶体管装置和N型金属氧化物半导体(N-typemetal-oxide-semiconductor；NMOS)鳍式场效晶体管装置。以下揭露将以鳍式场效晶体管为例来说明本揭露的各种实施方式。然而，应该理解，除了专利申请范围所具体要求保护，本申请不应限于特定类型的装置。
湿蚀刻是使用包含液体蚀刻剂的化学溶液从目标(例如晶圆)的表面移除材料的制程。湿蚀刻制程可涉及多种化学反应，其消耗原始反应物并产生新的反应物和副产物。湿蚀刻制程可分为三个步骤：(1)将液体蚀刻剂散布到目标材料；(2)在液体蚀刻剂与目标材料之间发生反应；(3)使副产物在溶液中散开，以远离发生反应的表面。湿蚀刻制程用于晶片制作中晶圆制造的各种阶段，以选择性地从晶圆表面去除材料。举例而言，湿蚀刻制程可以用以移除牺牲栅极结构中的多晶硅，使得牺牲栅极结构可被金属栅极取代。
图1至图11绘示根据本揭露的部分实施方式的于制造半导体装置的多个阶段的立体示意图。参照图1。提供包含多个半导体鳍片112的基板110。基板110可以是一块状硅基板。或者，基板110可以包含元素半导体，例如晶体结构的硅(Si)或锗(Ge)；化合物半导体，例如硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)和/或锑化铟(InSb)；或其组合。可能的基板110还包含绝缘体上硅(silicon-on-insulator；SOI)基板。通过氧离子直接植入法(separation by implantation oxygen；SIMOX)、晶圆接合和/或其他合适的方法，来制造绝缘体上硅基板。
基板110还可以包含各种掺杂区。掺杂区可以掺杂有p型掺杂剂，例如硼或BF2；n型掺杂剂，例如磷或砷；或其组合。掺杂区可以直接形成在基板110上且位于P型井结构、N型井结构、双井结构以及/或采用凸起结构。基板110还可以包含各种主动区，例如用于N型金属氧化物半导体晶体管装置的区域和用于P型金属氧化物半导体晶体管装置的区域。
半导体鳍片112可以通过任何合适的方法形成。举例而言，半导体鳍片112可以通过使用一个或多个光刻微影制程形成，包含双重图案化或多重图案化制程。大体上，双重图案化或多重图案化制程与光刻微影和自我对准制程结合，而允许创建的图案具有较小的间距，例如比使用单个直接光刻微影制程可获得的间距更小的间距。举例而言，在部分实施方式中，在基板110上形成牺牲层并使用光刻微影制程图案化牺牲层。使用自我对准制程，沿着经图案化的牺牲层旁边形成间隔物。接着，移除牺牲层，然后可以使用余留的间隔物来图案化鳍片。
在基板110上，形成多个与半导体鳍片112相邻的隔离结构120。隔离结构120作为围绕半导体鳍片112的浅沟槽隔离(STI)，隔离结构120可以由化学气相沉积(chemicalvapor deposition；CVD)技术而形成，其使用四乙氧基硅烷(tetra-ethyl-ortho-silicate；TEOS)和氧气作为前驱物。在部分其他实施方式中，隔离结构120包含绝缘体上硅(SOI)晶圆的绝缘体层。
参考图2。在基板110的半导体鳍片112周围形成多个虚设栅极堆叠DG。在部分实施方式中，每个虚设栅极堆叠DG包含虚设栅极电极140和虚设栅极电极140下面的栅极介电层130。虚设栅极电极140可以包含多晶硅(poly-Si)或多晶硅锗(poly-SiGe)。此外，虚设栅极电极140可以是均匀掺杂或不均匀掺杂的多晶硅。在部分实施方式中，栅极介电层130是与下面的半导体鳍片112形成介面的氧化硅层，因此在部分实施方式中，栅极介电层130可以互换地称为介面层。
在部分实施方式中，可以通过例如在基板110上形成栅极介电层和虚设栅极材料层的堆叠，随后使用一个或多个蚀刻制程，例如一或多个干式电浆蚀刻制程或一个或多个湿蚀刻制程，来图案化栅极介电层和虚设栅极材料层，进而形成虚设栅极堆叠DG。在栅极介电层和虚设栅极材料层的堆叠上形成经图案化的遮罩，以作为图案化制程的蚀刻遮罩。可以调整图案化(或蚀刻)制程配方的至少一种制程条件，例如蚀刻剂、蚀刻温度、蚀刻溶液浓度、蚀刻压力、源功率、射频(radio frequency；RF)偏压和/或蚀刻剂流速。举例而言，可以使用诸如电浆蚀刻的干蚀刻制程来蚀刻虚设栅极材料层和栅极介电层，直到露出半导体鳍片112。由于蚀刻制程的性质，虚设栅极堆叠DG各自具有上部UP和锥形脚部FP，上部UP具有实质上笔直的侧壁，锥形脚部FP在远离浅沟槽隔离结构120的方向上(即，于往上方向上)逐渐变细。换句话说，锥形脚部FP的宽度随着离浅沟槽隔离结构120的距离增加而减小。
参考图3。在虚设栅极堆叠DG的相对侧壁上，分别形成栅极间隔物150。在部分实施方式中，至少一个栅极间隔物150包含单层或多层。可以通过在图2所示的结构上毯覆地沉积一或多个共形介电层，随后进行各向异性蚀刻以移除一或多个介电层的水平部分，来形成栅极间隔物150，其中该一或多个介电层的余留部分被称为栅极间隔物150。该一或多个介电层可包含氮化硅(SiN)、氮氧化物、氮氧化硅(SiON)、氧化物以及类似物。由于共形沉积，栅极间隔物150各包含实质垂直部分VP以及倾斜部分IP，其中实质垂直部分VP沿着虚设栅极堆叠DG的上部UP旁边延伸，倾斜部分IP沿着虚设栅极堆叠DG的锥形脚部FP旁边延伸。因此，倾斜部分IP相对于垂直部分VP倾斜。
参考图4。移除未被虚设栅极堆叠DG和栅极间隔物150覆盖的半导体鳍片112的部分，使得所得到的半导体鳍片112包含凹陷部分112R和通道部分112C，其中凹陷部分112R未被虚设栅极堆叠DG与栅极间隔物150覆盖，通道部分112C被各虚设栅极堆叠DG覆盖。
凹陷半导体鳍片112的方法可包含干蚀刻制程、湿蚀刻制程或干蚀刻和湿蚀刻制程的组合。凹陷制程还可包含选择性湿蚀刻或选择性干蚀刻。举例而言，湿蚀刻溶液可包含NH4OH、氢氧化钾(KOH)、氢氟酸(HF)、氢氧化四甲基铵(tetramethylammonium hydroxide；TMAH)、其他合适的湿蚀刻溶液或其组合。干蚀刻制程包含使用氯基化学物质的偏压电浆蚀刻制程。其他干蚀刻剂气体包含CF4、NF3、SF6和He。也可以使用诸如深反应离子蚀刻(deepreactive-ion etching；DRIE)的机制，以各向异性地进行干蚀刻。在部分实施方式中，可以使用包含干蚀刻和湿蚀刻制程的蚀刻制程，形成凹槽R1，其中其蚀刻参数(例如使用的蚀刻剂、蚀刻温度、蚀刻溶液浓度、蚀刻压力、源功率、射频偏压、射频偏置功率、蚀刻剂流速和其他合适的参数)被调整以达到预定的凹槽形状。在蚀刻制程之后，在部分实施方式中，可以进行预清洗制程，其以氢氟酸(HF)或其他合适的溶液清洗凹槽R1。
参考图5。在基板110的半导体鳍片112的凹槽R1中，分别形成多个源极/漏极特征160。源极/漏极特征160中的至少一个可以形成在虚设栅极堆叠DG之间。源极/漏极特征160可以使用一个或多个磊晶制程形成，使得在半导体鳍片112上可以以晶态形成硅特征、硅锗特征和/或其他合适的特征。源极/漏极特征160可以互换地称为磊晶特征。在部分实施方式中，源极/漏极特征160的晶格常数不同于半导体鳍片112的晶格常数，使得半导体鳍片112的通道部分112C(如图4所示)受到应变或应力，而增强半导体装置的载子迁移率，进而提高了装置性能。在部分实施方式中，源极/漏极特征160可以包含半导体材料，例如锗(Ge)或硅(Si)；或化合物半导体材料，例如砷化镓(GaAs)、砷化铝镓(AlGaAs)、硅锗(SiGe)、碳化硅(SiC)或磷砷化镓(GaAsP)。
磊晶制程包含化学气相沉积技术(例如气相磊晶(vapor-phase epitaxy；VPE)和/或超高真空化学气相沉积(ultra-high vacuum CVD；UHV-CVD)、分子束磊晶和/或其他合适的制程。磊晶制程可以使用气态和/或液态前驱物，其与半导体鳍片112的成分(例如硅)相互作用。源极/漏极特征160可以是原位掺杂的。掺杂物包含P型掺杂剂，例如硼或BF2；N型掺杂剂，如磷或砷；和/或包含其组合的其他合适的掺杂剂。如果源极/漏极特征160未被原位掺杂，则进行第二植入制程(即接面植入制程)以掺杂源极/漏极特征160。可进行一个或多个退火制程以活化掺杂源极/漏极特征160。此退火制程包含快速热退火(rapid thermalannealing；RTA)和/或雷射退火制程。
参考图6A和6B。图6B是从图6A中具有线B-B的垂直平面获得的剖面立体图。除非另有说明，否则后续图中的剖面立体图也可以从与图6A中具有线B-B的垂直平面相同的平面获得。在形成源极/漏极特征160之后，在基板110上依序沉积接触蚀刻停止层165和层间介电层170，然后在接触蚀刻停止层165和层间介电层170上进行化学机械研磨(chemicalmechanical polishing；CMP)制程，直到露出虚设栅极堆叠DG。接触蚀刻停止层165包含氮基材料，例如SiN、SiON或其类似物。层间介电层170可以包含与接触蚀刻停止层165不同的材料。举例而言，层间介电层170包含氧基材料，例如氧化硅或其他合适的氧化物材料。层间介电层170包含单层或多层。在部分实施方式中，层间介电层170可以被覆盖层CL覆盖。覆盖层CL可以由氮化硅(SiN)、碳氧化硅(SiOC)、碳氮氧化硅(SiOCN)或其组合制成。举例而言，移除层间介电层170的一部分和接触蚀刻停止层165的一部分以形成凹陷，并且于剩余的层间介电层170上形成覆盖层CL，覆盖层CL填充凹陷。
随后，进行一或多个蚀刻制程，以移除虚设栅极电极140，以在随后的步骤(即栅极取代制程)中以金属取代虚设栅极电极140。此一或多个蚀刻制程可以包含湿蚀刻或湿蚀刻和选择性干蚀刻的组合。此蚀刻制程包含将含有液体蚀刻剂的化学溶液分配到含有基板110的晶圆上。在部分实施方式中，栅极间隔物150对此液体蚀刻剂的蚀刻抗性高于虚设栅极电极140对此液体蚀刻剂的蚀刻抗性，因此栅极间隔物150可以保护源极/漏极特征160的侧壁不被蚀刻。在部分湿蚀刻制程期间，基板110会被旋转，以通过朝向基板110周边的离心力，使化学溶液向基板110的周边展开。如果液体蚀刻剂有意或无意地移除栅极介电层130，则半导体鳍片112将不可避免地浸泡在液体蚀刻剂中(如图9所示)。然而，在湿蚀刻期间，旋转基板110将导致液体蚀刻剂的离心运动，这会使液体蚀刻剂撞击浸泡的鳍片112的侧壁，从而以不理想的方式蚀刻浸泡的鳍片112。再者，如果液体蚀刻剂蚀刻进入鳍片112然后到达源极/漏极特征160，则可能损坏源极/漏极特征160，而可能降低晶圆良率。
图7至图10绘示根据部分实施方式的虚设栅极移除制程，其使用的蚀刻制程具有改进的蚀刻方向控制效果。进行蚀刻制程以移除虚设栅极电极140(参见图6A和6B)，从而在相应的栅极间隔物150之间形成多个栅极沟槽GT。在部分实施方式中，如图12所示的湿蚀刻设备200、如图13所示的湿蚀刻设备200’或图14所示的湿蚀刻设备200”可用于进行此改进的虚设栅极移除制程。为了清楚说明，应注意图12至图14中的晶圆W可包含图7至图10所示的基板110，且湿蚀刻的目标结构是晶圆W上的多晶硅栅极电极。
参见图7和图12，在湿蚀刻制程期间，包含基板110的晶圆W保持静止，并且通过喷洒头230将化学溶液CS分散到晶圆W上。换句话说，在湿蚀刻制程中，晶圆W没有旋转运动(即免于旋转)，而使得晶圆W上的化学溶液CS不会经历离心运动，从而减少其对半导体鳍片112的影响。再者，虽然缺乏晶圆W的旋转运动可能增加将化学溶液CS均匀地分散在晶圆W上的难度，但可以通过使用喷洒头230将化学溶液CS均匀地分散到晶圆W的整个表面上。举例而言，喷洒头230具有均匀地布置(例如等距布置)的多个分配孔230H，以在不同区域上均匀地分配化学溶液CS。通过这种方式，可以在不旋转晶圆W的情况下，将化学溶液CS均匀地分散在晶圆W上。
在部分实施方式中，用于蚀刻多晶硅(例如虚设栅极电极140)的化学溶液CS中的液体蚀刻剂可包含氢氟酸、含氢氧化物的溶液(例如氢氧化铵)、乙酰胺(acetamide)、四亚甲基砜(tetramethylene sulfone)和/或其他合适的蚀刻剂溶液。举例而言，氢氟酸、氢氧化铵(NH4OH)以及乙酰胺和四亚甲基砜的混合物可以按顺序施加在基板110上以移除多晶硅。化学溶液CS中的液体蚀刻剂可以与虚设栅极电极140反应，并在化学溶液CS中产生新的反应物和副产物。在部分实施方式中，覆盖层CL对液体蚀刻剂的蚀刻抗性高于虚设栅极电极140对液体蚀刻剂的蚀刻抗性，使得在蚀刻制程之后，覆盖层CL下方的层间介电层170保持实质完整的。在部分实施方式中，栅极间隔物150对液体蚀刻剂的蚀刻抗性高于虚设栅极电极140对液体蚀刻剂的抗蚀刻性。
参见图8和图12，在分配化学溶液CS期间，气流GF从气体喷射器250喷出至气体抽取器260，以在实质平行于半导体鳍片112的长轴且垂直于虚设栅极电极140的长轴的方向(即如图8所示的Y方向)上，吹动晶圆W上的化学溶液CS，使得化学溶液CS(包含液体蚀刻剂和副产物)沿气流GF的方向(即在与半导体鳍片112的长轴实质平行并且垂直于虚设栅极电极140的长轴的方向上)流动。随着时间的经过，经由虚设栅极电极140与化学溶液CS中的液体蚀刻剂的反应，移除虚设栅极电极140。在部分实施方式中，可以依序使用不同的化学溶液CS以移除虚设栅极电极140。举例而言，可以先在虚设栅极电极140上施加氢氟酸溶液CS，气流GF于Y方向上吹动氢氟酸溶液CS，而形成栅极沟槽GT。随后，可以在虚设栅极电极140上施加氢氧化铵溶液CS，气流GF在Y方向上吹动氢氧化铵溶液CS，以加深栅极沟槽GT，其中氢氟酸溶液CS可以被氢氧化铵溶液CS冲洗掉。然后，可以将含有乙酰胺和四亚甲基砜的混合物的化学溶液CS施加在虚设栅极电极140上，气流GF在Y方向上吹动此含有乙酰胺和四亚甲基砜的混合物的化学溶液CS，以加深栅极沟槽GT，其中氢氧化铵溶液CS可以被含有乙酰胺和四亚甲基砜的混合物的化学溶液CS冲洗掉。在该制程中，在从吹动氢氟酸溶液CS至吹动含有乙酰胺和四亚甲基砜的混合物的化学溶液CS的时间范围内，气流GF是连续喷出。所得到的结构如图9所示。在蚀刻虚设栅极电极140期间，气流GF的方向保持实质恒定，从而控制化学溶液CS在预定的方向上流动。在通过液体蚀刻剂蚀刻掉虚设栅极电极140之后，关闭气流GF。
由于气流GF在Y方向上吹动化学溶液CS，化学溶液CS的流动可导致Y方向上的蚀刻速率高于X方向(即实质垂直于半导体鳍片112的长轴的方向)的蚀刻速率。再者，与不在鳍片112上使用气流GF进行的湿蚀刻制程相比，因为半导体鳍片112沿着Y方向延伸，Y方向具有比X方向更高的蚀刻速率，所以半导体鳍片112的侧壁将经历更低的蚀刻速率。通过这种方式，可以减少化学溶液CS在半导体鳍片112的侧壁上的撞击，这将防止源极/漏极特征160受到化学溶液CS的原因而损坏。在部分实施方式中，气流GF的流速为大约40L/min(公升/分钟)至大约290L/min。如果气流GF的流速大于290L/min，则气流GF的力可能损坏基板110中的图案(例如半导体鳍片112)，并且可能进一步导致晶圆破裂。如果气流GF的流速小于40L/min，则化学溶液CS中的反应物和副产物可能残留在基板110上，蚀刻结果可能不均匀，这可能导致蚀刻不足(under-etching)或过蚀刻(over-etching)问题。
在所描绘的实施方式中，化学溶液CS也移除栅极介电层130。在部分其他实施方式中，在移除栅极介电层130之前，停止湿蚀刻制程，使得栅极介电层130保留在栅极沟槽GT的底部。湿蚀刻制程的持续时间(例如喷洒化学溶液CS的持续时间和/或吹动化学溶液CS的持续时间)可以使用时间模式进行，并且可以在进行蚀刻一段预先设定的时间之后停止。然而，也可以考虑其他停止点侦测技术。
参照图10和图12，在湿蚀刻制程之后，可以将清洗剂施加到晶圆W上，以从晶圆W上移除化学溶液CS，然后进行干燥制程以移除清洗剂，而露出栅极沟槽GT。随后将参考图12描述湿蚀刻设备200的细节。
参考图11。高介电金属栅极(high-k metal gate；HKMG)堆叠180分别形成在栅极沟槽GT中。每个高介电金属栅极堆叠180包含高介电常数的介电层182、由高介电常数的介电层182环绕的功函数金属层184以及由功函数金属层184环绕的填充金属层186。在部分实施方式中，高介电常数的介电层182包含具有高介电常数的介电材料，例如大于热氧化硅的介电常数(～3.9)。高介电常数的介电层182可包含例如HfO2、TiO2、HfZrO、Ta2O3、HfSiO4、ZrO2、ZrSiO2、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、其组合或其他合适的材料。可以通过原子层沉积、物理气相沉积、化学气相沉积、氧化法和/或其他合适的方法形成高介电常数的介电层182。
在部分实施方式中，功函数金属层184可包含n型和/或p型功函数金属层。示例性的p型功函数金属包含TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合适的p型功函数材料或其组合。示例性的n型功函数金属包含Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合适的n型功函数材料或其组合。功函数层可以通过化学气相沉积、物理气相沉积、电镀和/或其他合适的制程沉积。填充金属层186可以示例性地包含但不限于钨、铝、铜、镍、钴、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、TaC、TaSiN、TaCN、TiAl、TiAlN或其他合适的材料。
高介电金属栅极堆叠180的示例性方法可包括：沉积毯覆的高介电常数介电层、在毯覆的高介电常数介电层上沉积一或多个功函数金属层、在功函数金属层上形成填充金属层，进行化学机械研磨制程以移除填充金属层，功函数金属层和高介电常数介电层在栅极沟槽GT之外的过多个材料。
图12是根据本揭露的部分实施方式的湿蚀刻设备200的示意性立体图。湿蚀刻设备200包括蚀刻室210、晶圆座220、喷洒头230、液体蚀刻剂容器240、一或多个气体喷射器250、气体抽取器260、气体供应系统270、排气泵浦280和控制器290。
可以使用液体蚀刻剂容器240中的泵浦244将液体蚀刻剂容器240所容纳的化学溶液CS抽送到蚀刻室210。举例而言，通过控制器290，将化学溶液CS从液体蚀刻剂容器240经由管路242抽送到喷洒头230。然后，喷洒头230将化学溶液CS分配到蚀刻室210中的晶圆W上。在部分实施方式中，喷洒头230具有顶板232以及前板234，顶板232具有液体入口，其与管路242流体连通，前板234具有均匀设置(例如等距设置)在其上的多个分配孔230H，以便将化学溶液CS均匀地分配到晶圆W的不同区域上。为清楚起见，喷洒头230以分解立体图示出。在湿蚀刻制程中，前板234固定到顶板232的底部。在部分实施方式中，蚀刻室210具有流体排出口210O，用于排出从晶圆W流下的化学溶液CS。
在部分实施方式中，蚀刻室210可以由壳体212围绕，壳体212由对化学溶液CS中的蚀刻剂呈惰性的材料制成。因此，根据部分实施方式，壳体212可以是能够承受半导体装置的制造方法的过程中涉及的化学物质的任何合适的材料。在部分实施方式中，壳体212可以是钢、不锈钢、镍、铝、其合金、其组合或相似物。
在蚀刻制程中，在蚀刻室210内，晶圆W可以放置在晶圆座220上。晶圆座220可以使用真空吸力握持晶圆W，并且可以可选择性地包含加热机构(未示出)，以便在蚀刻制程中加热晶圆W。在部分实施方式中，通过使用晶圆座220的真空吸力使晶圆W保持静止。更具体地，在湿蚀刻制程中，握持晶圆W的晶圆座220保持不旋转。借此，分配在晶圆W上的化学溶液CS可以免受离心运动影响。晶圆座220由对化学溶液CS中的蚀刻剂呈惰性的材料制成。如此一来，根据部分实施方式，晶圆座220可以是能够承受半导体装置的制造方法的过程中涉及的化学物质的任何合适的材料。在部分实施方式中，晶圆座220可以是钢、不锈钢、镍、铝、其合金、其组合或相似物。
气体喷射器250用于将气流GF引入蚀刻室210。举例而言，于此，气体喷射器250与气体供应系统270连接。气体供应系统270可以供应气体，该气体可为惰性气体或其他气体，其中化学溶液CS中的蚀刻剂、晶圆W上的材料(例如半导体鳍片112、虚设栅极电极140的多晶硅或层间介电层170的氧化硅)或者蚀刻剂与晶圆W上的特征(例如多晶硅)反应后副产物不会与该其他气体发生反应。在部分实施方式中，气体不含二氧化碳，二氧化碳可能与化学溶液CS反应并在基板110上产生不需要的残留物。举例而言，气体可以是氮气(N2)、惰性气体(例如氦气(He)、氩(Ar))、其组合或相似物，但也可以使用其他合适的气体。在部分实施方式中，气体可以是具有单一元素的纯气体，例如N2、He或Ar。在部分实施方式中，气体可以是具有多种元素的气体混合物，例如N2气体、He气体和Ar气体的组合。在部分实施方式中，气体喷射器250可包含喷嘴。
在部分实施方式中，气体供应系统270包含气体源272、第一气体管线274、阀门276和第二气体管线278。气体源272可以是容器，例如储气筒，其位于蚀刻室210的本身或远离蚀刻室210。任何合适的气体源可用作气体源272。气体源272可通过第一气体管线274将气体供应到阀门276。阀门276可以用于控制经由第二气体管线278到气体喷射器250的气体的流速。于部分实施方式中，阀门276还可以开启/关闭从第一气体管线274到第二气体管线278的气流。阀门276可以是例如比例阀、调变阀、针阀、压力调节器、质量流量控制器、其组合或相似物。
气体抽取器260用于排出气流GF。举例而言，气体抽取器260与蚀刻室210外部的排气泵浦280连接。排气泵浦280可包含与蚀刻室210中的气体抽取器260气体连通的导管282。在部分实施方式中，气体喷射器250和气体抽取器260分别位于第一和第二位置，其中第一和第二位置分别位于晶圆W的相对侧且不垂直重叠于晶圆W，使得气流GF吹过晶圆W。气体喷射器250的第一位置可以沿着实质垂直于目标结构(例如如图8中所示的虚设栅极电极140)的长轴的方向与气体抽取器260的第二位置分隔开来，使得气流GF实质上垂直于目标结构的长轴。控制器290可以电性连接到气体供应系统270的阀门276、排气泵浦280和液体蚀刻剂容器240，以便控制分配化学溶液CS和产生气流GF的步骤。
图13是根据本揭露的部分实施方式的湿蚀刻设备200’的示意性透视图。湿蚀刻设备200’与如图12所示的湿蚀刻设备200相似，湿蚀刻设备200’与图12所示的湿蚀刻设备200之间的至少一个差别在于：气体喷射器250和气体抽取器260是可移动的。举例而言，湿蚀刻设备200’还包含车辆302和304，其可移动地连接到导轨300，并且气体喷射器250和气体抽取器260分别设置在车辆302和304上。导轨300可以具有圆形的形状。车辆302和304电性连接控制器290。通过移动车辆302和304，可以调整气体喷射器250和气体抽取器260的位置。通过这样的配置，在部分实施方式中，在产生穿过晶圆的气流(例如开启阀门276)之前，可以根据半导体鳍片112与虚设栅极电极140(如图8和9所示)的方向来调整气体喷射器250和气体抽取器260的位置。举例而言，在与半导体鳍片112的长轴实质平行并且垂直于虚设栅极电极140的长轴的方向上，气体喷射器250与气体抽取器260分隔开来。在部分实施方式中，气体喷射器250和气体抽取器260移动到不与晶圆W垂直重叠的位置，使得吹动的气流GF横越过晶圆W。湿蚀刻设备200’的其他细节类似于如图12所示的湿蚀刻设备200的细节，因此在此不再重复。
图14是根据本揭露的部分实施方式的湿蚀刻设备200”的示意性立体图。湿蚀刻设备200”与图12中所示的湿蚀刻设备200相似，湿蚀刻设备200”和图12所示的湿蚀刻设备200之间的至少一个差别在于：湿蚀刻设备200”包含气体喷射器250”和气体抽取器260”，其设置在围绕晶圆W的墙壁310上。墙壁310可以由晶圆座220支撑。墙壁310由对化学溶液CS中的蚀刻剂呈惰性的材料制成。因此，根据部分实施方式，墙壁310可以是能够承受半导体装置的制造方法的过程中涉及的化学物质的任何合适的材料。在部分实施方式中，墙壁310可以是钢、不锈钢、镍、铝、其合金、其组合或相似物。控制器290电性连接气体喷射器250”和气体抽取器260”，以控制各个气体喷射器250”和各个气体抽取器260”，以便在所需方向上产生气流。举例而言，开启离半导体鳍片112(如图9所示)的第一端最近的第一组气体喷射器250，关闭离半导体鳍片112的第一端最近的第一组气体抽取器260，关闭离半导体鳍片112的第一端最远的第二组气体喷射器250(即离半导体鳍片112的第二端最近者，其中第二端相对第一端)，并且开启离半导体鳍片112的第一端最远的第二组气体抽取器260，使得气体可以从鳍片112的第一端流动到鳍片112的第二端(即沿着与半导体鳍片112的长轴平行的方向流动)。
在部分实施方式中，气体喷射器250和气体抽取器260在墙壁310上具有六边形轮廓，以增加气体喷射器250和气体抽取器260的数量。在部分实施方式中，墙壁310是环形墙，其环绕晶圆W且可以同心地设置在晶圆座220上。更详细地，墙壁310可以具有与圆形晶圆W实质相同的上视轮廓。于部分实施方式中，在分配化学溶液期间，晶圆座220不旋转，墙壁310也不旋转。湿蚀刻设备200”的其他细节类似于图12中所示的湿蚀刻设备200的细节，因此这里不再重复。
图15是根据本揭露的部分实施方式的湿蚀刻方法M的流程图。方法M包括步骤S1至步骤S4，其中图13中的湿法蚀刻设备200’在此示例性地使用。该图示仅仅是示例性的，并不意图限制超出所附权利要求中具体叙述的内容。应当理解，可以在图15所示的步骤之前、期间和之后可有额外的操作，并且对于该方法的其他实施方式，下面描述的部分的步骤可以替换或消除。操作/制程的顺序可以是可互换的。
参考图13和图15。在步骤S1，控制器290可以根据晶圆上的半导体鳍片的方向，控制车辆302和304，以沿着导轨300移动气体喷射器250和气体抽取器260至期望的位置。举例而言，移动车辆302和304，使得气体喷射器250沿着与半导体鳍片的长轴实质平行的方向与气体抽取器260分隔开来。在气体喷射器250和气体抽取器260不可移动的部分实施方式(如图12所示)中，可以跳过步骤S1。
在步骤S2，控制器290可以打开液体蚀刻剂容器240中的泵浦244，以将化学溶液CS抽送到喷洒头230，使得喷洒头230将化学溶液CS分配到晶圆W上。
在步骤S3，产生横跨晶圆W上的气流，以吹动化学溶液CS，并且通过被吹动的化学溶液CS中的被吹动的液体蚀刻剂，蚀刻且移除虚设栅极电极。举例而言，控制器290可以开启阀门276，从而使气体喷射器250将气流喷射到晶圆W的第一侧(例如晶圆W的右侧)。此外，控制器290可以打开排气泵浦280，从而允许气体抽取器260从晶圆W的第二侧(例如晶圆W的左侧)抽出气流。在部分实施方式中，在将气体喷射器250和气体抽取器260移动到期望位置并且开启气体喷射器250和气体抽取器260之后，在分配化学溶液CS期间，气体喷射器250和气体抽取器260保持静止。因此，在分配化学溶液CS期间，气流固定于相同的方向。也就是说，在分配化学溶液CS期间，气流的方向保持实质恒定。于部分实施方式中，当化学溶液CS被分配到晶圆W上(例如通过打开泵浦244)时，产生气流(例如通过打开阀门276)。换句话说，阀门276的开启操作与泵浦244的开启操作同步地进行。在部分其他实施方式中，在将化学溶液CS分配到晶圆W上之后，产生气流。换句话说，阀门276的开启操作与泵浦244的开启操作非同步地进行，更具体地，阀门276的开启操作是在泵浦244的开启操作之后执行。然后，终止分配化学溶液CS(例如通过关闭泵浦244)，以停止蚀刻制程。在部分实施方式中，在停止将化学溶液CS分配到晶圆W上之后，停止气流(例如通过关闭阀门276)。换句话说，阀门276的关闭操作与泵浦244的关闭操作不同步地执行，更具体地，阀门276的关闭操作在泵浦244的关闭操作之后进行。
在蚀刻制程之后，在步骤S4，通过清洗制程，从蚀刻室210中通过流体排出口210O移除化学溶液CS。在清洗制程中，可以将清洗剂施加到晶圆W上，以从晶圆W和蚀刻室210中移除化学溶液CS。在部分实施方式中，气体喷射器250可以在清洗制程中保持喷射气流，并且气体抽取器260可以在清洗制程中保持抽出气体。借此，可以减少由清洗剂引起的对半导体鳍片112的潜在损坏。在此种实施方式中，在停止将清洗剂施加到晶圆W上之后，停止气流(例如通过关闭阀门276)。在部分其他实施方式中，在清洗制程之前，气体喷射器250可以停止喷射气流且气体抽取器260可以停止抽取气体，因此可以在没有气流的情况下进行清洗制程。在此种实施方式中，在停止将清洗剂施加到晶圆W上之前，停止气流(例如通过关闭阀门276)。在清洗制程之后，可以进行干燥制程。
基于以上讨论，可以看出本揭露提供了多个优点。然而，应该理解，其他实施方式可以提供额外的优点，并且并非所有优点都在此揭露，且并非所有实施方式都须有特定的优点。优点之一是通过在湿蚀刻期间产生穿过晶圆的气流，可以控制化学溶液的流动方向。另一优点是在湿蚀刻期间，即使晶圆没有旋转，化学溶液也可以均匀地散布在晶圆上。再一优点是因为虚设栅极移除制程中使用的化学溶液以平行于半导体鳍片的长轴的方向上被吹动，因此可减少虚设栅极移除制程对半导体鳍片的影响。
本揭露的部分实施方式提供一种方法，方法包含将液体蚀刻剂分配到晶圆上，其中晶圆在分配液体蚀刻剂期间不旋转；使用气流吹动该晶圆上的液体蚀刻剂，其中在分配该液体蚀刻剂期间气流的一方向保持实质恒定；以及在晶圆上的一目标结构被液体蚀刻剂蚀刻掉之后，关闭气流。
于部分实施方式中，吹动液体蚀刻剂包含从气体喷射器喷出该气流，其中气体喷射器位于第一位置，第一位置不垂直重叠于晶圆。
于部分实施方式中，方法还包含在吹动液体蚀刻剂之前，移动气体喷射器至不垂直重叠于晶圆的第一位置。
于部分实施方式中，方法还包含经由气体抽取器，抽取气流，其中气体抽取器位于第二位置，第二位置不垂直重叠于晶圆。
于部分实施方式中，第一位置沿方向分隔于二位置，方向实质垂直于目标结构的长轴。
于部分实施方式中，在抽取气流之前，移动气体抽取器至不垂直重叠于晶圆的第二位置。
于部分实施方式中，气流的方向实质垂直于目标结构的长轴。
于部分实施方式中，液体蚀刻剂经由喷洒头上的多个分配孔而分配。
于部分实施方式中，分配孔实质等距地设置于该喷洒头上。
本揭露的部分实施方式提供一种方法，包含于一基板上形成一半导体鳍片，其中该半导体鳍片沿一第一方向延伸的；形成一虚设栅极堆叠，其中该虚设栅极堆叠跨越于该半导体鳍片并沿一第二方向延伸；在该虚设栅极堆叠的相对侧上，分别形成多个栅极间隔物；在该虚设栅极堆叠上施加一第一液体蚀刻剂，并使用一气流于一第一方向上吹动该第一液体蚀刻剂，以在所述多个栅极间隔物之间形成一栅极沟槽；以及于该栅极沟槽中形成一金属栅极结构。
于部分实施方式中，气流是纯气体。
于部分实施方式中，方法还包含在于该栅极沟槽中形成该金属栅极结构之前，在该虚设栅极堆叠上施加一第二液体蚀刻剂，并使用该气流于该第一方向上吹动该第二液体蚀刻剂，以加深该栅极沟槽。
于部分实施方式中，在从吹动该第一液体蚀刻剂至吹动该第二液体蚀刻剂的一时间范围内，该气流是连续喷出。
于部分实施方式中，在吹动该第一液体蚀刻剂的期间，该气流是固定于该第一方向。
于部分实施方式中，方法还包含分别移动一气体喷射器以及一气体抽取器至一第一位置以及一第二位置，其中该第一位置沿一第一方向分隔于该二位置，且吹动该第一液体蚀刻剂包含：在移动该气体喷射器以及该气体抽取器之后，从该气体喷射器喷出该气流至该气体抽取器。
于部分实施方式中，吹动该第一液体蚀刻剂包含开启离该半导体鳍片的一端最近的一第一气体喷射器；关闭离该半导体鳍片的该端最近的一第一气体抽取器；关闭离该半导体鳍片的该端最远的一第二气体喷射器；以及开启离该半导体鳍片的该端最远的一第二气体抽取器。
本揭露的部分实施方式提供一种湿蚀刻设备，包含一晶圆座、喷洒头、液体蚀刻剂容器、气体喷射器以及气体抽取器。喷洒头具有多个分配孔于晶圆座上方。液体蚀刻剂容器流体连通喷洒头的所述多个分配孔。气体喷射器与气体抽取器分别设置于晶圆座的相对侧。
于部分实施方式中，湿蚀刻设备还包含导轨，其中气体喷射器以及气体抽取器可移动地耦合至该导轨。
于部分实施方式中，导轨具有圆形形状。
于部分实施方式中，湿蚀刻设备还包含环型墙，同心地设置于晶圆座上，其中气体喷射器和气体抽取器设置在该环形墙上。
以上概述多个实施方式的特征，该技术领域具有通常知识者可较佳地了解本揭露的多个态样。该技术领域具有通常知识者应了解，可将本揭露作为设计或修饰其他制程或结构的基础，以实行实施方式中提到的相同的目的以及/或达到相同的好处。该技术领域具有通常知识者也应了解，这些相等的结构并未超出本揭露的精神与范围，且可以进行各种改变、替换、转化，在此，本揭露精神与范围涵盖这些改变、替换、转化。

Claims (16)

1.一种湿蚀刻方法，其特征在于，包含：
将一液体蚀刻剂分配到一晶圆上，其中该晶圆在分配该液体蚀刻剂期间不旋转；
使用一气流吹动该晶圆上的该液体蚀刻剂，其中在分配该液体蚀刻剂期间，该气流的一方向保持实质恒定，其中该气流的该方向实质垂直于该晶圆上的一虚设栅极堆叠的一长轴；以及
在该晶圆上的该虚设栅极堆叠被该液体蚀刻剂蚀刻掉之后，关闭该气流。
2.根据权利要求1所述的湿蚀刻方法，其特征在于，其中吹动该液体蚀刻剂包含从一气体喷射器喷出该气流，其中该气体喷射器位于一第一位置，该第一位置不垂直重叠于该晶圆。
3.根据权利要求2所述的湿蚀刻方法，其特征在于，更包含：
在吹动该液体蚀刻剂之前，移动该气体喷射器至不垂直重叠该晶圆的该第一位置。
4.根据权利要求2所述的湿蚀刻方法，其特征在于，更包含：
经由一气体抽取器，抽取该气流，其中该气体抽取器位于一第二位置，该第二位置不垂直重叠于该晶圆。
5.根据权利要求4所述的湿蚀刻方法，其特征在于，其中该第一位置沿该气流的该方向分隔于该第二位置。
6.根据权利要求4所述的湿蚀刻方法，其特征在于，更包含：
在抽取该气流之前，移动该气体抽取器至不垂直重叠于该晶圆的该第二位置。
7.根据权利要求1所述的湿蚀刻方法，其特征在于，其中该气流的流速为每分钟40公升至每分钟290公升。
8.根据权利要求1所述的湿蚀刻方法，其特征在于，其中该液体蚀刻剂经由一喷洒头上的多个分配孔而分配。
9.根据权利要求8所述的湿蚀刻方法，其特征在于，其中该些分配孔实质等距地设置于该喷洒头上。
10.一种湿蚀刻方法，其特征在于，包含：
于一基板上形成一半导体鳍片，其中该半导体鳍片沿一第一方向延伸；
形成一虚设栅极堆叠，其中该虚设栅极堆叠跨越于该半导体鳍片并沿一第二方向延伸；
在该虚设栅极堆叠的相对侧上，分别形成多个栅极间隔物；
在该虚设栅极堆叠上施加一第一液体蚀刻剂，并使用一气流于该第一方向上吹动该第一液体蚀刻剂，以在所述多个栅极间隔物之间形成一栅极沟槽，其中该基板在施加该第一液体蚀刻剂期间不旋转；以及
于该栅极沟槽中形成一金属栅极结构。
11.根据权利要求10所述的湿蚀刻方法，其特征在于，其中该气流是纯气体。
12.根据权利要求10所述的湿蚀刻方法，其特征在于，更包含：
在于该栅极沟槽中形成该金属栅极结构之前，在该虚设栅极堆叠上施加一第二液体蚀刻剂，并使用该气流于该第一方向上吹动该第二液体蚀刻剂，以加深该栅极沟槽。
13.根据权利要求12所述的湿蚀刻方法，其特征在于，其中在从吹动该第一液体蚀刻剂至吹动该第二液体蚀刻剂的一时间范围内，该气流是连续喷出。
14.根据权利要求10所述的湿蚀刻方法，其特征在于，其中在吹动该第一液体蚀刻剂的期间，该气流是固定于该第一方向。
15.根据权利要求10所述的湿蚀刻方法，其特征在于，还包含：
分别移动一气体喷射器以及一气体抽取器至一第一位置以及一第二位置，其中该第一位置沿该第一方向分隔于该二位置，且吹动该第一液体蚀刻剂包含：
在移动该气体喷射器以及该气体抽取器之后，从该气体喷射器喷出该气流至该气体抽取器。
16.根据权利要求10所述的湿蚀刻方法，其特征在于，其中吹动该第一液体蚀刻剂包含：
开启离该半导体鳍片的一端最近的一第一气体喷射器；
关闭离该半导体鳍片的该端最近的一第一气体抽取器；
关闭离该半导体鳍片的该端最远的一第二气体喷射器；以及
开启离该半导体鳍片的该端最远的一第二气体抽取器。
CN201911198828.1A 2018-11-26 2019-11-25 湿蚀刻设备及其使用的方法 Active CN111223797B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310984468.8A CN116936415A (zh) 2018-11-26 2019-11-25 湿蚀刻设备

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862771492P 2018-11-26 2018-11-26
US62/771,492 2018-11-26
US16/542,119 2019-08-15
US16/542,119 US10872788B2 (en) 2018-11-26 2019-08-15 Wet etch apparatus and method for using the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310984468.8A Division CN116936415A (zh) 2018-11-26 2019-11-25 湿蚀刻设备

Publications (2)

Publication Number Publication Date
CN111223797A CN111223797A (zh) 2020-06-02
CN111223797B true CN111223797B (zh) 2023-08-18

Family

ID=70770996

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310984468.8A Pending CN116936415A (zh) 2018-11-26 2019-11-25 湿蚀刻设备
CN201911198828.1A Active CN111223797B (zh) 2018-11-26 2019-11-25 湿蚀刻设备及其使用的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310984468.8A Pending CN116936415A (zh) 2018-11-26 2019-11-25 湿蚀刻设备

Country Status (3)

Country Link
US (1) US10872788B2 (zh)
CN (2) CN116936415A (zh)
TW (1) TWI779248B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696852A (zh) * 2020-06-22 2020-09-22 徐文凯 第三代半导体的清洗方法
CN111668096A (zh) * 2020-06-22 2020-09-15 徐文凯 第三代半导体的刻蚀方法和装置
CN112635389B (zh) * 2020-12-28 2024-10-15 芯思杰技术(深圳)股份有限公司 蚀刻治具、蚀刻装置及蚀刻方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5415728A (en) * 1992-01-17 1995-05-16 Kabushiki Kaisha Toshiba Method of performing plain etching treatment and apparatus therefor
CN1838387A (zh) * 2005-03-25 2006-09-27 东京毅力科创株式会社 蚀刻方法和蚀刻装置
RU2005116411A (ru) * 2005-05-30 2006-11-20 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ УНИТАРНОЕ ПРЕДПРИЯТИЕОмский научно-исследовательский институт приборостроени ФГУП ОНИИП (RU) Способ изготовления кристаллических элементов и устройство для его осуществления
JP2007027492A (ja) * 2005-07-19 2007-02-01 Sumco Corp ウェーハの枚葉式エッチング方法
CN103779207A (zh) * 2012-10-19 2014-05-07 格罗方德半导体公司 包含湿蚀刻制程以移除氮化硅的半导体结构形成方法
TW201738947A (zh) * 2016-03-22 2017-11-01 Tokyo Electron Ltd 半導體裝置之製造方法及半導體裝置之製造系統

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841483B2 (en) * 2001-02-12 2005-01-11 Lam Research Corporation Unique process chemistry for etching organic low-k materials
JP5565735B2 (ja) * 2010-11-12 2014-08-06 国立大学法人東北大学 Ｓｏｉ基板のエッチング方法及びｓｏｉ基板上の裏面照射型光電変換モジュールの作製方法
US8809170B2 (en) * 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US8697523B2 (en) 2012-02-06 2014-04-15 International Business Machines Corporation Integration of SMT in replacement gate FINFET process flow
CN202830170U (zh) 2012-07-25 2013-03-27 浙江贝盛光伏股份有限公司 一种具有水膜铺开功能的湿法刻蚀机

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5415728A (en) * 1992-01-17 1995-05-16 Kabushiki Kaisha Toshiba Method of performing plain etching treatment and apparatus therefor
CN1838387A (zh) * 2005-03-25 2006-09-27 东京毅力科创株式会社 蚀刻方法和蚀刻装置
RU2005116411A (ru) * 2005-05-30 2006-11-20 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ УНИТАРНОЕ ПРЕДПРИЯТИЕОмский научно-исследовательский институт приборостроени ФГУП ОНИИП (RU) Способ изготовления кристаллических элементов и устройство для его осуществления
JP2007027492A (ja) * 2005-07-19 2007-02-01 Sumco Corp ウェーハの枚葉式エッチング方法
CN103779207A (zh) * 2012-10-19 2014-05-07 格罗方德半导体公司 包含湿蚀刻制程以移除氮化硅的半导体结构形成方法
TW201738947A (zh) * 2016-03-22 2017-11-01 Tokyo Electron Ltd 半導體裝置之製造方法及半導體裝置之製造系統

Also Published As

Publication number Publication date
US10872788B2 (en) 2020-12-22
TW202020956A (zh) 2020-06-01
CN111223797A (zh) 2020-06-02
CN116936415A (zh) 2023-10-24
TWI779248B (zh) 2022-10-01
US20200168480A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
US11075125B2 (en) Semiconductor device and manufacturing method thereof
CN111223797B (zh) 湿蚀刻设备及其使用的方法
US12087841B2 (en) Method of manufacturing gate spacers with stepped sidewalls by removing vertical portions of a helmet layer
US10720503B2 (en) Method for manufacturing semiconductor device
US11462534B2 (en) Semiconductor device and manufacturing method thereof
US20220320086A1 (en) Semiconductor device and manufacturing method thereof
US20210257361A1 (en) Semiconductor device and manufacturing method thereof
JP4738194B2 (ja) エッチング方法及び半導体装置の製造方法
US11245034B2 (en) Semiconductor device and manufacturing method thereof
US20210391189A1 (en) Wet etch apparatus
US20240030317A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant