CN111221583A - 多智能卡启动管理装置及系统 - Google Patents

多智能卡启动管理装置及系统 Download PDF

Info

Publication number
CN111221583A
CN111221583A CN202010008251.XA CN202010008251A CN111221583A CN 111221583 A CN111221583 A CN 111221583A CN 202010008251 A CN202010008251 A CN 202010008251A CN 111221583 A CN111221583 A CN 111221583A
Authority
CN
China
Prior art keywords
microprocessor
gpio port
management chip
gpio
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010008251.XA
Other languages
English (en)
Other versions
CN111221583B (zh
Inventor
方秋水
徐锋
宾小升
刘强
梁永娟
冷梦甜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Lingnanpass Co ltd
Original Assignee
Guangdong Lingnanpass Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Lingnanpass Co ltd filed Critical Guangdong Lingnanpass Co ltd
Priority to CN202010008251.XA priority Critical patent/CN111221583B/zh
Publication of CN111221583A publication Critical patent/CN111221583A/zh
Application granted granted Critical
Publication of CN111221583B publication Critical patent/CN111221583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microcomputers (AREA)

Abstract

本申请公开了一种多智能卡启动管理装置及系统，包括微处理器和智能卡管理芯片；微处理器的第一个GPIO端口连接智能卡管理芯片的主机数据引脚，第二个GPIO端口连接智能卡管理芯片的时钟输入引脚，第三个GPIO端口连接智能卡管理芯片的复位输入引脚，第四个GPIO端口连接智能卡管理芯片的命令输入引脚，第五个GPIO端口连接智能卡管理芯片的复位输出引脚；智能卡管理芯片的时钟输出引脚连接各智能卡的时钟引脚，数据引脚连接各智能卡的数据引脚；第一个GPIO端口和第二个GPIO端口初始化为智能卡模式，第三个GPIO端口和第四个GPIO端口初始化为输出模式，第五个GPIO端口初始化为外部中断输入模式，其他各GPIO端口与各智能卡的复位输入引脚一一对应连接，同时被初始化为输出模式。

Description

多智能卡启动管理装置及系统
技术领域
本申请涉及通信技术领域，尤其涉及一种多智能卡启动管理装置及系统。
背景技术
多智能卡的应用，是通过将多张智能卡直接接入微处理器，或通过智能卡管理芯片，使微处理器能够管理多张智能卡，从而实现多智能卡的应用。而在现有技术中，微处理器至少需要通过3个输入/输出端口才能管理一张智能卡，而当采用智能卡管理芯片时，更是占用微处理器至少4个输入/输出端口才能管理一张智能卡，因此当需要管理多张智能卡时，需要占用微处理器大量的输入/输出端口资源，造成接口资源的浪费。
发明内容
本申请实施例所要解决的技术问题在于，提供一种多智能卡启动管理装置及系统，实现用较少的接口资源实现多智能卡的启动管理。
为解决上述问题，本申请实施例提供一种多智能卡启动管理装置，包括微处理器和智能卡管理芯片；
所述微处理器包括N个GPIO端口，所述微处理器的第一个GPIO端口连接所述智能卡管理芯片的主机数据引脚，所述微处理器的第二个GPIO端口连接所述智能卡管理芯片的时钟输入引脚，所述微处理器的第三个GPIO端口连接所述智能卡管理芯片的复位输入引脚，所述微处理器的第四个GPIO端口连接所述智能卡管理芯片的命令输入引脚，所述微处理器的第五个GPIO端口连接所述智能卡管理芯片的复位输出引脚；
所述智能卡管理芯片的时钟输出引脚被配置为连接各智能卡的时钟引脚，所述智能卡管理芯片的数据引脚被配置为连接所述各智能卡的数据引脚；
所述微处理器中未与所述智能卡管理芯片连接的i个GPIO端口被配置为与所述各智能卡的复位输入引脚一一对应连接；其中，i≤N-5；
所述第一个GPIO端口、所述第二个GPIO端口初始化为智能卡模式，所述第三个GPIO端口、所述第四个GPIO端口初始化为输出模式，所述第五个GPIO端口初始化为外部中断输入模式，所述i个GPIO端口初始化为输出模式。
进一步的，所述微处理器用于在中断服务程序中，根据所述i个GPIO端口中被选中的GPIO端口，输出对应的电平信号至与被选中的GPIO端口连接的所述智能卡的复位输入引脚，以使所述智能卡进入通讯状态。
进一步的，输出的电平信号与所述智能卡管理芯片的复位输出引脚的电平状态相同。
进一步的，所述微处理器存储有所述i个GPIO端口中各GPIO端口的编号，所述微处理器用于根据被选中的所述编号，确定被选中的GPIO端口。
进一步的，所述智能卡管理芯片为TDA8024。
进一步的，还提供一种多智能卡启动管理系统，包括：微处理器、智能卡管理芯片和多个智能卡；
所述微处理器包括N个GPIO端口，所述微处理器的第一个GPIO端口连接所述智能卡管理芯片的主机数据引脚，所述微处理器的第二个GPIO端口连接所述智能卡管理芯片的时钟输入引脚，所述微处理器的第三个GPIO端口连接所述智能卡管理芯片的复位输入引脚，所述微处理器的第四个GPIO端口连接所述智能卡管理芯片的命令输入引脚，所述微处理器的第五个GPIO端口连接所述智能卡管理芯片的复位输出引脚；
所述智能卡管理芯片的时钟输出引脚与所述多个智能卡的时钟引脚连接，所述智能卡管理芯片的数据引脚与所述多个智能卡的数据引脚连接；
所述微处理器中未与所述智能卡管理芯片连接的i个GPIO端口与所述多个智能卡的复位输入引脚一一对应连接；其中，i≤N-5；
所述第一个GPIO端口、所述第二个GPIO端口初始化为智能卡模式，所述第三个GPIO端口、所述第四个GPIO端口初始化为输出模式，所述第五个GPIO端口初始化为外部中断输入模式，所述i个GPIO端口初始化为输出模式。
进一步的，所述微处理器用于在中断服务程序中，根据所述i个GPIO端口中被选中的GPIO端口，输出对应的电平信号至与被选中的GPIO端口连接的所述智能卡的复位输入引脚，以使所述智能卡进入通讯状态。
进一步的，输出的电平信号与所述智能卡管理芯片的复位输出引脚的电平状态相同。
进一步的，所述微处理器存储有所述i个GPIO端口中各GPIO端口的编号，所述微处理器用于根据被选中的所述编号，确定被选中的GPIO端口。
进一步的，所述与多个智能卡的复位输入引脚连接的微处理器GPIO端口初始化为输出状态。
实施本申请实施例，具有如下有益效果：
与现有技术相比，本实施例通过上述连接方式，并将微处理器中与智能卡管理芯片连接的第一个GPIO端口和第二个GPIO端口初始化为智能卡模式，将微处理器中与智能卡管理芯片连接的第三个GPIO端口和第四个GPIO端口初始化为输出模式，将微处理器与智能卡管理芯片复位输出引脚连接的GPIO端口初始化为外部中断输入模式，同时将微处理器用于连接智能卡复位输入引脚的所有GPIO端口初始化为输出模式，从而只需微处理器中未与智能卡管理芯片连接的一个GPIO端口连接智能卡的复位输入引脚，即可对智能卡进行启动管理，每增加一个智能卡，只需多占用微处理器一个GPIO端口，进而实现用较少的接口资源实现多智能卡的启动管理。
附图说明
图1是本申请的实施例一提供的多智能卡启动管理装置的结构示意图；
图2是本申请的实施例二提供的多智能卡启动管理系统的结构示意图；
图3是多智能卡启动管理方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参见图1，是本申请的实施例一提供的多智能卡启动管理装置的结构示意图，如图1所示，包括微处理器和智能卡管理芯片。
微处理器包括N个GPIO端口，微处理器的第一个GPIO端口连接智能卡管理芯片的主机数据引脚I/OUC，微处理器的第二个GPIO端口连接智能卡管理芯片的时钟输入引脚XTAL1，微处理器的第三个GPIO端口连接智能卡管理芯片的复位输入引脚RSTIN，微处理器的第四个GPIO端口连接智能卡管理芯片的命令输入引脚CMD，微处理器的第五个GPIO端口连接智能卡管理芯片的复位输出引脚RST。
智能卡管理芯片的时钟输出引脚CLK被配置为连接各智能卡的时钟引脚，智能卡管理芯片的数据引脚I/O被配置为连接各智能卡的数据引脚。
微处理器中未与智能卡管理芯片连接的i个GPIO端口被配置为与各智能卡的复位输入引脚一一对应连接。其中，i≤N-5。
第一个GPIO端口、第二个GPIO端口初始化为智能卡模式，第三个GPIO端口、第四个GPIO端口初始化为输出模式，第五个GPIO端口初始化为外部中断输入模式，微处理器中除上述五个GPIO端口外的其他GPIO端口初始化为输出模式。
其中，智能卡模式指该微处理器内部所具备的一个硬件功能模块。根据应用需求，可按照微处理器的使用手册将该功能模块(智能卡模式)配置为启用或停用等。若配置为启用智能卡模式，则该组GPIO能自动输出智能卡通讯协议所需要的时钟和初始化流程指令。输出模式是指微处理器的GPIO引脚所具备的一个硬件功能。根据应用需求，可按照微处理器的使用手册将该GPIO引脚配置为输入模式、输出模式等功能模式。
在本实施例中，将微处理器中与智能卡管理芯片连接的第一个GPIO端口和第二个GPIO端口初始化为智能卡模式，将微处理器中与智能卡管理芯片连接的第三个GPIO端口和第四个GPIO端口初始化为输出模式，将微处理器与智能卡管理芯片复位输出引脚连接的GPIO端口初始化为外部中断输入模式，同时将微处理器用于连接智能卡复位输入引脚的所有GPIO端口初始化为输出模式，从而只需通过微处理器中未与智能卡管理芯片连接的一个GPIO端口接入智能卡的复位输入引脚，即可对智能卡进行启动管理，每增加一个智能卡，只需多占用微处理器一个GPIO端口，从而实现用较少的接口资源实现多智能卡的启动管理。
在本实施例中，与智能卡管理芯片的复位输出引脚RST连接的微处理器的GPIO端口初始化为外部中断输入模式。微处理器用于在中断服务程序中，根据i个GPIO端口中被选中的GPIO端口，输出对应的电平信号至与被选中的GPIO端口连接的智能卡的复位输入引脚，以使智能卡进入通讯状态。其中，输出的电平信号与智能卡管理芯片的复位输出引脚RST的电平状态相同。
在本实施例中，微处理器存储有i个GPIO端口中各GPIO端口的编号，微处理器用于根据被选中的编号，确定被选中的GPIO端口。
在本实施例中，微处理器根据用户在应用层程序中选择所要操作的GPIO端口编号，使得在中断服务程序中，根据智能卡管理芯片的复位输出引脚RST的输出电平状态，确认该被选中的GPIO端口所要输出的电平信号，从而将该电平信号通过该GPIO端口发送至与其连接的智能卡的复位引脚，以使该智能卡启动，进行正常通讯。
例如，当智能卡管理芯片的复位输出引脚RST的输出电平为高电平时，则微处理器通过被选中的GPIO端口发送高电平，以使当该GPIO端口接入某一智能卡的复位引脚时，启动该智能卡。同理，可知当智能卡管理芯片的复位输出引脚RST的输出电平为低电平时的处理方式。
在本实施例中，智能卡管理芯片为TDA8024。
进一步的，请同时参见图2和图3。图2是本申请的实施例二提供的多智能卡启动管理系统的结构示意图，包括：微处理器、智能卡管理芯片和多个智能卡。
微处理器包括N个GPIO端口，微处理器的第一个GPIO端口连接智能卡管理芯片的主机数据引脚I/OUC，微处理器的第二个GPIO端口连接智能卡管理芯片的时钟输入引脚XTAL1，微处理器的第三个GPIO端口连接智能卡管理芯片的复位输入引脚RSTIN，微处理器的第四个GPIO端口连接智能卡管理芯片的命令输入引脚CMD，微处理器的第五个GPIO端口连接智能卡管理芯片的复位输出引脚RST。
智能卡管理芯片的时钟输出引脚与多个智能卡的时钟引脚CLK连接，智能卡管理芯片的数据引脚与多个智能卡的数据引脚I/O连接。
微处理器中未与智能卡管理芯片连接的i个GPIO端口与多个智能卡的复位输入引脚RSTn一一对应连接。其中，i≤N-5，n＝1,2,3,4…n，一个智能卡带有一个复位输入引脚RSTn。
第一个GPIO端口、第二个GPIO端口初始化为智能卡模式，第三个GPIO端口、第四个GPIO端口初始化为输出模式，第五个GPIO端口初始化为外部中断输入模式，i个GPIO端口初始化为输出模式。
在本实施例中，将微处理器中与智能卡管理芯片连接的第一个GPIO端口和第二个GPIO端口初始化为智能卡模式，将微处理器中与智能卡管理芯片连接的第三个GPIO端口和第四个GPIO端口初始化为输出模式，将微处理器与智能卡管理芯片复位输出引脚连接的GPIO端口初始化为外部中断输入模式，同时将微处理器用于连接智能卡复位输入引脚的所有GPIO端口初始化为输出模式，从而只需微处理器中未与智能卡管理芯片连接的一个GPIO端口连接智能卡的复位输入引脚，即可对智能卡进行启动管理，每增加一个智能卡，只需多占用微处理器一个GPIO端口，进而实现用较少的接口资源实现多智能卡的启动管理。
在本实施例中，与多个智能卡的复位输入引脚RSTn连接的微处理器的GPIO端口初始化为输出状态。
在本实施例中，与智能卡管理芯片的复位输出引脚RST连接的微处理器的GPIO端口初始化为外部中断输入模式。微处理器用于在中断服务程序中，根据i个GPIO端口中被选中的GPIO端口，输出对应的电平信号至与被选中的GPIO端口连接的智能卡的复位输入引脚RSTn，以使智能卡进入通讯状态。其中，输出的电平信号与智能卡管理芯片的复位输出引脚RST的电平状态相同。
在本实施例中，微处理器存储有i个GPIO端口中各GPIO端口的编号，微处理器用于根据被选中的编号，确定被选中的GPIO端口。
在本实施例中，微处理器存储有各智能卡的编号，每个智能卡的编号与每个与其连接的GPIO端口的编号一一对应，
在本实施例中，微处理器根据用户在应用层程序中选择所要操作的智能卡的编号，确定对应的GPIO端口编号，使得在中断服务程序中，根据智能卡管理芯片的复位输出引脚RST的输出电平状态，确认该被选中的GPIO端口所要输出的电平信号，从而将该电平信号通过该GPIO端口发送至与其连接的智能卡的复位引脚RSTn，以使该智能卡启动，进行正常通讯。
例如，当智能卡管理芯片的复位输出引脚RST的输出电平为高电平时，则微处理器通过与被选中的智能卡对应的GPIO端口发送高电平，使与该GPIO端口连接的智能卡通过复位引脚RSTn接收到高电平，从而启动进行正常通讯，而与其他GPIO端口连接的智能卡此时则处于复位状态。同理，可知当智能卡管理芯片的复位输出引脚RST的输出电平为低电平时的处理方式。其中具体流程可如图3所示。通过这种方式，实现多智能卡的切换管理。
以上所述是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。

Claims (10)

1.一种多智能卡启动管理装置，其特征在于，包括微处理器和智能卡管理芯片；
所述微处理器包括N个GPIO端口，所述微处理器的第一个GPIO端口连接所述智能卡管理芯片的主机数据引脚，所述微处理器的第二个GPIO端口连接所述智能卡管理芯片的时钟输入引脚，所述微处理器的第三个GPIO端口连接所述智能卡管理芯片的复位输入引脚，所述微处理器的第四个GPIO端口连接所述智能卡管理芯片的命令输入引脚，所述微处理器的第五个GPIO端口连接所述智能卡管理芯片的复位输出引脚；
所述智能卡管理芯片的时钟输出引脚被配置为连接各智能卡的时钟引脚，所述智能卡管理芯片的数据引脚被配置为连接所述各智能卡的数据引脚；
所述微处理器中未与所述智能卡管理芯片连接的i个GPIO端口被配置为与所述各智能卡的复位输入引脚一一对应连接；其中，i≤N-5；
所述第一个GPIO端口、所述第二个GPIO端口初始化为智能卡模式，所述第三个GPIO端口、所述第四个GPIO端口初始化为输出模式，所述第五个GPIO端口初始化为外部中断输入模式，所述i个GPIO端口初始化为输出模式。
2.根据权利要求1所述的多智能卡启动管理装置，其特征在于，所述微处理器用于在中断服务程序中，根据所述i个GPIO端口中被选中的GPIO端口，输出对应的电平信号至与被选中的GPIO端口连接的所述智能卡的复位输入引脚，以使所述智能卡进入通讯状态。
3.根据权利要求2所述的多智能卡启动管理装置，其特征在于，输出的电平信号与所述智能卡管理芯片的复位输出引脚的电平状态相同。
4.根据权利要求2所述的多智能卡启动管理装置，其特征在于，所述微处理器存储有所述i个GPIO端口中各GPIO端口的编号，所述微处理器用于根据被选中的所述编号，确定被选中的GPIO端口。
5.根据权利要求1所述的多智能卡启动管理装置，其特征在于，所述智能卡管理芯片为TDA8024。
6.一种多智能卡启动管理系统，其特征在于，包括：微处理器、智能卡管理芯片和多个智能卡；
所述微处理器包括N个GPIO端口，所述微处理器的第一个GPIO端口连接所述智能卡管理芯片的主机数据引脚，所述微处理器的第二个GPIO端口连接所述智能卡管理芯片的时钟输入引脚，所述微处理器的第三个GPIO端口连接所述智能卡管理芯片的复位输入引脚，所述微处理器的第四个GPIO端口连接所述智能卡管理芯片的命令输入引脚，所述微处理器的第五个GPIO端口连接所述智能卡管理芯片的复位输出引脚；
所述智能卡管理芯片的时钟输出引脚与所述多个智能卡的时钟引脚连接，所述智能卡管理芯片的数据引脚与所述多个智能卡的数据引脚连接；
所述微处理器中未与所述智能卡管理芯片连接的i个GPIO端口与所述多个智能卡的复位输入引脚一一对应连接；其中，i≤N-5；
所述第一个GPIO端口、所述第二个GPIO端口初始化为智能卡模式，所述第三个GPIO端口、所述第四个GPIO端口初始化为输出模式，所述第五个GPIO端口初始化为外部中断输入模式，所述i个GPIO端口初始化为输出模式。
7.根据权利要求6所述的多智能卡启动管理系统，其特征在于，所述微处理器用于在中断服务程序中，根据所述i个GPIO端口中被选中的GPIO端口，输出对应的电平信号至与被选中的GPIO端口连接的所述智能卡的复位输入引脚，以使所述智能卡进入通讯状态。
8.根据权利要求7所述的多智能卡启动管理系统，其特征在于，输出的电平信号与所述智能卡管理芯片的复位输出引脚的电平状态相同。
9.根据权利要求7所述的多智能卡启动管理装置，其特征在于，所述微处理器存储有所述i个GPIO端口中各GPIO端口的编号，所述微处理器用于根据被选中的所述编号，确定被选中的GPIO端口。
10.根据权利要求6所述的多智能卡启动管理装置，其特征在于，所述与多个智能卡的复位输入引脚连接的微处理器GPIO端口初始化为输出状态。
CN202010008251.XA 2020-01-03 2020-01-03 多智能卡启动管理装置及系统 Active CN111221583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010008251.XA CN111221583B (zh) 2020-01-03 2020-01-03 多智能卡启动管理装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010008251.XA CN111221583B (zh) 2020-01-03 2020-01-03 多智能卡启动管理装置及系统

Publications (2)

Publication Number Publication Date
CN111221583A true CN111221583A (zh) 2020-06-02
CN111221583B CN111221583B (zh) 2022-02-25

Family

ID=70828109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010008251.XA Active CN111221583B (zh) 2020-01-03 2020-01-03 多智能卡启动管理装置及系统

Country Status (1)

Country Link
CN (1) CN111221583B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562295A1 (en) * 1992-03-04 1993-09-29 THOMSON multimedia Method and apparatus for controlling several smart cards
EP0570729A2 (en) * 1992-05-22 1993-11-24 International Business Machines Corporation Apap I/O programmable router
US20080034423A1 (en) * 2004-06-23 2008-02-07 Gemplus Method Of Managing A Multi-Application Smart Card
CN101303885A (zh) * 2008-07-01 2008-11-12 普天信息技术研究院有限公司 多芯片封装存储模块
US20090166423A1 (en) * 2007-12-31 2009-07-02 Motorola, Inc. Dual Mode Smart Card and Smart Card Controller
US20150341778A1 (en) * 2014-05-21 2015-11-26 Qualcomm Incorporated Systems and methods for multiple network access by mobile computing devices
WO2019184444A1 (zh) * 2018-03-30 2019-10-03 无锡睿勤科技有限公司 一种主从配置沟通协议、提高兼容性的方法以及电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562295A1 (en) * 1992-03-04 1993-09-29 THOMSON multimedia Method and apparatus for controlling several smart cards
EP0570729A2 (en) * 1992-05-22 1993-11-24 International Business Machines Corporation Apap I/O programmable router
US20080034423A1 (en) * 2004-06-23 2008-02-07 Gemplus Method Of Managing A Multi-Application Smart Card
US20090166423A1 (en) * 2007-12-31 2009-07-02 Motorola, Inc. Dual Mode Smart Card and Smart Card Controller
CN101303885A (zh) * 2008-07-01 2008-11-12 普天信息技术研究院有限公司 多芯片封装存储模块
US20150341778A1 (en) * 2014-05-21 2015-11-26 Qualcomm Incorporated Systems and methods for multiple network access by mobile computing devices
WO2019184444A1 (zh) * 2018-03-30 2019-10-03 无锡睿勤科技有限公司 一种主从配置沟通协议、提高兼容性的方法以及电子设备

Also Published As

Publication number Publication date
CN111221583B (zh) 2022-02-25

Similar Documents

Publication Publication Date Title
JP4553279B2 (ja) データ転送システム、データ転送端末、コントローラ、およびインターフェイス方法
US8438376B1 (en) Method and system for providing a modular server on USB flash storage
US6978335B2 (en) Smart card virtual hub
US5819112A (en) Apparatus for controlling an I/O port by queuing requests and in response to a predefined condition, enabling the I/O port to receive the interrupt requests
US7890690B2 (en) System and method for dual-ported flash memory
US20030093609A1 (en) Method of communication between a smart card and a host station
US6925510B2 (en) Peripheral or memory device having a combined ISA bus and LPC bus
JPH05265919A (ja) 除去可能なコンピュータ装置資源の装置ドライバをダイナミックに構成する方法および装置
US8850086B2 (en) SD switch box in a cellular handset
US7467290B2 (en) Method and system for providing a modular server on USB flash storage
EP1530757B1 (en) Usb device
CN114185607B (zh) Arm服务器中pci设备的启动控制方法、装置及设备
CN111948971A (zh) 一种智能卡管理装置及其数据转接方法
CN115686872A (zh) 基于bmc的内存资源处理设备、方法、装置及介质
CN111221583B (zh) 多智能卡启动管理装置及系统
CN108108314B (zh) 交换器系统
CN110795369B (zh) 基于gpio管脚实现mdio从机功能的方法及终端
EP3779635A1 (en) Interactive smart tablet and data processing method and device thereof
KR100764743B1 (ko) 리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법
CN100437489C (zh) 节省系统资源的方法
CN102736908A (zh) 远程设置cmos参数的系统、装置及方法
CN115543246A (zh) 一种bmc和服务器
US8060676B2 (en) Method of hot switching data transfer rate on bus
CN109144578B (zh) 一种基于龙芯计算机的显卡资源配置方法及装置
CN100385428C (zh) Ic卡控制器以及ic卡控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant