CN111210862A - 存储器控制器及操作该存储器控制器的方法 - Google Patents

Abstract

本发明涉及一种操作速度提高的存储器控制器，该存储器控制器控制包括多个存储块的存储器装置。该存储器控制器包括：剩余计数确定器，被配置成基于从存储器装置接收的编程/擦除计数来确定剩余计数，该剩余计数为待在存储器装置中另外地执行的编程操作和擦除操作的数量；保留时段计算器，被配置成基于存储器装置的断电时间和通电时间来确定保留时段；以及读取电压确定器，被配置成基于默认读取电压表和根据剩余计数确定的系数来生成改变的读取电压表，并根据保留时段来确定改变的读取电压表中包括的读取电压之中、在存储器装置中使用的读取电压。

Description

存储器控制器及操作该存储器控制器的方法

相关申请的交叉引用

本申请要求于2018年11月22日提交的申请号为10-2018-0145781的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用整体并入本文。

技术领域

本公开总体涉及一种电子装置，并且更特别地，涉及一种存储器控制器及操作该存储器控制器的方法。

背景技术

存储装置在诸如计算机、智能电话或智能板的主机的控制下存储数据。存储装置包括用于在磁盘上存储数据的、诸如硬盘驱动器(HDD)的装置或用于在半导体存储器即非易失性存储器上存储数据的、诸如固态驱动器(SSD)或存储卡的装置。

存储装置可以包括用于存储数据的存储器装置和用于控制存储器装置的存储器控制器。存储器装置分为易失性存储器装置或非易失性存储器装置。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。

发明内容

实施例提供一种操作速度提高的存储器控制器及操作该存储器控制器的方法。

根据本公开的一方面，提供一种存储器控制器，包括：剩余计数确定器，被配置成基于从存储器装置接收的编程/擦除计数来确定剩余计数，该剩余计数为待在存储器装置中另外地执行的编程操作和擦除操作的数量；保留时段计算器，被配置成基于存储器装置的断电时间和通电时间来确定保留时段；以及读取电压确定器，被配置成基于默认读取电压表和根据剩余计数确定的系数来生成改变的读取电压表，并根据保留时段来确定改变的读取电压表中包括的读取电压之中、在存储器装置中使用的读取电压。

根据本公开的另一方面，提供一种操作存储器控制器的方法，该存储器控制器控制包括多个存储块的存储器装置，该方法包括：基于从存储器装置接收的编程/擦除计数来确定剩余计数，该剩余计数为待在存储器装置中另外地执行的编程操作和擦除操作的数量；基于存储器装置的断电时间和通电时间来确定保留时段；基于默认读取电压表和根据剩余计数确定的系数来生成改变的读取电压表；以及根据保留时段来确定改变的读取电压表中包括的读取电压之中、在存储器装置中使用的读取电压。

根据本公开的另一方面，提供一种操作存储器控制器的方法，该存储器控制器控制包括多个存储块的存储器装置，该方法包括：基于存储器装置的最近断电时间和最近通电时间来生成保留时段信息；基于存储器装置的编程/擦除计数来生成剩余计数信息；基于保留时段信息和剩余计数信息来调整默认读取电压；以及控制存储器装置利用调整的读取电压执行读取操作。

附图说明

现在将参照附图更充分地描述各个实施例；然而，本发明的方面和特征可以以不同的形式、配置或布置来实施。因此，本发明不限于本文阐述的实施例。而是，提供这些实施例使得本公开是彻底且完整的，并且向本领域技术人员充分传达实施例的范围。而且，在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任意这种短语的不同参考不一定针对相同的实施例。

在附图中，为了清楚说明，可夸大尺寸。将理解的是，当元件被称为在两个元件“之间”时，该元件可以是这两个元件之间仅有的元件，或者也可以存在一个或多个中间元件。相同的附图标记始终表示相同的元件。

图1是示出根据本公开的实施例的存储装置的框图。

图2是示出诸如图1所示的存储器控制器的配置和用于确定诸如图1所示的存储器装置中使用的读取电压的方法的示图。

图3是示出编程/擦除计数的平均值与存储器装置的剩余寿命之间的关系的示图。

图4A至图4B是示出根据编程/擦除计数和保留时段而变化的存储器单元的阈值电压的示图。

图5A至图5C是示出默认读取电压表和新生成的改变的读取电压表的框图。

图6是示出诸如图1所示的存储器装置的结构的框图。

图7是示出诸如图6所示的存储器单元阵列的实施例的示图。

图8是示出诸如图7所示的存储块之中的示例性存储块的电路图。

图9是示出诸如图7所示的存储块之中的存储块的另一实施例的电路图。

图10是示出根据本公开的实施例的存储器控制器的操作的流程图。

图11是示出根据本公开的实施例的存储器控制器的操作的流程图。

图12是示出根据本公开的实施例的存储器控制器的操作的流程图。

图13是示出根据本公开的实施例的存储器控制器的操作的流程图。

图14是示出图1所示的存储器控制器的另一实施例的示图。

图15是示出应用根据本公开的实施例的存储装置的存储卡系统的框图。

图16是示出应用根据本公开的实施例的存储装置的固态驱动器(SSD)系统的框图。

图17是示出应用根据本公开的实施例的存储装置的用户系统的框图。

具体实施方式

本文的具体结构和功能描述是为了描述根据本发明的构思的实施例。实施例可以以各种形式实施，因此本发明不限于本文阐述的实施例。

可以以各种方式修改本公开的实施例。虽然本文详细描述并示出了实施例，但是本发明不限于具体细节。而是，本发明包括不脱离本公开的精神和技术范围的所有改变、等同方案或替代方案。

虽然诸如“第一”和“第二”的术语可以用于识别各个组件，但是这些组件不受上述术语限制。上述术语仅用于将一个组件与另一组件区分开，否则一个组件与另一组件具有相同或相似的名称。例如，在不脱离本发明的权利范围的情况下，在一个实例中的第一组件可以在另一实例中被称为第二组件，反之亦然。

将理解的是，当元件被称为“连接”或“联接”到另一元件时，该元件可以直接连接或联接到另一元件，或者也可以存在一个或多个中间元件。描述组件之间的关系的诸如“在……之间”、“直接在……之间”或“与……相邻”和“直接与……相邻”的其他表达可以类似地解释。除非上下文另有说明，否则无论是直接连接/联接还是间接连接/联接，两个元件之间的通信可以是有线的或无线的。

本申请中的术语用于描述特定实施例，而不限制本发明。除非上下文另有清楚地说明，否则本公开中的单数形式也旨在包括复数形式。将进一步理解的是，诸如“包括”或“具有”的开放式术语旨在表示所陈述的特征、数字、操作、动作、组件、部件或其组合的存在，而并不旨在排除可以存在或可以添加一个或多个其他特征、数字、操作、动作、组件、部件或其组合的可能性。

只要未被不同地定义，本文使用的包括技术术语或科学术语的所有术语具有本公开所属领域的技术人员通常理解的含义。普通字典定义的术语应被理解成其具有与相关技术语境一致的含义。只要本申请中没有明确定义，则不应以理想的或过于正式的方式理解术语。

在描述实施例时，省略对本公开所属领域公知的并且不直接与本公开相关的技术的描述。这样做是为了避免不必要地模糊本发明。

下面将参照附图详细描述本公开的各个实施例，以便本领域技术人员能够容易地实施或实践本发明。

图1是示出存储装置的框图。

参照图1，存储装置50可以包括存储器装置100和存储器控制器200。

存储装置50可以在诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统的主机300的控制下存储数据。

存储装置50可以根据主机接口被配置为各种类型的存储装置中的任意一种，该主机接口为与主机300的通信方案。例如，存储装置50可以利用诸如以下的各种类型的存储装置中的任意一种来实施：固态驱动器(SSD)，多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、缩小尺寸的多媒体卡(RS-MMC)和微型多媒体卡(微型-MMC)型的多媒体卡(MMC)，安全数字(SD)、迷你安全数字(迷你-SD)和微型安全数字(微型-SD)型的安全数字(SD)卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型的存储装置，外围组件互连(PCI)卡型的存储装置，PCI高速(PCI-e或PCIe)卡型的存储装置，紧凑型闪存(CF)卡，智能媒体卡和记忆棒。

存储装置50可以被制造为诸如以下的各种封装类型中的任意一种：层叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。

存储器控制器200可以控制存储装置50的全部操作。

当电力被施加到存储装置50时，存储器控制器200可以执行固件(FW)。当存储器装置100是闪速存储器装置时，存储器控制器200可以执行诸如闪存转换层(FTL)的FW，以控制主机300与存储器装置100之间的通信。

存储器控制器200可以包括剩余计数确定器210。剩余计数确定器210可以从存储器装置100接收编程/擦除计数EW_COUNT。可以通过对在存储器装置100中执行的编程操作和擦除操作的数量进行计数来获得编程/擦除计数EW_COUNT。剩余计数确定器210可以基于编程/擦除计数EW_COUNT确定剩余计数。剩余计数可以是在存储器装置100的剩余寿命期间可以在存储器装置100中另外地执行的编程操作和擦除操作的数量。因此，剩余计数可以表示存储器装置100的剩余寿命。

剩余计数确定器210可以生成包括剩余计数和与剩余计数对应的系数的剩余计数信息RC_INF。剩余计数确定器210可以将剩余计数信息RC_INF输出到读取电压确定器230。可以基于编程/擦除计数EW_COUNT来确定剩余计数。

存储器控制器200可以包括保留时段计算器220。保留时段计算器220可以基于存储器装置100的断电时间PO_TIME和通电时间来确定保留时段。可以从存储器装置100接收存储器装置100的断电时间PO_TIME。存储器装置100的断电时间PO_TIME可以是施加到存储器装置100的电力被关断或以其他方式中断的时间。存储器装置100的通电时间可以是电力随后被施加到存储器装置100的时间。

因此，保留时间计算器220可以将从施加到存储器装置100的电力被关断或以其他方式中断的时间到电力随后被施加到存储器装置100的时间的时段计算为保留时段。

存储器控制器200可以包括读取电压确定器230。读取电压确定器230可以确定存储器装置100中使用的读取电压。可以基于编程/擦除计数EW_COUNT和保留时段来确定存储器装置100中使用的读取电压。

具体地，读取电压确定器230可以基于默认读取电压表和根据剩余计数确定的系数来生成改变的读取电压表。改变的读取电压表可以从默认读取电压表改变而来。读取电压确定器230可以确定改变的读取电压表中包括的读取电压之中、与由保留时间计算器220确定的保留时段对应的读取电压。读取电压确定器230可以生成读取电压信息RV_INF，该读取电压信息RV_INF包括确定的读取电压。读取电压确定器230可以将读取电压信息RV_INF输出到存储器装置100。存储器装置100可以基于读取电压信息RV_INF来改变存储器装置100中使用的读取电压。

存储器控制器200可以包括电压表240。电压表240可以包括默认读取电压表和改变的读取电压表。默认读取电压表可以包括根据保留时段的读取电压，保留时段可以是断电时间与各自的随后通电时间之间的时段。具体地，默认读取电压表中包括的读取电压可以对应于各保留时段。电压表240可以通过使用存储器来实施。

存储器装置100可以存储数据。存储器装置100在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列，该存储器单元阵列包括用于存储数据的多个存储器单元。存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页面。在实施例中，页面可以是用于将数据存储在存储器装置100中或读取存储在存储器装置100中的数据的单元。存储块可以是用于擦除数据的单元。在实施例中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功耗DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，假设并描述存储器装置100是NAND闪速存储器的情况。

在实施例中，存储器装置100可以以三维阵列结构来实施。本公开不仅可以应用于电荷存储层配置有浮栅(FG)的闪速存储器装置，而且还可以应用于电荷存储层配置有绝缘层的电荷撷取闪存(CTF)。

在实施例中，存储器装置100中包括的每个存储器单元可以被配置为用于存储一个数据位的单层单元(SLC)、用于存储两个数据位的多层单元(MLC)、用于存储三个数据位的三层单元(TLC)或用于存储四个数据位的四层单元(QLC)。

存储器装置100被配置成从存储器控制器200接收命令和地址，并访问存储器单元阵列中、通过地址选择的区域。也就是说，存储器装置100可以对通过地址选择的区域执行与命令对应的操作。例如，存储器装置100可以执行写入(编程)操作、读取操作和擦除操作。在编程操作中，存储器装置100可以将数据编程在通过地址选择的区域中。在读取操作中，存储器装置100可以从通过地址选择的区域读取数据。在擦除操作中，存储器装置100可以擦除存储在通过地址选择的区域中的数据。

存储器装置100可以在存储器控制器200的控制下利用设置的操作电压执行编程操作或擦除操作。

存储器装置100可以包括断电时间储存器130。断电时间储存器130可以存储存储器装置100的断电时间PO_TIME。断电时间PO_TIME可以是计算保留时段的开始时间。

当电力被施加到存储器装置100时，断电时间储存器130可以将存储的断电时间PO_TIME输出到保留时段计算器220。保留时段计算器220可以基于接收的断电时间PO_TIME来计算保留时段。可选地，除了当电力被施加到存储器装置100时，断电时间储存器130可以将存储的断电时间PO_TIME输出到保留时段计算器220之外，断电时间储存器130可以响应于来自存储器控制器200的请求，将存储的断电时间PO_TIME输出到保留时段计算器220。

存储器装置100可以包括计数储存器150，计数储存器150可以存储编程/擦除计数EW_COUNT。每当在存储器装置100中执行编程操作或擦除操作时，计数储存器150可以增加编程/擦除计数并存储当前编程/擦除计数EW_COUNT，当前编程/擦除计数EW_COUNT是自计数被初始化以来在存储器装置100中执行的所有编程操作和擦除操作的数量累积。计数储存器150可以响应于来自存储器控制器200的请求，将当前编程/擦除计数EW_COUNT输出到剩余计数确定器210。

计数储存器150可以针对每个存储块存储编程/擦除计数EW_COUNT。计数储存器150可以响应于来自存储器控制器200的请求，将针对每个存储块存储的编程/擦除计数EW_COUNT输出到剩余计数确定器210。剩余计数确定器210可以基于从计数储存器150接收的编程/擦除计数EW_COUNT来确定剩余计数。可以基于在一时间段内从计数储存器150接收的多个编程/擦除计数EW_COUNT的平均值、中值、最大值或最小值来确定剩余计数。

在实施例中，存储器控制器200可以从主机300接收数据和逻辑地址(LA)，并将LA转换为物理地址(PA)，该物理地址(PA)表示存储器装置100中包括的、将存储数据的存储器单元的地址。而且，存储器控制器200可以将建立LA与PA之间的映射关系的映射信息存储在缓冲存储器中。

存储器控制器200可以响应于来自主机300的请求，控制存储器装置100执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以将编程命令、PA和数据提供给存储器装置100。在读取操作中，存储器控制器200可以将读取命令和PA提供给存储器装置100。在擦除操作中，存储器控制器200可以将擦除命令和PA提供给存储器装置100。

在实施例中，存储器控制器200可以在没有来自主机300的任意请求的情况下自主地生成编程命令、地址和数据，并将编程命令、地址和数据传送到存储器装置100。例如，存储器控制器200可以将命令、地址和数据提供给存储器装置100以执行诸如用于损耗均衡的编程操作和用于垃圾收集的编程操作的后台操作。

在实施例中，存储器控制器200可以控制至少两个存储器装置100。存储器控制器200可以根据交错方案来控制存储器装置以改善操作性能。

主机300可以使用诸如以下的各种通信协议中的至少一种与存储装置50通信：通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI高速(PCIe)、非易失性存储器高速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)。

图2是示出图1所示的存储器控制器的配置和用于确定图1所示的存储器装置中使用的读取电压的方法的示图。

参照图2，存储器控制器200可以包括剩余计数确定器210、保留时段计算器220、读取电压确定器230和电压表240。

剩余计数确定器210可以从存储器装置100接收编程/擦除计数EW_COUNT。编程/擦除计数EW_COUNT可以是针对每个存储块的编程操作和擦除操作的数量，该数量可以通过计数操作获得。也就是说，编程/擦除计数EW_COUNT表示多个计数，每个存储块对应一个计数。可选地，编程/擦除计数EW_COUNT包括针对各存储块的多个单独计数。因此，剩余计数确定器210可以从存储器装置100接收针对每个存储块的编程/擦除计数EW_COUNT。在实施例中，剩余计数确定器210可以从计数储存器150接收编程/擦除计数EW_COUNT。

当电力被施加到存储器装置100时，剩余计数确定器210可以从存储器装置100接收编程/擦除计数EW_COUNT。

剩余计数确定器210可以基于编程/擦除计数EW_COUNT确定剩余计数。剩余计数可以是在存储器装置100的剩余寿命期间待在存储器装置100中另外地执行的编程操作和擦除操作的数量。因此，剩余计数可以表示存储器装置100的剩余寿命。

在实施例中，可以基于在特定时间段内从存储器装置100接收的多个编程/擦除计数EW_COUNT的平均值或中值来确定剩余计数。可选地，可以基于从存储器装置100接收的编程/擦除计数EW_COUNT之中的最大值或最小值来确定剩余计数。

具体地，可以根据待在存储器装置100中执行的编程操作和擦除操作的数量来确定存储器装置100的寿命。因此，可以根据从开始到结束可以在存储器装置100中执行的编程操作和擦除操作的总数量来确定存储器装置100的总寿命。另外，可以根据将来可以在存储器装置100中执行的编程操作和擦除操作的数量来确定存储器装置100的剩余寿命。

在实施例中，剩余计数确定器210可以生成并输出剩余计数信息RC_INF，该剩余计数信息RC_INF包括关于剩余计数和根据剩余计数确定的系数的信息。具体地，剩余计数可以表示可以在存储器装置100中另外地执行的编程操作或擦除操作的数量。也就是说，剩余计数可以表示存储器装置100的剩余寿命。当编程/擦除计数EW_COUNT增加时，剩余计数和与剩余计数对应的系数可以减小。

剩余计数确定器210可以将剩余计数信息RC_INF输出到读取电压确定器230。读取电压确定器230可以基于剩余计数信息RC_INF生成读取电压表。

保留时段计算器220可以基于存储器装置100的断电时间PO_TIME和通电时间来确定保留时段。断电时间PO_TIME可以是施加到存储器装置100的电力被关断的时间。断电时间PO_TIME可以是计算保留时段的开始时间。当电力被施加到存储器装置100时，保留时段计算器220可以从断电时间储存器130接收断电时间PO_TIME。可选地，保留时段计算器220可以响应于来自存储器控制器200的请求从断电时间储存器130接收断电时间PO_TIME。保留时段计算器220可以基于从断电时间储存器130接收的断电时间PO_TIME来计算保留时段。

保留时段计算器220可以基于在主机300或存储器控制器200中感测到的通电状态来确定通电时间。存储器装置100的通电时间可以是电力开始被施加到存储器装置100的时间。通电时间可以是保留时段的结束时间。

保留时段计算器220可以将从施加到存储器装置100的电力被关断或以其他方式中断的时间到电力随后被施加到存储器装置100的时间的时段计算为保留时段。保留时段计算器220可以生成包括关于保留时段的信息的保留时段信息RT_INF。保留时段计算器220可以将保留时段信息RT_INF输出到读取电压确定器230。

读取电压确定器230可以确定存储器装置100中使用的读取电压。可以根据编程/擦除计数EW_COUNT和保留时段来确定存储器装置100中使用的读取电压。

在实施例中，读取电压确定器230可以从剩余计数确定器210接收剩余计数信息RC_INF。

在实施例中，读取电压确定器230可以从保留时段计算器220接收保留时段信息RT_INF。

读取电压确定器230可以接收电压表240中包括的表的表信息TAB_INF。表信息TAB_INF可以包括关于由存储器装置100的多个剩余寿命中的一个剩余寿命确定的默认读取电压表和存储器装置100的多个剩余寿命中的该一个剩余寿命的信息。默认读取电压表可以包括分别与保留时段对应的读取电压。

在实施例中，读取电压确定器230可以基于来自表信息TAB_INF的默认读取电压表和来自剩余计数信息RC_INF的系数来生成改变的读取电压表。

改变的读取电压表中包括的电压可以通过将默认读取电压表中包括的读取电压乘以剩余计数信息RC_INF中的系数来获得。也就是说，读取电压确定器230可以基于存储器装置100的剩余寿命和与剩余计数对应的系数来生成改变的读取电压表，其中存储器装置100的剩余寿命确定默认读取电压表。

读取电压确定器230可以确定改变的读取电压表中包括的读取电压之中、与保留时段信息RT_INF中包括的保留时段对应的读取电压。读取电压确定器230可以生成读取电压信息RV_INF，该读取电压信息RV_INF包括确定的读取电压。读取电压确定器230可以将读取电压信息RV_INF输出到存储器装置100。

存储器控制器200可以包括电压表240。电压表240可以包括默认读取电压表。默认读取电压表可以包括分别与保留时段对应的读取电压。随着保留时段变长，默认读取电压表中包括的电压可以减小。在实施例中，可以基于默认编程/擦除计数EW_COUNT来生成默认读取电压表。当存储器装置100的剩余寿命是寿命开始(SOL)时，可以使用默认读取电压表。

电压表240可以生成表信息TAB_INF，并将表信息TAB_INF输出到读取电压确定器230。表信息TAB_INF可以包括关于默认读取电压表和存储器装置100的剩余寿命的信息，存储器装置100的剩余寿命确定默认读取电压表。存储器装置100的剩余寿命可以是寿命结束(EOL)、NORMAL和寿命开始(SOL)中的任意一个。读取电压确定器230可以基于来自表信息TAB_INF的默认读取电压表生成改变的读取电压表。在实施例中，可以通过将寿命开始(SOL)的默认读取电压表的读取电压乘以来自剩余计数信息RC_INF的系数来生成改变的读取电压表。

图3是示出编程/擦除计数EW_COUNT的平均值与存储器装置100的剩余寿命之间的关系的示图。

参照图3，图3所示的第一列表示编程/擦除计数EW_COUNT的平均值。图3所示的第二列表示存储器装置100的剩余寿命。在图3中，q1和q2是大于1的自然数。另外，q2大于q1。例如，q1是编程/擦除计数EW_COUNT的值，该值可以是“1000”。q2也是编程/擦除计数EW_COUNT的值，该值可以是大于q1的“10000”。

第一列表示的编程/擦除计数EW_COUNT的平均值可以是通过对在存储器装置100中的各存储块中执行的编程操作和擦除操作的数量进行计数而获得的值的平均值。在另一实施例中，编程/擦除计数EW_COUNT可以是通过对在存储器装置100中的各存储块中执行的编程操作和擦除操作的数量进行计数而获得的值的中值或者所计数的值之中的最大值或最小值。

可以基于编程/擦除计数EW_COUNT确定剩余计数。剩余计数可以是待在存储器装置100中另外地执行的编程操作和擦除操作的数量。待在存储器装置100中另外地执行的编程操作和擦除操作的数量可以表示存储器装置100的剩余寿命。

可以基于第一列表示的编程/擦除计数EW_COUNT的平均值来确定第二列表示的存储器装置100的剩余寿命。

在实施例中，编程/擦除计数EW_COUNT的平均值可能不大于q1。当编程/擦除计数EW_COUNT的平均值不大于q1时，存储器装置100可以另外地执行编程操作和擦除操作，其中编程操作和擦除操作的数量对应于根据编程/擦除计数EW_COUNT确定的剩余计数。待在存储器装置100中另外地执行的编程操作和擦除操作的数量可以通过从待在存储器装置100中执行的编程操作和擦除操作的总数量中减去编程/擦除计数EW_COUNT的平均值来获得。

因此，当编程/擦除计数EW_COUNT的平均值不大于q1时，存储器装置100可以另外地执行大数量的编程操作和擦除操作。因此，当编程/擦除计数EW_COUNT的平均值不大于q1时，存储器装置100的剩余寿命可以被确定为寿命开始(SOL)。当存储器装置100的剩余寿命是SOL时，可以在存储器装置100中执行相对大数量的编程操作和擦除操作。

在实施例中，编程/擦除计数EW_COUNT的平均值可能不小于q2。当编程/擦除计数EW_COUNT的平均值不小于q2时，存储器装置100可以另外地执行编程操作和擦除操作。存储器装置100可以另外地执行根据编程/擦除计数EW_COUNT确定的剩余计数的编程操作和擦除操作。待在存储器装置100中另外地执行的编程操作和擦除操作的数量可以是通过从待在存储器装置100中执行的编程操作和擦除操作的总数量中减去编程/擦除计数EW_COUNT的平均值而获得的值。

具体地，当编程/擦除计数EW_COUNT的平均值不小于q2时，剩余计数可以小于当编程/擦除计数EW_COUNT的平均值不大于q1时的剩余计数。因此，当编程/擦除计数EW_COUNT的平均值不小于q2时，剩余计数较小，因此可以确定存储器装置100的剩余寿命短于当编程/擦除计数EW_COUNT的平均值不大于q1时的剩余寿命。也就是说，当编程/擦除计数EW_COUNT的平均值不小于q2时，待在存储器装置100中另外地执行的编程操作和擦除操作的数量可以小于当编程/擦除计数EW_COUNT的平均值可能不大于q1时的数量。因此，当编程/擦除计数EW_COUNT的平均值不小于q2时，存储器装置100的剩余寿命可以被确定为寿命结束(EOL)。当存储器装置100的剩余寿命是EOL时，可以在存储器装置100中执行相对小数量的编程操作和擦除操作。

在实施例中，编程/擦除计数EW_COUNT的平均值可以大于q1并且小于q2。当编程/擦除计数的平均值EW_COUNT大于q1并且小于q2时，存储器装置100可以另外地执行编程操作和擦除操作。存储器装置100可以另外地执行根据编程/擦除计数EW_COUNT确定的剩余计数的编程操作和擦除操作。待在存储器装置100中另外地执行的编程操作和擦除操作的数量可以大于当编程/擦除计数的平均值EW_COUNT不小于q2时的数量，并且小于当编程/擦除计数EW_COUNT的平均值可能不大于q1时的数量。

具体地，当编程/擦除计数EW_COUNT的平均值大于q1且小于q2时，剩余计数可以大于当编程/擦除计数EW_COUNT的平均值不小于q2时的剩余计数，并且小于当编程/擦除计数EW_COUNT的平均值不大于q1时的剩余计数。因此，可以确定存储器装置100的剩余寿命短于当编程/擦除计数EW_COUNT的平均值不大于q1时的剩余寿命并且长于当编程/擦除计数EW_COUNT的平均值不小于q2时的剩余寿命。因此，当编程/擦除计数EW_COUNT的平均值大于q1并且小于q2时，存储器装置100的剩余寿命可以被确定为NORMAL。

图4A至图4B是示出存储器单元的、根据存储器装置100的编程/擦除计数EW_COUNT和保留时段而变化的阈值电压的示图。

参照图4A至图4B，横轴表示根据存储器单元的状态的阈值电压，纵轴表示存储器单元的数量。图4A示出根据保留时段的阈值电压分布的变化。图4B示出根据编程/擦除计数EW_COUNT的阈值电压分布的进一步变化。在图4A至图4B中，假设图4A所示的编程/擦除计数EW_COUNT小于图4B所示的编程/擦除计数EW_COUNT。

图4A至图4B表示存储器单元存储与两位对应的数据的情况。存储器单元可以被编程为具有与擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3中的任意一个对应的阈值电压。

擦除状态E可以对应于数据“11”，第一编程状态P1可以对应于数据“10”，第二编程状态P2可以对应于数据“00”，并且第三编程状态P3可以对应于数据“01”。然而，与各编程状态对应的数据仅仅是说明性的，并且可以进行各种修改。

参照图4A，存储器单元的阈值电压分布可以根据保留时段而变化，保留时段可以如先前所解释的那样来确定。另外，阈值电压分布的变化可以根据存储器单元的编程状态而变化。

当保留时段增加时，存储器单元的浮栅(FG)中撷取的电荷的移动可以增加。因此，当FG中撷取的电荷的移动增加时，存储器单元的阈值电压可以减小。因此，当保留时段增加时，存储器单元的阈值电压可以减小。

另外，存储器单元的阈值电压分布的变化可以根据存储器单元的编程状态而变化。也就是说，存储器单元的阈值电压分布的变化可以根据FG中撷取的电荷的数量而变化。当编程状态变得更高时，存储器单元的FG中撷取的电荷的数量增加。因此，高编程状态下的阈值电压分布的变化可以大于低编程状态下的阈值电压分布的变化。

存储器单元的FG中撷取的电荷的数量增加可以表示从FG释放的电荷的数量增加。因此，当存储器单元的编程状态变得更高时，阈值电压分布的变化可以变得更大。

在实施例中，阈值电压分布可以基于保留时段和编程状态而变化。具体地，当保留时段增加时，与第一编程状态P1对应的阈值电压分布可以变为与状态P1'对应的阈值电压分布，与第二编程状态P2对应的阈值电压分布可以变为与状态P2'对应的阈值电压分布，并且与第三编程状态P3对应的阈值电压分布可以变为与状态P3'对应的阈值电压分布。由于阈值电压从第一编程状态P1到第三编程状态P3变得更高，因此第三编程状态P3下的存储器单元的阈值电压分布的变化可以最大。也就是说，当编程状态变得更高时，阈值电压分布的变化可以变得更大。

参照图4B，阈值电压分布可以根据编程/擦除计数EW_COUNT而进一步变化。

与图4A类似，在图4B中，当保留时段增加时，与第一编程状态P1对应的阈值电压分布可以变为与状态P1”对应的阈值电压分布，与第二编程状态P2对应的阈值电压分布可以变为与状态P2”对应的阈值电压分布，并且与第三编程状态P3对应的阈值电压分布可以变为与状态P3”对应的阈值电压分布。阈值电压分布除了可以基于保留时段而变化之外，还可以基于编程/擦除计数EW_COUNT而变化。

具体地，可以通过对在存储器装置100中执行的编程操作和擦除操作的数量进行计数来获得编程/擦除计数EW_COUNT。可以基于编程/擦除计数EW_COUNT确定剩余计数。当编程/擦除计数EW_COUNT增加时，FG中撷取的电荷的移动可以增加。也就是说，当对存储器单元执行大数量的编程操作和擦除操作时，编程/擦除计数EW_COUNT可以增加。因此，当编程/擦除计数EW_COUNT增加时，FG中撷取的电荷的释放可以增加。当FG中撷取的电荷的释放增加时，存储器单元的阈值电压可以降低。因此，当编程/擦除计数EW_COUNT增加时，存储器单元的阈值电压分布的变化可以变得更大。

由于图4B的编程/擦除计数EW_COUNT大于图4A的编程/擦除计数EW_COUNT，所以尽管编程状态相同，但图4B中的阈值电压分布的变化可以相对大于图4A中的阈值电压分布的变化。具体地，在根据保留时段的与第一编程状态P1对应的阈值电压分布的变化中，从P1到P1”的变化可以大于从P1到P1'的变化。在根据保留时段的与第二编程状态P2对应的阈值电压分布的变化中，从P2到P2”的变化可以大于从P2到P2'的变化。在根据保留时段的与第三编程状态P3对应的阈值电压分布的变化中，从P3到P3”的变化可以大于从P3到P3'的变化。

因此，图4A示出了仅考虑保留时段的存储器单元的阈值电压分布的变化，而图4B示出了除了考虑保留时段之外还考虑编程/擦除计数EW_COUNT的存储器单元的阈值电压分布的变化。因此，当保留时段变得更长并且编程/擦除计数EW_COUNT变得更大时，阈值电压分布的变化可以变得更大。

图5A至图5C示出默认读取电压表和改变的读取电压表。

图5A示出默认读取电压表，图5B至图5C示出基于默认读取电压表和与剩余计数对应的系数而生成的改变的读取电压表。尽管图5A至图5C示出了关于保留时段t1至t3的表，但是其他保留时段可以包括在表中。假设图5C是当编程/擦除计数EW_COUNT大于图5B中的编程/擦除计数EW_COUNT时生成的改变的读取电压表。

图5A至图5C可以包括与相同保留时段对应的读取电压。与相同保留时段对应的读取电压可以具有恒定比率。

具体地，当保留时段是t1时，图5A至图5C的读取电压可以分别是Vrd1、k1*Vrd1和k2*Vrd1。系数k1和k2可以是小数，并且k1可以大于k2。当读取电压对应于相同保留时段时，读取电压中的两个读取电压之间的比率可以是k1、k2或k1/k2。当保留时段是t2时，图5A至图5C的读取电压可以分别是Vdr2、k1*Vdr2和k2*Vdr2。因此，当读取电压对应于相同保留时段时，读取电压中的两个读取电压之间的比率可以是k1、k2或k1/k2。当保留时段是t3时，图5A至图5C的读取电压可以分别是Vdr3、k1*Vdr3和k2*Vdr3。因此，当读取电压对应于相同保留时段时，读取电压中的两个读取电压之间的比率可以是k1、k2或k1/k2。

因此，与根据编程/擦除计数EW_COUNT确定的剩余计数对应的系数可以表示该比率。基于剩余计数确定的系数可以是k1或k2。系数k1和k2可以预先根据剩余计数而启发式地获得并且预先存储在电压表240中。例如，k1可以是“0.2”，表示剩余寿命是总寿命的20％，k2可以是“0.8”，表示剩余寿命是总寿命的80％。可以通过将默认读取电压表中包括的电压乘以与剩余计数对应的系数来生成改变的读取电压表。

默认读取电压表可以包括与保留时段对应的读取电压。读取电压可以是存储器装置100中使用的电压。具体地，保留时段可以是从存储器装置100的电力被关断的时间到电力随后被施加到存储器装置100的时间的时段。默认读取电压表可以是基于存储器装置100的特定剩余寿命的表。也就是说，默认读取电压表可以是仅基于保留时段的表。当存储器装置100的剩余寿命是寿命结束(EOL)、NORMAL和寿命开始(SOL)中的任意一个时，默认读取电压表可以是根据保留时段的读取电压表。在实施例中，当存储器装置100的剩余寿命是SOL时，默认读取电压表可以是电压表。

在图5A中，当保留时段是t1时，读取电压可以是Vrd1。当保留时段是t2时，读取电压可以是Vrd2。当保留时段是t3时，读取电压可以是Vrd3。当保留时段增加时，读取电压可以降低。因此，当保留时段从t1增加到t3时，读取电压可以从Vrd1逐渐降低到Vrd3。

在实施例中，可以基于默认读取电压表和与剩余计数对应的系数来生成改变的读取电压表。可以通过改变默认读取电压表来获得改变的读取电压表。

当编程/擦除计数EW_COUNT增加时或者当剩余计数减小时，存储器单元的阈值电压分布降低，因此读取电压可以降低。因此，当编程/擦除计数EW_CONUNT增加时，根据剩余计数确定的系数可以减小。为了基于编程/擦除计数EW_COUNT或剩余计数来确定读取电压，读取电压确定器230可以通过将默认读取电压表中包括的电压乘以根据剩余计数确定的系数来生成改变的读取电压表。

在实施例中，图5B是当根据剩余计数确定的系数是k1时的改变的读取电压表，图5C是当根据剩余计数确定的系数是k2时的改变的读取电压表。可以根据编程/擦除计数EW_COUNT确定k1和k2。因此，可以根据剩余计数确定k1和k2。当编程/擦除计数EW_COUNT增加时，剩余计数以及与剩余计数对应的系数k1和k2可以减小。也就是说，当编程/擦除计数EW_COUNT增加时，存储器单元的阈值电压分布降低，因此，读取电压确定器230可以通过将默认读取电压表中包括的读取电压乘以k1或k2来生成改变的读取电压表。k1和k2可以是小数。

在实施例中，图5B可以是当编程/擦除计数EW_COUNT小于图5C中的编程/擦除计数EW_COUNT时生成的读取电压表。当编程/擦除计数EW_COUNT较小时，剩余计数可以较大。由于编程/擦除计数EW_COUNT较小，因此剩余计数和与剩余计数对应的系数可以变得较大。因此，作为与剩余计数对应的系数的k1可以大于k2。因此，当读取电压对应于相同保留时段时，图5B中包括的、对应于该保留时段的读取电压可以大于图5C中包括的、对应于该保留时段的读取电压。因此，当编程/擦除计数EW_COUNT较小时，读取电压确定器230可以生成配置有大于当编程/擦除计数EW_COUNT较大时的电压的读取电压表。

图6是示出图1所示的存储器装置的结构的框图。

参照图6，存储器装置100包括存储器单元阵列110、外围电路120和控制逻辑125。

存储器单元阵列110可以包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL联接到地址解码器121，并通过位线BL1至BLm联接到读取/写入电路123。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施例中，多个存储器单元是非易失性存储器单元。

存储器单元阵列中包括的多个存储器单元可以根据其用途而被分组为多个块。作为控制存储器装置100所需的各种设置信息的系统信息可以存储在多个块中。

第一至第z存储块BLK1至BLKz中的每一个包括多个单元串。第一至第m单元串分别联接到第一至第m位线BL1至BLm。第一至第m单元串中的每一个包括漏极选择晶体管、串联联接的多个存储器单元、以及源极选择晶体管。漏极选择晶体管联接到漏极选择线。第一至第n存储器单元联接到第一至第n字线。源极选择晶体管联接到源极选择线。漏极选择晶体管的漏极侧联接到相应位线。第一至第m单元串的漏极选择晶体管分别联接到第一至第m位线BL1至BLm。源极选择晶体管的源极侧联接到共源线。在实施例中，共源线可以共同联接到第一至第z存储块BLK1至BLKz。漏极选择线DSL、第一至第n字线和源极选择线包括在行线RL中。漏极选择线DSL、第一至第n字线和源极选择线由地址解码器121控制。共源线由控制逻辑125控制。第一至第m位线BL1至BLm由读取/写入电路123控制。

外围电路120包括地址解码器121、电压生成器122、读取/写入电路123和数据输入/输出电路124。

地址解码器121通过行线RL联接到存储器单元阵列110。地址解码器121被配置成在控制逻辑125的控制下操作。地址解码器121通过控制逻辑125接收地址ADDR。

在实施例中，以页面为单元执行存储器装置100的编程操作和读取操作。

在编程操作和读取操作中，控制逻辑125接收的地址ADDR可以包括块地址和行地址。地址解码器121被配置成对接收的地址ADDR中的块地址进行解码。地址解码器121根据解码的块地址选择存储块BLK1至BLKz之中的一个存储块。

地址解码器121被配置成对接收的地址ADDR中的行地址进行解码。地址解码器121通过根据解码的行地址将从电压生成器122提供的电压施加到行线RL来选择所选择的存储块的一个字线。

在擦除操作中，地址ADDR包括块地址。地址解码器121对块地址进行解码，并根据解码的块地址选择一个存储块。可以对该一个存储块的整体或一部分执行擦除操作。

在部分擦除操作中，地址ADDR可以包括块地址和行地址。地址解码器121根据块地址选择存储块BLK1至BLKz之中的一个存储块。

地址解码器121被配置成对接收的地址ADDR中的行地址进行解码。地址解码器121通过根据解码的行地址将从电压生成器122提供的电压施加到行线RL来选择所选择的存储块的至少一个字线。

在实施例中，地址解码器121可以包括块解码器、字线解码器、地址缓冲器等。

电压生成器122使用供应给存储器装置100的外部电源电压生成多个电压。电压生成器122在控制逻辑125的控制下操作。

在实施例中，电压生成器122可以通过调节外部电源电压来生成内部电源电压。由电压生成器122生成的内部电源电压被用作存储器装置100的操作电压。

在实施例中，电压生成器122可以使用外部电源电压或内部电源电压生成多个电压。

例如，电压生成器122可以包括用于接收内部电源电压的多个泵浦电容器，并在控制逻辑125的控制下通过选择性地激活多个泵浦电容器来生成多个电压。生成的多个电压被施加到地址解码器121选择的字线。

在编程操作中，电压生成器122可以生成高电压编程脉冲和低于编程脉冲的通过脉冲。在读取操作中，电压生成器122可以生成读取电压和高于读取电压的通过电压。在擦除操作中，电压生成器122可以生成擦除电压。

读取/写入电路123包括第一至第m页面缓冲器PB1至PBm。第一至第m页面缓冲器PB1至PBm分别通过第一至第m位线BL1至BLm联接到存储器单元阵列110。第一至第m页面缓冲器PB1至PBm在控制逻辑125的控制下操作。

第一至第m页面缓冲器PB1至PBm与数据输入/输出电路124进行数据通信。在编程操作中，第一至第m页面缓冲器PB1至PBm通过数据输入/输出电路124和数据线DL接收待被存储的数据DATA。

在编程操作中，当编程脉冲被施加到选择的字线时，第一至第m页面缓冲器PB1至PBm可以通过位线BL1至BLm将通过数据输入/输出电路124接收的数据DATA传送到选择的存储器单元。根据传送的数据DATA对选择的页面的存储器单元进行编程。联接到施加编程允许电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。联接到施加编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以保持。在编程验证操作中，第一至第m页面缓冲器PB1至PBm通过位线BL1至BLm从选择的存储器单元读取页面数据。

在读取操作中，读取/写入电路123通过位线BL从选择的页面的存储器单元读取数据DATA，并将读取的数据DATA输出到数据输入/输出电路124。在擦除操作中，读取/写入电路123可以使位线BL浮置。

在实施例中，读取/写入电路123可以包括列选择电路。

数据输入/输出电路124通过数据线DL联接到第一至第m页面缓冲器PB1至PBm。数据输入/输出电路124在控制逻辑125的控制下操作。在编程操作中，数据输入/输出电路124从外部控制器(未示出)接收待被存储的数据DATA。

控制逻辑125联接到地址解码器121、电压生成器122、读取/写入电路123以及数据输入/输出电路124。控制逻辑125可以控制存储器装置100的全部操作。控制逻辑125接收命令CMD和地址ADDR。控制逻辑125响应于命令CMD控制地址解码器121、电压生成器122、读取/写入电路123以及数据输入/输出电路124。

图7是示出图6所示的存储器单元阵列的实施例的示图。

参照图7，存储器单元阵列110可以包括多个存储块BLK1至BLKz。每个存储块以及存储器单元阵列110本身可以具有三维结构。每个存储块可以包括堆叠在衬底(未示出)上的多个存储器单元。多个存储器单元可以沿+X、+Y和+Z方向布置。将参照图8和图9更详细地描述每个存储块的结构。

图8是示出图7所示的存储块BLK1至BLKz之中的示例性存储块BLKa的电路图。

参照图8，存储块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每一个可以形成为“U”形。在存储块BLKa中，m个单元串布置在行方向(即，+X方向)上。图8示出了两个单元串布置在列方向(即，+Y方向)上。然而，这是为了清楚起见；将理解的是，三个单元串可以布置在列方向上。

多个单元串CS11至CS1m和CS21至CS2m中的每一个可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。

选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此类似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层以及阻挡绝缘层。在实施例中，可以在每个单元串中设置用于提供沟道层的柱。在实施例中，可以在每个单元串中设置用于提供沟道层、隧道绝缘层、电荷存储层以及阻挡绝缘层中的至少一个的柱。

每个单元串的源极选择晶体管SST联接在共源线CSL与存储器单元MC1至MCp之间。

在实施例中，布置在相同行上的单元串的源极选择晶体管联接到在行方向上延伸的源极选择线，并且布置在不同行上的单元串的源极选择晶体管联接到不同的源极选择线。在图8中，第一行上的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行上的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。

在另一实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同联接到一个源极选择线。

每个单元串的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST与漏极选择晶体管DST之间。

第一至第n存储器单元MC1至MCn可以包括第一至第p存储器单元MC1至MCp以及第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp顺序地布置在-Z方向上，并串联联接在源极选择晶体管SST与管道晶体管PT之间。第p+1至第n存储器单元MCp+1至MCn顺序地布置在+Z方向上，并串联联接在管道晶体管PT与漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn通过管道晶体管PT联接。每个单元串的第一至第n存储器单元MC1至MCn的栅极分别联接到第一至第n字线WL1至WLn。

每个单元串的管道晶体管PT的栅极联接到管道线PL。

每个单元串的漏极选择晶体管DST联接在相应位线与存储器单元MCp+1至MCn之间。布置在行方向上的单元串联接到在行方向上延伸的漏极选择线。第一行上的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行上的单元串CS21至CS2m的漏极选择晶体管联接到第二漏极选择线DSL2。

布置在列方向上的单元串联接到在列方向上延伸的位线。在图8中，第一列上的单元串CS11和CS21联接到第一位线BL1。第m列上的单元串CS1m和CS2m联接到第m位线BLm。

布置在行方向上的单元串中的、联接到相同字线的存储器单元构成一个页面。例如，第一行上的单元串CS11至CS1m中的、联接到第一字线WL1的存储器单元构成一个页面。第二行上的单元串CS21至CS2m上的、联接到第一字线WL1的存储器单元构成另一页面。当漏极选择线DSL1和DSL2中的任意一个被选择时，布置在一个行方向上的单元串可以被选择。当字线WL1至WLn中的任意一个被选择时，选择的单元串中的一个页面可以被选择。

在另一实施例中，可以设置偶数位线和奇数位线，而不是第一至第m位线BL1至BLm。另外，布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中的偶数编号单元串可以分别联接到偶数位线，并且布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中的奇数编号单元串可以分别联接到奇数位线。

在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可以用作虚设存储器单元。例如，可以设置虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。可选地，可以设置虚设存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当虚设存储器单元的数量增加时，存储块BLKa的操作的可靠性得到改善。另一方面，存储块BLKa的大小增加。当虚设存储器单元的数量减少时，存储块BLKa的大小减小。另一方面，存储块BLKa的操作的可靠性可能劣化。

为了有效地控制虚设存储器单元，每个虚设存储器单元可以具有所需的阈值电压。在存储块BLKa的擦除操作之前或之后，可以对所有或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到与各虚设存储器单元联接的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。

图9是示出图7所示的存储块BLK1至BLKz之中的示例性存储块的另一实施例BLKb的电路图。

参照图9，存储块BLKb可以包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿+Z方向延伸。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括堆叠在存储块BLKb下面的衬底(未示出)上的至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn和至少一个漏极选择晶体管DST。

每个单元串的源极选择晶体管SST联接在共源线CSL与存储器单元MC1至MCn之间。布置在相同行上的单元串的源极选择晶体管联接到相同的源极选择线。布置在第一行上的单元串CS11'至CS1m'的源极选择晶体管联接到第一源极选择线SSL1。布置在第二行上的单元串CS21'至CS2m'的源极选择晶体管联接到第二源极选择线SSL2。在另一实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同联接到一个源极选择线。

每个单元串的第一至第n存储器单元MC1至MCn串联联接在源极选择晶体管SST与漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极分别联接到第一至第n字线WL1至WLn。

每个单元串的漏极选择晶体管DST联接在相应位线与存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管联接到在行方向上延伸的漏极选择线。第一行上的单元串CS11'至CS1m'的漏极选择晶体管联接到第一漏极选择线DSL1。第二行上的单元串CS21'至CS2m'的漏极选择晶体管联接到第二漏极选择线DSL2。

因此，除了从图9中的每个单元串排除了管道晶体管PT之外，图9的存储块BLKb与图8的存储块BLKa具有类似的电路。

在另一实施例中，可以设置偶数位线和奇数位线，而不是第一至第m位线BL1至BLm。此外，布置在行方向上的单元串CS11'至CS1m'或CS21'至CS2m'之中的偶数编号单元串可以分别联接到偶数位线，并且布置在行方向上的单元串CS11'至CS1m'或CS21'至CS2m'之中的奇数编号单元串可以分别联接到奇数位线。

在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可以用作虚设存储器单元。例如，可以设置虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场。可选地，可以设置虚设存储器单元以减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。当虚设存储器单元的数量增加时，存储块BLKb的操作的可靠性得到改善。另一方面，存储块BLKb的大小增加。当虚设存储器单元的数量减少时，存储块BLKb的大小减小。另一方面，存储块BLKb的操作的可靠性可能劣化。

为了有效地控制虚设存储器单元，每个虚设存储器单元可以具有所需的阈值电压。在存储块BLKb的擦除操作之前或之后，可以对所有或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到与各虚设存储器单元联接的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。

图10是示出根据本公开的实施例的存储器控制器200的操作的示图。

参照图10，在步骤S1001中，存储器装置100可以被通电，这可以指电力被施加到存储器装置100。因此，存储器装置100的通电时间可以是电力被施加到存储器装置100的时间。通电时间可以是计算保留时段的结束时间。可以基于在主机300或存储器控制器200中感测到的通电状态来确定电力被施加到存储器装置100的时间。

在步骤S1003中，剩余计数确定器210可以从存储器装置100接收编程/擦除计数EW_COUNT。编程/擦除计数EW_COUNT可以是在存储器装置100中执行的编程操作和擦除操作的数量。剩余计数确定器210可以基于编程/擦除计数EW_COUNT确定剩余计数。剩余计数可以是待在存储器装置100中另外地执行的编程操作和擦除操作的数量。待在存储器装置100中另外地执行的编程操作和擦除操作的数量可以表示存储器装置100的剩余寿命。因此，剩余计数可以表示存储器装置100的剩余寿命。

在步骤S1005中，保留时段计算器220可以从存储器装置100接收断电时间PO_TIME。具体地，断电时间PO_TIME可以是紧接在当前通电时间之前的、施加到存储器装置100的电力被关断或以其他方式中断的时间。保留时段被计算为断电时间PO_TIME与当前通电时间之间的时段。

当电力被施加到存储器装置100时，保留时段计算器220可以从存储器装置100接收断电时间PO_TIME。可选地，保留时段计算器220可以响应于来自存储器控制器200的请求从存储器装置100接收断电时间PO_TIME。保留时段计算器220可以基于从存储器装置100接收的断电时间PO_TIME来计算保留时段。保留时段可以是从施加到存储器装置100的电力最近被关断的时间到电力随后开始被施加到存储器装置100的时间的时段。

在步骤S1007中，读取电压确定器230可以基于默认读取电压表、与剩余计数对应的系数和保留时段来确定存储器装置100中使用的读取电压。

具体地，读取电压确定器230可以基于默认读取电压表和与剩余计数对应的系数来生成新读取电压表。新生成的电压表被称为改变的读取电压表。读取电压确定器230可以确定改变的读取电压表中包括的电压之中、与保留时段对应的读取电压。

图11是示出根据本公开的实施例的存储器控制器200的操作的示图。

参照图11，在步骤S1101中，剩余计数确定器210可以从存储器装置100接收编程/擦除计数EW_COUNT，存储器装置100可以包括针对存储器装置100的每个存储块的这种计数。

在步骤S1103中，剩余计数确定器210可以计算各存储块的编程/擦除计数EW_COUNT的平均值。剩余计数确定器210可以计算接收的各存储块的编程/擦除计数的平均值。

在另一实施例中，剩余计数确定器210可以计算针对各存储块的编程/擦除计数EW_COUNT的中值。可选地，剩余计数确定器210可以计算针对各存储块的编程/擦除计数EW_COUNT之中的最大值或最小值。

在步骤S1105中，剩余计数确定器210可以确定存储器装置100的剩余寿命。具体地，剩余计数确定器210可以基于编程/擦除计数EW_COUNT确定剩余计数。剩余计数可以是待在存储器装置100中另外地执行的编程操作和擦除操作的数量，该数量进而可以表示存储器装置100的剩余寿命。也就是说，可以基于待在存储器装置100中执行的编程操作和擦除操作的数量来确定存储器装置100的剩余寿命。

因此，剩余计数确定器210可以基于接收的编程/擦除计数EW_COUNT将存储器装置100的剩余寿命确定为寿命结束(EOL)、NORMAL和寿命开始(SOL)中的任意一个。在另一实施例中，存储器装置100的剩余寿命可以包括其他表示，其他表示可以是EOL、NORMAL和SOL的改进。

图12是示出根据本公开的实施例的存储器控制器200的操作的示图。

参照图3和图12，在步骤S1201中，剩余计数确定器210可以确定从存储器装置100接收的编程/擦除计数EW_COUNT是否属于第一区间，即图3的表所示的EW_COUNT≤q1。当编程/擦除计数EW_COUNT属于第一区间时，剩余计数确定器210进行步骤S1203。当编程/擦除计数EW_COUNT不属于第一区间时，剩余计数确定器210进行步骤S1205。

在步骤S1203中，剩余计数确定器210可以将存储器装置100的剩余寿命确定为寿命开始(SOL)。当存储器装置100的剩余寿命是SOL时，可以在存储器装置100中执行相对大数量的编程操作和擦除操作。

在步骤S1205中，剩余计数确定器210可以确定从存储器装置100接收的编程/擦除计数EW_COUNT是否属于第二区间，即图3的表所示的EW_COUNT≥q2。当编程/擦除计数EW_COUNT属于第二区间时，剩余计数确定器210进行步骤S1207。当编程/擦除计数EW_COUNT不属于第二区间时，剩余计数确定器210进行步骤S1209。

在步骤S1207中，剩余计数确定器210可以将存储器装置100的剩余寿命确定为寿命结束(EOL)。当存储器装置100的剩余寿命是EOL时，可以在存储器装置100中执行相对小数量的编程操作和擦除操作。

在当EW_COUNT不属于第一区间或第二区间中的任意一个时到达的步骤S1209中，剩余计数确定器210可以将存储器装置100的剩余寿命确定为NORMAL，NORMAL对应于q1<EW_COUNT<q2。当存储器装置100的剩余寿命是NORMAL时，与当存储器装置100的剩余寿命是EOL时相比，可以在存储器装置100中执行较大数量的编程操作和擦除操作。

在步骤S1211中，读取电压确定器230可以基于存储器装置100的剩余寿命来确定新读取电压表。具体地，可以基于编程/擦除计数EW_COUNT来确定存储器装置100的剩余寿命。根据编程/擦除计数EW_COUNT确定剩余计数，因此可以根据剩余计数确定存储器装置100的剩余寿命。

因此，当确定了存储器装置100的剩余寿命时，读取电压确定器230可以基于与多个剩余寿命中的一个剩余寿命对应的默认读取电压表和与剩余计数对应的系数来生成改变的读取电压表。

图13是示出根据本公开的实施例的存储器控制器200的操作的示图。

图13详细示出了步骤S1211。

在步骤S1301中，剩余计数确定器210可以确定与编程/擦除计数EW_COUNT所属于的区间对应的系数。如前所述，可以基于编程/擦除计数EW_COUNT确定剩余计数。

具体地，剩余计数确定器210可以确定与根据编程/擦除计数EW_COUNT确定的剩余计数对应的系数。因此，剩余计数确定器210可以确定与编程/擦除计数EW_COUNT所属于的区间对应的系数。

在步骤S1303中，读取电压确定器230可以基于默认读取电压表和确定的系数来生成改变的读取电压表。例如，确定的系数可以是表示剩余寿命是总寿命的20％的“0.2”或表示剩余寿命是总寿命的80％的“0.8”。

改变的读取电压表中包括的电压可以是通过将默认读取电压表中包括的读取电压乘以确定的系数而获得的电压。也就是说，读取电压确定器230可以基于存储器装置100的剩余寿命以及与剩余计数对应的系数来生成改变的读取电压表，其中存储器装置100的剩余寿命确定默认读取电压表。

读取电压确定器230可以将改变的读取电压表中包括的电压之中、与保留时段对应的读取电压确定为存储器装置100中使用的读取电压。

图14是示出图1所示的存储器控制器的另一实施例的示图。

存储器控制器1000联接到主机和存储器装置。存储器控制器1000被配置成响应于从主机接收的请求来访问存储器装置。例如，存储器控制器1000被配置成控制存储器装置的读取操作、编程操作、擦除操作和后台操作。存储器控制器1000被配置成提供存储器装置与主机之间的接口。存储器控制器1000被配置成驱动固件以控制存储器装置。

参照图14，存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。

总线1070可以被配置成提供存储器控制器1000的组件之间的通道。

处理器1010可以控制存储器控制器1000的全部操作，并执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并通过存储器接口1060与存储器装置通信。而且，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以使用存储器缓冲器1020作为工作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。

处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过FTL将主机提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以接收LBA并使用映射表将LBA转换为PBA。根据映射单元存在FTL的若干地址映射方法。代表性地址映射方法包括页面映射方法、块映射方法和混合映射方法。

处理器1010被配置成使从主机接收的数据随机化。例如，处理器1010可以使用随机化种子来使从主机接收的数据随机化。随机化的数据作为待被存储到存储器装置的数据被提供，以被编程在存储器单元阵列中。

在读取操作中，处理器1010被配置成使从存储器装置接收的数据去随机化。例如，处理器1010可以使用去随机化种子使从存储器装置接收的数据去随机化。去随机化的数据可以被输出至主机。

在实施例中，处理器1010可以通过驱动软件或固件来执行随机化和去随机化。

存储器缓冲器1020可以被用作处理器1010的工作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010执行的代码和命令。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。

ECC电路1030可以执行ECC操作。ECC电路1030可以对通过存储器接口1060待被写入存储器装置的数据执行ECC编码。ECC编码的数据可以通过存储器接口1060被传送到存储器装置。ECC电路1030可以对通过存储器接口1060从存储器装置接收的数据执行ECC解码。在示例中，ECC电路1030可以作为存储器接口1060的组件而被包括在存储器接口1060中。

主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用诸如以下的各种通信协议中的至少一种与主机通信：通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI高速(PCIe)、非易失性存储器高速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)。

缓冲器控制电路1050被配置成在处理器1010的控制下控制存储器缓冲器1020。

存储器接口1060被配置成在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道与存储器装置进行命令、地址和数据通信。

在示例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制电路1050。这些组件中的任一个或两个可以被单独提供，或者这些组件的功能中的一个或两个分布在存储器控制器1000内。

在示例中，处理器1010可以通过使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000中的非易失性存储器装置(例如，只读存储器(ROM))加载代码。在另一示例中，处理器1010可以通过存储器接口1060从存储器装置加载代码。

在示例中，存储器控制器1000的总线1070可以分为控制总线和数据总线。数据总线可以被配置成在存储器控制器1000中传送数据，控制总线可以被配置成在存储器控制器1000中传送诸如命令和地址的控制信息。数据总线和控制总线彼此分开，以便不相互干扰或影响。数据总线可以联接到主机接口1040、缓冲器控制电路1050、ECC电路1030和存储器接口1060。控制总线可以联接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。

图15是示出应用根据本公开的实施例的存储装置的存储卡系统的框图。

参照图15，存储卡系统2000包括存储器控制器2100、存储器装置和连接器2300。

存储器控制器2100联接到存储器装置2200。存储器控制器2100被配置成访问存储器装置2200。例如，存储器控制器2100被配置成控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100被配置成提供存储器装置2200与主机之间的接口。存储器控制器2100被配置成驱动固件以控制存储器装置2200。存储器装置2200可以与参照图6描述的存储器装置100相同地实施。

在示例中，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路的组件。

存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以根据特定通信协议与外部装置(例如，主机)通信。在示例中，存储器控制器2100可以通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI高速(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe。

在示例中，存储器装置2200可以利用诸如以下的各种非易失性存储器装置来实施：电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移矩磁性RAM(STT-MRAM)。

存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中以构成诸如以下的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型-MMC和eMMC)、SD卡(SD、迷你-SD、微型-SD和SDHC)和通用闪存(UFS)。

图16是示出应用根据本公开的实施例的存储装置的固态驱动器(SSD)系统的框图。

参照图16，SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG，并通过电源连接器3002接收电力PWR。SSD 3200包括SSD控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。

在实施例中，SSD控制器3210可以用作参照图1描述的存储器控制器200。

SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪速存储器3221至322n。在示例中，信号SIG可以基于主机3100与SSD 3200之间的接口。例如，信号SIG可以由诸如以下的接口中的至少一种来限定：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI高速(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe。

辅助电源3230通过电源连接器3002联接到主机3100。当来自主机3100的电力供应不平稳时，辅助电源3230可以提供SSD 3200的电力。在示例中，辅助电源3230可以位于SSD3200中，或者位于SSD 3200的外部。例如，辅助电源3230可以位于主板上，并向SSD 3200提供辅助电力。

缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据，或者临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。

图17是示出应用根据本公开的实施例的存储装置的用户系统的框图。

参照图17，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可以驱动用户系统4000中包括的组件、操作系统(OS)、用户程序等。在示例中，应用处理器4100可以包括用于控制用户系统4000中包括的组件的控制器、接口、图形引擎等。应用处理器4100可以被设置为片上系统(SoC)。

存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性随机存取存储器或诸如PRAM、ReRAM、MRAM和FRAM的非易失性随机存取存储器。在示例中，应用处理器4100和存储器模块4200可以通过基于层叠封装(PoP)来封装而被设置为单个半导体封装。

网络模块4300可以与外部装置通信。在示例中，网络模块4300可以支持诸如以下的无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙和Wi-Fi。在示例中，网络模块4300可以包括在应用处理器4100中。

存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可选地，存储模块4400可以将存储在其中的数据传送到应用处理器4100。在示例中，存储模块4400可以利用诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维结构的NAND闪存的非易失性半导体存储器装置来实施。在示例中，存储模块4400可以被设置为诸如用户系统4000的存储卡或外部驱动器的可移除驱动器。

在示例中，存储模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以与参照图6至图9描述的存储器装置相同地操作。存储模块4400可以与参照图1描述的存储装置50相同地操作。

用户接口4500可以包括用于将数据或命令输入到应用处理器4100或将数据输出到外部装置的接口。在示例中，用户接口4500可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口。用户接口4500可以包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。

根据本公开的实施例，提供了一种操作速度提高的存储器控制器及操作该存储器控制器的方法。

虽然已经参考本发明的特定实施例示出并描述了本发明，但是本领域技术人员根据本公开将理解的是，在不脱离由所附权利要求及其等同方案限定的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本发明的范围不应限于上述实施例，而应由所附权利要求及其等同方案确定。

在上述实施例中，可以选择性地执行任意或所有步骤或者可以省略部分步骤。在每个实施例中，不一定按照所描述的顺序执行步骤，并且可以重新布置步骤。本文公开的实施例是为了便于理解本发明，而不是限制本发明。本发明包括对本领域技术人员显而易见的、可以基于本公开的技术范围做出的各种修改。

尽管本文使用了特定术语，但这些术语仅用于解释本公开的实施例。因此，本发明不受特定术语限制，因为在本公开的精神和范围内可以进行许多变化。

Claims (21)

1.一种存储器控制器，所述存储器控制器控制包括多个存储块的存储器装置，所述存储器控制器包括：

剩余计数确定器，基于从所述存储器装置接收的编程/擦除计数来确定剩余计数，所述剩余计数为待在所述存储器装置中另外地执行的编程操作和擦除操作的数量；

保留时段计算器，基于所述存储器装置的断电时间和通电时间来确定保留时段；以及

读取电压确定器，基于默认读取电压表和根据所述剩余计数确定的系数来生成改变的读取电压表，并根据所述保留时段来确定所述改变的读取电压表中包括的读取电压之中、在所述存储器装置中使用的读取电压。

2.根据权利要求1所述的存储器控制器，其中所述剩余计数确定器生成并输出包括关于所述剩余计数和所述系数的信息的剩余计数信息。

3.根据权利要求2所述的存储器控制器，其中所述读取电压确定器基于从所述剩余计数确定器接收的所述剩余计数信息来生成所述改变的读取电压表，所述改变的读取电压表配置有通过将所述默认读取电压表中的读取电压乘以所述系数而获得的电压。

4.根据权利要求3所述的存储器控制器，其中所述剩余计数和所述系数随着所述编程/擦除计数增加而减小。

5.根据权利要求1所述的存储器控制器，其中所述剩余计数确定器基于所述编程/擦除计数的代表值来确定所述剩余计数。

6.根据权利要求5所述的存储器控制器，其中所述编程/擦除计数的代表值是关于所述多个存储块的编程/擦除计数的平均值、中值、最大值或最小值中的任意一个。

7.根据权利要求1所述的存储器控制器，其中所述保留时段是从所述断电时间到所述通电时间的时段。

8.根据权利要求7所述的存储器控制器，其中所述读取电压随着所述保留时段变长而减小。

9.根据权利要求1所述的存储器控制器，其中所述保留时段计算器通过从所述存储器装置接收所述断电时间并在所述存储器控制器中接收通电信息来确定所述保留时段。

10.根据权利要求1所述的存储器控制器，其中所述读取电压确定器基于在所述存储器装置中使用的读取电压来生成并输出读取电压信息。

11.一种操作存储器控制器的方法，所述存储器控制器控制包括多个存储块的存储器装置，所述方法包括：

基于从所述存储器装置接收的编程/擦除计数来确定剩余计数，所述剩余计数为待在所述存储器装置中另外地执行的编程操作和擦除操作的数量；

基于所述存储器装置的断电时间和通电时间来确定保留时段；

基于默认读取电压表和根据所述剩余计数确定的系数来生成改变的读取电压表；以及

根据所述保留时段来确定所述改变的读取电压表中包括的读取电压之中、在所述存储器装置中使用的读取电压。

12.根据权利要求11所述的方法，进一步包括：生成并输出包括关于所述剩余计数和所述系数的信息的剩余计数信息。

13.根据权利要求12所述的方法，其中生成所述改变的读取电压表包括：基于所述剩余计数信息来生成所述改变的读取电压表，所述改变的读取电压表配置有通过将所述默认读取电压表中包括的读取电压乘以所述系数而获得的电压。

14.根据权利要求13所述的方法，其中所述剩余计数和所述系数随着所述编程/擦除计数增加而减小。

15.根据权利要求11所述的方法，其中基于从所述存储器装置接收的、关于所述多个存储块的编程/擦除计数的平均值来确定所述剩余计数。

16.根据权利要求11所述的方法，其中基于从所述存储器装置接收的、关于所述多个存储块的编程/擦除计数之中的最大计数值或最小计数值来确定所述剩余计数。

17.根据权利要求11所述的方法，其中所述保留时段被确定为从所述断电时间到所述通电时间的时段。

18.根据权利要求17所述的方法，其中所述读取电压被确定为随着所述保留时段变长而减小。

19.根据权利要求11所述的方法，其中确定所述保留时段包括：

从所述存储器装置接收所述断电时间；以及

在所述存储器控制器中接收通电信息。

20.根据权利要求11所述的方法，进一步包括：基于在所述存储器装置中使用的读取电压来生成并输出读取电压信息。

21.一种操作存储器控制器的方法，所述方法包括：

基于存储器装置的最近断电时间和最近通电时间来生成保留时段信息；

基于所述存储器装置的编程/擦除计数来生成剩余计数信息；

基于所述保留时段信息和所述剩余计数信息来调整默认读取电压；以及

控制所述存储器装置利用调整的读取电压执行读取操作。

Images