CN111209654A - 一种pdn频率阻抗测试系统及方法 - Google Patents
一种pdn频率阻抗测试系统及方法 Download PDFInfo
- Publication number
- CN111209654A CN111209654A CN201911386218.4A CN201911386218A CN111209654A CN 111209654 A CN111209654 A CN 111209654A CN 201911386218 A CN201911386218 A CN 201911386218A CN 111209654 A CN111209654 A CN 111209654A
- Authority
- CN
- China
- Prior art keywords
- pdn
- vrm
- frequency
- resistance
- frequency impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 230000008859 change Effects 0.000 claims description 39
- 238000004364 calculation method Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000004088 simulation Methods 0.000 abstract description 19
- 238000012545 processing Methods 0.000 abstract description 4
- 238000007405 data analysis Methods 0.000 abstract description 3
- 238000002847 impedance measurement Methods 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明提供了一种PDN频率阻抗测试系统及方法，本发明通过设计VRM板卡、两块负载板、函数发生器、示波器以及上位机，实现VRM、Bulk/SMT Caps、PCB这几部分共同影响下的PDN频率阻抗的测试，通过上位机控制函数发生器的信号边沿速率以及获得示波器的测量信息并获得PDN频率阻抗数值的测试数据，使得大频率范围内的PDN测试成为可能，全自动实现对信号边沿速率的控制、电压值信息的获取、电流信息的获取、数据的快速处理。本发明可代替VNA仪器进行PDN频率阻抗测量，解决了实验室缺乏设备的状况，并且通过数据分析，获得测试曲线低频段的零极点位置后，可以倒推出VRM模型，测试数据和VRM模型又可以修正标定软件的仿真结果，增加仿真准确度。
Description
技术领域
本发明涉及PDN阻抗测试技术领域，特别是一种PDN频率阻抗测试系统及方法。
背景技术
在项目设计阶段，进行Layout后仿真，可以获得电源传输网络(PDN，PowerDistribution Network)的频率阻抗曲线，如图1所示，一般仿真曲线只包含了PDN中的PCB铜箔层，以及输出电容、电感、磁珠等被动元器件。而一个完整PDN是指从源端到设备端所有电源路径，从源端到设备端包括VR(Voltage Regulator，稳压器)、大电量电容、贴片陶瓷电容、PCB-Planes、芯片。而由于VR的封装模型和芯片的封装模型厂商一般不会提供，所以在项目设计阶段PDN频率阻抗曲线仿真观察也只局限在PCB-Planes和输出电容这一部分，两端的VRM(Voltage Regulator Module，电压调节器)和芯片通常设为开路状态。
通常芯片手册中给出的PDN Requirement是全链路的仿真结果，所以项目中的仿真结果只能在几十兆到几百兆赫兹的频段与手册中的PDN要求做对比。要想获得板卡实际的PDN频率阻抗情况，需要使用矢量网络分析仪(VNA)进行测试。由于VNA通常用用来测试射频器件或者散射参数，采购单用与PDN的频率阻抗测试会浪费资源，所以非通信公司的实验室VNA是比较少有的。
发明内容
本发明的目的是提供一种PDN频率阻抗测试系统及方法，旨在解决现有技术中利用矢量网络分析仪进行PDN频率阻抗测试存在的设备成本高的问题，降低测试成本，提高仿真结果准确度。
为达到上述技术目的，本发明提供了一种PDN频率阻抗测试系统，所述系统包括：
VRM板卡、两块加载板、函数发生器、示波器以及上位机；
所述VRM板卡通过连接器连接两块加载板，所述VRM板卡包括VRM和电感电容，所述加载板包括作为开关控制的功率MOSFET、作为负载的精密电阻、作为信号放大器件的运算放大器；
所述函数发生器接入VRM，并通过连接器接入加载板的MOSFET，控制MOSFET开关速度；
所述示波器连接两块加载板，获得加载板精密电阻两端电流变化率以及VRM输出端的电压变化值；
所述上位机连接函数发生器以及示波器，控制函数发生器的信号边沿速率以及获得示波器的测量信息并获得PDN频率阻抗数值的测试数据。
优选地，所述PDN频率阻抗的计算公式如下：
Zpdn为频率阻抗，Vnoise为VRM输出端的电压变化值，Δi为加载板精密电阻两端电流变化率。
优选地，所述VRM的电路模型为四元件线性模型，具体为：电阻Rflat与电感Lslew并联后依次串联电感SLout以及电阻R0，电阻R0另一端接负载。
优选地，所述VRM的电路模型中各元件的参数的计算公式如下：
Zf＝(Rflat//SLslew)+Ro+SLout
Zf为测试数据的PDN频率阻抗值，Rflat为电阻Rflat的阻值，SLslew为电感Lslew的S参数，R0为电阻R0的阻值，SLout为电感Lout的S参数。
本发明还提供了一种利用所述测试系统进行PDN频率阻抗的测试方法，所述方法包括以下步骤：
S1、通过上位机控制函数发生器产生控制MOSFET开关的信号，并不断改变信号边沿速率；
S2、利用示波器自动抓取电压电流波形，获得不同频率下的电流变化速率以及电压变化值；
S3、上位机根据电流变化速率以及电压变化值计算不同频率下的PDN频率阻抗数值，并与芯片的PDN ZTarget对比，判断是否满足要求。
优选地，所述PDN频率阻抗的计算公式如下：
Zpdn为频率阻抗，Vnoise为VRM输出端的电压变化值，Δi为加载板精密电阻两端电流变化率。
优选地，所述方法还包括VRM电路模型的建立，具体为：
将VRM电路模型设计为四元件线性模型，电阻Rflat与电感Lslew并联后依次串联电感SLout以及电阻R0，电阻R0另一端接负载。
优选地，所述VRM电路模型中各元件的参数的计算公式如下：
Zf＝(Rflat//SLslew)+R0+SLout
Zf为测试数据的PDN频率阻抗值，Rflat为电阻Rflat的阻值，SLslew为电感Lslew的S参数，R0为电阻Ro的阻值，SLout为电感Lout的S参数。
本发明还提供了一种电子设备，包括处理器及存储介质，所述存储介质用于存储用于实现所述方法的指令。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
与现有技术相比，本发明通过设计VRM板卡、两块负载板、函数发生器、示波器以及上位机，实现VRM、Bulk/SMT Caps、PCB这几部分共同影响下的PDN频率阻抗的测试，通过上位机控制函数发生器的信号边沿速率以及获得示波器的测量信息并获得PDN频率阻抗数值的测试数据，使得大频率范围内的PDN测试成为可能，全自动实现对信号边沿速率的控制、电压值信息的获取、电流信息的获取、数据的快速处理。本发明可代替VNA仪器进行PDN频率阻抗测量，解决了实验室缺乏设备的状况，并且通过数据分析，获得测试曲线低频段的零极点位置后，可以倒推出VRM模型，测试数据和VRM模型又可以修正标定软件的仿真结果，增加仿真准确度。
附图说明
图1为现有技术中所提供的一种PDN频率阻抗曲线示意图；
图2为本发明实施例中所提供一种PDN频率阻抗测试系统框图；
图3为本发明实施例中所提供一种PDN频率阻抗模型示意图；
图4为本发明实施例中所提供一种四元件线性VRM电路模型示意图；
图5为本发明实施例中所提供一种PDN频率阻抗测试方法流程图。
具体实施方式
为了能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
下面结合附图对本发明实施例所提供的一种PDN频率阻抗测试系统及方法进行详细说明。
如图2所示，本发明公开了一种PDN频率阻抗测试系统，所述系统包括：
VRM板卡、两块负载板、函数发生器、示波器以及上位机；
所述VRM板卡通过连接器连接两块负载板，所述VRM板卡包括VRM和电感电容，所述负载板包括作为开关控制的功率MOSFET、作为负载的精密电阻、作为信号放大器件的运算放大器；所述功率MOSFET、精密电阻以及运算放大器依次连接；
所述函数发生器接入VRM，并通过连接器接入负载板的MOSFET，控制MOSFET开关速度；
所述示波器连接两块负载板，获得负载板精密电阻两端电流变化率以及VRM输出端的电压变化值；
所述上位机连接函数发生器以及示波器，控制函数发生器的信号边沿速率以及获得示波器的测量信息并获得PDN频率阻抗数值的测试数据。
VRM板卡的硬件主体为VRM以及电感电容，电感电容的布局跟项目实际情况保持一致，即将实际项目的Layout迁移到VRM板卡上，以保证对VRM板卡的PDN仿真和测试对实际办卡能够形成参考。
通过连接器将负载板与VRM板卡连接，其中负载板硬件主体包括能够作为开关控制的功率MOSFET、作为负载的精密电阻、作为信号放大器件的运算放大器。其中根据输出电压计算精密电阻的阻值，以确定固定步骤的电流变化。
函数发生器产生控制MOSFET开关的信号，然后通过连接器接入负载板运放，函数发生器的信号边沿速度将决定MOSFET的开关速度，可实现不同频率的电流变化控制。
示波器可以获得负载板上精密电阻两端的电压变化，此电压值通过计算转化可以表示成电流的变化，因此通过示波器可以获得准确的电流变化速率即电流频率。同样示波器测量VRM输出端可以获得对应此频率的电压的变化值，此变化值包括电压纹波和噪声，用Vnoise表示，因此通过下述公式可计算得到该频率下的PDN阻抗：
Zpdn为频率阻抗，Vnoise为VRM输出端的电压变化值，Δi为加载板精密电阻两端电流变化率。
这样不断改变函数发生器的信号边沿速率，就可以获得不同频率的Δi和Vncise。
本发明实施例中设计上位机程序，通过上位机自动化控制函数发生器以及示波器，上位机进行自动化扫频、控制示波器自动抓取电压电流波形、导出电压peak-peak值、导出电流peak-peak值和Rise-time值、通过PDN计算公式自动计算频率阻抗值。通过不断变化信号边沿速率和获得示波器的测量信息，可生成要求的频段的PDN频率阻抗数值，频段一般为50KHz到20MHz，通过与芯片中的PDN ZTarget对比判断项目设计是否满足要求，如果不满足，结合系统性能测试结果再决定是否继续优化。
测试获得的频率阻抗数值为图3中的VRM、Bulk/SMT Caps以及PCB这几部分共同影响的结果。由于在项目仿真阶段，VRM模型无法从厂商获得，图1中的仿真曲线为图3中Bulk/SMT Caps以及PCB这两部分共同作用的结果。通过分析仿真软件对测试数据的仿真算法，建立四元件线性VRM电路模型，如图4所示，电阻Rflat与电感Lslew并联后依次串联电感SLout以及电阻R0，电阻R0另一端接负载。
通过测试数据以及下述公式可推算出上述模型中各元器件的参数：
ZF＝(Rflat//SLslew)+RO+SLout
Zf为测试数据的PDN频率阻抗值，Rflat为电阻Rflat的阻值，SLslew为电感Lslew的S参数，R0为电阻Ro的阻值，SLout为电感Lout的S参数。
从而可近似得出该VRM方案的模型，在其他项目中，当有同样的VR方案时，仿真时就可以得到更加贴近实际情况的仿真曲线，以帮助电源工程师提前发现问题和优化。
本发明实施例通过设计VRM板卡、两块负载板、函数发生器、示波器以及上位机，实现VRM、Bulk/SMT Caps、PCB这几部分共同影响下的PDN频率阻抗的测试，通过上位机控制函数发生器的信号边沿速率以及获得示波器的测量信息并获得PDN频率阻抗数值的测试数据，使得大频率范围内的PDN测试成为可能，全自动实现对信号边沿速率的控制、电压值信息的获取、电流信息的获取、数据的快速处理。本发明可代替VNA仪器进行PDN频率阻抗测量，解决了实验室缺乏设备的状况，并且通过数据分析，获得测试曲线低频段的零极点位置后，可以倒推出VRM模型，测试数据和VRM模型又可以修正标定软件的仿真结果，增加仿真准确度。
如图5所示，本发明实施例还公开了一种PDN频率阻抗测试方法，所述方法利用前文所述测试系统实现，包括以下步骤：
S1、通过上位机控制函数发生器产生控制MOSFET开关的信号，并不断改变信号边沿速率；
S2、利用示波器自动抓取电压电流波形，获得不同频率下的电流变化速率以及电压变化值；
S3、上位机根据电流变化速率以及电压变化值计算不同频率下的PDN频率阻抗数值，并与芯片的PDN ZTarget对比，判断是否满足要求。
函数发生器产生控制MOSFET开关的信号，然后通过连接器接入负载板运放，函数发生器的信号边沿速度将决定MOSFET的开关速度，可实现不同频率的电流变化控制。
示波器可以获得负载板上精密电阻两端的电压变化，此电压值通过计算转化可以表示成电流的变化，因此通过示波器可以获得准确的电流变化速率即电流频率。同样示波器测量VRM输出端可以获得对应此频率的电压的变化值，此变化值包括电压纹波和噪声，用Vnoise表示，因此通过下述公式可计算得到该频率下的PDN阻抗：
Zpdn为频率阻抗，Vnoise为VRM输出端的电压变化值，Δi为加载板精密电阻两端电流变化率。
这样不断改变函数发生器的信号边沿速率，就可以获得不同频率的Δi和Vncise。
所述方法还包括对VRM电路模型的建立，通过分析仿真软件对测试数据的仿真算法，建立四元件线性VRM电路模型，如图4所示，电阻Rflat与电感Lslew并联后依次串联电感SLout以及电阻R0，电阻R0另一端接负载。
通过测试数据以及下述公式可推算出上述模型中各元器件的参数：
Zf＝(Rflat//SLslew)+Ro+SLout
Zf为测试数据的PDN频率阻抗值，Rflat为电阻Rflat的阻值，SLslew为电感Lslew的S参数，R0为电阻Ro的阻值，SLout为电感Lout的S参数。
从而可近似得出该VRM方案的模型，在其他项目中，当有同样的VR方案时，仿真时就可以得到更加贴近实际情况的仿真曲线。
本发明实施例还公开了一种电子设备，包括处理器及存储介质，所述存储介质用于存储用于实现所述方法的指令。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种PDN频率阻抗测试系统，其特征在于，所述系统包括：
VRM板卡、两块负载板、函数发生器、示波器以及上位机；
所述VRM板卡通过连接器连接两块负载板，所述VRM板卡包括VRM和电感电容，所述负载板包括作为开关控制的功率MOSFET、作为负载的精密电阻、作为信号放大器件的运算放大器；
所述函数发生器接入VRM，并通过连接器接入负载板的MOSFET，控制MOSFET开关速度；
所述示波器连接两块负载板，获得负载板精密电阻两端电流变化率以及VRM输出端的电压变化值；
所述上位机连接函数发生器以及示波器，控制函数发生器的信号边沿速率以及获得示波器的测量信息并获得PDN频率阻抗数值的测试数据。
2.根据权利要求1所述的一种PDN频率阻抗测试系统，其特征在于，所述PDN频率阻抗的计算公式如下：
Zpdn为频率阻抗，Vnoise为VRM输出端的电压变化值，Δi为负载板精密电阻两端电流变化率。
3.根据权利要求1所述的一种PDN频率阻抗测试系统，其特征在于，所述VRM的电路模型为四元件线性模型，具体为：电阻Rflat与电感Lslew并联后依次串联电感SLout以及电阻R0，电阻R0另一端接负载。
4.根据权利要求3所述的一种PDN频率阻抗测试系统，其特征在于，所述VRM的电路模型中各元件的参数的计算公式如下：
Zf＝(Rflat//SLslew，)+Ro+SLout
Zf为测试数据的PDN频率阻抗值，Rflat为电阻Rflat的阻值，SLslew为电感Lslew的S参数，Ro为电阻R0的阻值，SLout为电感Lout的S参数。
5.一种利用权利要求1所述测试系统进行PDN频率阻抗的测试方法，其特征在于，所述方法包括以下步骤：
S1、通过上位机控制函数发生器产生控制MOSFET开关的信号，并不断改变信号边沿速率；
S2、利用示波器自动抓取电压电流波形，获得不同频率下的电流变化速率以及电压变化值；
S3、上位机根据电流变化速率以及电压变化值计算不同频率下的PDN频率阻抗数值，并与芯片的PDN ZTarget对比，判断是否满足要求。
6.根据权利要求5所述的一种PDN频率阻抗的测试方法，其特征在于，所述PDN频率阻抗的计算公式如下：
Zpdn为频率阻抗，Vnoise为VRM输出端的电压变化值，Δi为负载板精密电阻两端电流变化率。
7.根据权利要求5所述的一种PDN频率阻抗的测试方法，其特征在于，所述方法还包括VRM电路模型的建立，具体为：
将VRM电路模型设计为四元件线性模型，电阻Rflat与电感Lslew并联后依次串联电感SLout以及电阻R0，电阻R0另一端接负载。
8.根据权利要求7所述的一种PDN频率阻抗的测试方法，其特征在于，所述VRM电路模型中各元件的参数的计算公式如下：
Zf＝(Rflat//SLslew)+R0+SLout
Zf为测试数据的PDN频率阻抗值，Rflat为电阻Rflat的阻值，SLslew为电感Lslew的S参数，R0为电阻R0的阻值，SLout为电感Lout的S参数。
9.一种电子设备，包括处理器及存储介质，其特征在于，所述存储介质用于存储用于实现权利要求5-8中任意一项所述方法的指令。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911386218.4A CN111209654B (zh) | 2019-12-29 | 2019-12-29 | 一种电源传输网络pdn频率阻抗测试系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911386218.4A CN111209654B (zh) | 2019-12-29 | 2019-12-29 | 一种电源传输网络pdn频率阻抗测试系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111209654A true CN111209654A (zh) | 2020-05-29 |
| CN111209654B CN111209654B (zh) | 2023-05-09 |
Family
ID=70785191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911386218.4A Active CN111209654B (zh) | 2019-12-29 | 2019-12-29 | 一种电源传输网络pdn频率阻抗测试系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111209654B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114355226A (zh) * | 2021-11-19 | 2022-04-15 | 苏州浪潮智能科技有限公司 | 提高电源动态响应测试精度的方法、装置、设备及介质 |
| CN116539960A (zh) * | 2023-07-06 | 2023-08-04 | 西安智多晶微电子有限公司 | 一种电源完整性pdn目标阻抗获取方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845393A (zh) * | 2017-10-17 | 2018-03-27 | 广东欧珀移动通信有限公司 | Ddr信号布线板、印刷电路板以及电子装置 |
-
2019
- 2019-12-29 CN CN201911386218.4A patent/CN111209654B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845393A (zh) * | 2017-10-17 | 2018-03-27 | 广东欧珀移动通信有限公司 | Ddr信号布线板、印刷电路板以及电子装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114355226A (zh) * | 2021-11-19 | 2022-04-15 | 苏州浪潮智能科技有限公司 | 提高电源动态响应测试精度的方法、装置、设备及介质 |
| CN114355226B (zh) * | 2021-11-19 | 2024-01-09 | 苏州浪潮智能科技有限公司 | 提高电源动态响应测试精度的方法、装置、设备及介质 |
| CN116539960A (zh) * | 2023-07-06 | 2023-08-04 | 西安智多晶微电子有限公司 | 一种电源完整性pdn目标阻抗获取方法 |
| CN116539960B (zh) * | 2023-07-06 | 2023-10-13 | 西安智多晶微电子有限公司 | 一种电源完整性pdn目标阻抗获取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111209654B (zh) | 2023-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102749604B (zh) | 测试设备自动校准仪、校准系统及校准方法 | |
| US20200300923A1 (en) | Automatic test system of wireless charging system | |
| CN104111435B (zh) | 一种测试夹具误差剔除方法 | |
| CN108037475B (zh) | 一种电容式电压互感器谐波传递特性试验系统 | |
| CN107076789B (zh) | 测量和确定噪声参数的系统和方法 | |
| CN111209654B (zh) | 一种电源传输网络pdn频率阻抗测试系统及方法 | |
| CN202794491U (zh) | 测试设备自动校准仪及校准系统 | |
| Liu et al. | Extraction of parasitic inductances of SiC MOSFET power modules based on two-port S-parameters measurement | |
| EP2447724B1 (en) | Method for implementing electromagnetic anti-interference filter impedance matching and measuring system thereof | |
| Lemmon et al. | Fixturing impacts on high‐frequency low‐resistance, low‐inductance impedance measurements | |
| WO2023201797A1 (zh) | 频域特性测量方法、装置、系统及存储介质 | |
| Durier et al. | Novel modeling strategy for a BCI set-up applied in an automotive application: An industrial way to use EM simulation tools to help hardware and ASIC designers to improve their designs for immunity tests | |
| Murugan et al. | Multiscale EMC Modeling, Simulation, and Validation of a Synchronous Step-Down DC-DC Converter | |
| CN104485900A (zh) | 基于功率放大器关键指标数据的天线阻抗匹配方法 | |
| CN108535535B (zh) | 一种用于集成芯片的电流侦测方法及系统 | |
| CN117761488A (zh) | N沟道增强型功率场效应晶体管自动测试方法及测试装置 | |
| US10255405B2 (en) | Supporting apparatus of semiconductor integrated circuit, countermeasure method of electromagnetic interference of semiconductor integrated circuit, and recording medium | |
| Shkolin et al. | Development of automated measurement systems for testing integrated circuits of switching converters | |
| CN112285527B (zh) | 测试芯片延时的拟合方法和装置 | |
| Hergt et al. | Modelling and Characterization of Power Semiconductors in the Frequency Domain | |
| CN105699734A (zh) | 检测信号延迟时间的装置及方法 | |
| De Maglie et al. | Common mode current calculation in a driver stage for power semiconductor modules | |
| CN107273620B (zh) | 一种基于联合估计的电磁发射建模方法 | |
| US20230341447A1 (en) | Method, device and system for measuring frequency domain characteristics, and storage medium | |
| Barchanski et al. | A Macromodeling Approach for EMC Simulations of Power Electronics Systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |