CN211554219U

CN211554219U - 一种宽频带器件交流可靠性测试电路

Info

Publication number: CN211554219U
Application number: CN201922053893.7U
Authority: CN
Inventors: 邹亮
Original assignee: Zhuhai Fudan Innovation Research Institute
Current assignee: Zhuhai Fudan Innovation Research Institute
Priority date: 2019-11-25
Filing date: 2019-11-25
Publication date: 2020-09-22
Anticipated expiration: 2029-11-25

Abstract

本实用新型公开了一种宽频带器件交流可靠性测试电路，该测试电路增加了施压驱动模块和低压差线性稳压器两个核心模块，用施压驱动模块给待测器件提供波形，同时用低压差线性稳压器提供施压驱动模块的电源，由于低压差线性稳压器的输出在低频处有很低的阻抗，而且其本身有很好的电源抑制比，因此低频处的寄生几乎可以忽略不计；而在高频处，去耦电容起关键作用，高频阻抗受到电容影响，基本上也是一个低阻。这样可以避免探针寄生的影响对测试波形的畸变影响，相较于传统的测试方案精确度大大提高。

Description

一种宽频带器件交流可靠性测试电路

技术领域

本实用新型涉及半导体器件可靠性测试技术领域，更具体的说是涉及一种宽频带器件交流可靠性测试电路。

背景技术

目前，为了保证半导体器件在使用阶段性能更加稳定，通常需要测试器件的可靠性，或者是需要对器件的工作寿命进行评估，比如一旦器件超出了一定的限制条件(包括电压、电流或者功率等)，则器件很有可能失效。做可靠性分析测试至少有如下几个意义：

1.摸清器件的工作条件边界，特别是极端工作条件，从而在器件的使用过程中，能够很好的进行电路寿命的评估，这样在设计过程中不容易超越设计边界，引入芯片的失效风险。比如设计PA，到一个有效的安全工作区域(SOA)，对于PA大信号条件非常重要；

2.摸清器件相关的失效机理，特别是各个失效机理单独的特性，从而为设计提供有效的帮助，因为不同电路特性不一致，这样引起可靠性的风险因素并不一致，需要探索不同条件下引起的失效因素；

3.不同的条件下，可靠性的结果并不一致，对器件可靠性的研究和定量测试结果分析，可以较为精确的提供设计参考，有些工具会专门提供一些工具评估器件的使用寿命，但是这些工具往往过于保守，无法提供一个真实接近于实际的情况，这需要特定的测试来评估工具和实际情况之间的关系。

以CMOS工艺中NMOS为例，其工作可靠性存在几个主要的问题：比如热载流子效应(HCI)、介质的经时击穿(TDDB)以及偏置热不稳定性(BTI)等，这些在不同电路以及不同条件下可能造成器件退化甚至失效，特别是针对模拟电路而言，可靠性分析更为重要。

对器件进行可靠性分析分为两种，一种是直流(DC)测试，评估器件在直流条件下的寿命；另一种是交流(AC)测试，直流和交流的可靠性结果并不往往一致，而且交流测试中，对具体的波形分析往往会有不同的结果，比如不同占空比会对可靠性结果存在不一致的情况，不同频率的结果也往往存在一定的差异。如图1所示，图中MOS管是待测器件，通常测试V_G、V_D、V_B之间的电压以及I_DS和I_G、I_B等电流，即可获知器件的可靠性特性。常见的测试方法如图2所示，直接采用DC Probe进行三个节点电压和电流测量，这种方法实现简单，待测器件(DUT)直接连到PAD，然后通过DC Probe测试即可，只是这种接口只是适用于直流测试，或者非常低频率的可靠性测试，无法进行从直流到高频段的覆盖，验证一个器件的宽频段特性。

同时，由于DC针非常长，导致寄生很大，在交流测试中，会引入波形的非理想失真，如图3所示，上边表示的是参考波形，在带有寄生的情况下，实际到器件的输入口的波形为图3中下边的波形，所以从输入的理想信号到实际器件接收到信号之间波形发生了畸变，这就产生了一定的偏差，无法准确估算器件的可靠性特性。在实际测试中，测试波形不理想会导致测得器件的退化特性或者失效特性结果可参考价值大大降低。

因此，如何提供一种波形准确、测试结果可靠性高的宽频带器件交流可靠性测试电路是本领域技术人员亟需解决的问题。

实用新型内容

有鉴于此，本实用新型提供了一种宽频带器件交流可靠性测试电路，该电路用反相器给待测器件(DUT)提供波形，同时用低压差线性稳压器提供反相器的电源，这样可以避免探针寄生的影响对测试波形的畸变影响，相较于传统的测试方案精确度大大提高。

为了实现上述目的，本实用新型采用如下技术方案：

本实用新型提供了一种宽频带器件交流可靠性测试电路，包括：低压差线性稳压器、去耦电容和施压驱动模块，所述低压差线性稳压器分别与所述去耦电容和所述施压驱动模块电连接，所述施压驱动模块还与待测器件电连接。

进一步地，所述低压差线性稳压器包括运算放大器O₁、NMOS管M₁、电阻R₁和电阻R₂，所述运算放大器O₁的反相输入端用于输入参考电压，所述运算放大器O₁的输出端与所述NMOS管M₁的栅极连接，所述NMOS管M₁的源极以及所述运算放大器O₁的电源输入端均用于输入电源电压，所述NMOS管M₁的漏极与所述电阻R₁连接，所述电阻R₁和电阻R₂组成的并联电路与所述运算放大器O₁的同相输入端连接，所述去耦电容与所述电阻R₁和电阻R₂并联。

进一步地，施压驱动模块包括反相器N₁、反相器N₂和电容C₂，所述去耦电容分别与所述反相器N₁和反相器N₂并联，所述电容C₂与所述反相器N₁的一端连接，所述反相器N₁的另一端与所述反相器N₂连接，所述反相器N₂还与待测器件连接。

具体地，所述去耦电容的电容值为50pF～1nF。去耦电容通常可以选取的大一些，这样低压差线性稳压器的稳定性补偿可以据此在其环路内进行。如果去耦电容取得比较小，那么反相器电源会呈现出一定的阻抗，也就是电源的交流地不理想，这可能导致反相器输出波形在一定频率上会出现畸变。该电容通常可以选择在几百pF，或者可以通过ProbeCard上的电源电压pin接入，这个可以到达1nF，总之该电容最好在几百pF之上较为理想。

该测试电路不仅可以用来测试NMOS、PMOS、npn等有源器件的可靠性，比如退化特性、失效特性(击穿)，通过合理设计，还可以对无源器件比如电容等可靠性测试分析。

而且采用反相器给待测器件(DUT)提供波形的机理，同时用低压差线性稳压器提供反相器的电源，这样可以避免探针寄生的影响对测试波形的畸变影响，相较于传统的测试方案精确度大大提高。

经由上述的技术方案可知，与现有技术相比，本实用新型公开提供了一种宽频带器件交流可靠性测试电路，该电路增加了施压驱动模块和低压差线性稳压器两个核心模块，用反相器给待测器件(DUT)提供波形，同时用低压差线性稳压器提供施压驱动模块的电源，由于低压差线性稳压器的输出在低频处有很低的阻抗，而且其本身有很好的电源抑制比，因此低频处的寄生几乎可以忽略不计；而在高频处，去耦电容起关键作用，高频阻抗受到电容影响，基本上也是一个低阻。这样可以避免探针寄生的影响对测试波形的畸变影响，相较于传统的测试方案精确度大大提高。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中MOS管的待测电压和电流的示意图；

图2为现有技术中采用DC Probe进行三个节点电压和电流测量的示意图；

图3为现有的测试过程中参考波形与实测波形的对比示意图；

图4为本实用新型提供的宽频带器件交流可靠性测试电路的结构架构示意图；

图5为本实用新型实施例中宽频带器件交流可靠性测试电路的电路原理示意图；

图6为本实用新型实施例中MOS管正向TDDB测试电路的电路原理示意图；

图7为本实用新型实施例中MOS管的反向TDDB测试电路的电路原理示意图；

图8为本实用新型实施例中MOS管的HCI测试电路的电路原理示意图；

图9为本实用新型实施例中利用宽频带器件交流可靠性测试电路实现测试过程的流程示意图；

图10为本实用新型实施例中V_in以及节点1、节点2、节点3的波形图示意图；

图11为本实用新型实施例中待测器件最主要的测试电压V_gd的波形示意图；

图12为本实用新型实施例中MOS管正向TDDB测试中施压阶段的电压走向示意图；

图13为本实用新型实施例中MOS管正向TDDB测试中施压过后的电流曲线示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参见附图4，本实用新型实施例公开了一种宽频带器件交流可靠性测试电路，包括：低压差线性稳压器1、去耦电容和施压驱动模块2，低压差线性稳压器1分别与去耦电容和施压驱动模块2电连接，施压驱动模块2还与待测器件电连接。施压驱动模块2用于向待测器件施加电压，并输出方波电压，低压差线性稳压器1用于连接电源并稳定输出电源电压，去耦电容用于稳定低压差线性稳压器输出的电源电压，同时也可以降低元件耦合到电源端的噪声，间接可以减少其他元件受此元件噪声的影响。

在一个具体的实施例中，参见附图5，低压差线性稳压器包括运算放大器O₁、NMOS管M₁、电阻R₁和电阻R₂，运算放大器O₁的反相输入端用于输入参考电压，运算放大器O₁的输出端与NMOS管M₁的栅极连接，NMOS管M₁的源极以及运算放大器O₁的电源输入端均用于输入电源电压，NMOS管M₁的漏极与电阻R₁连接，电阻R₁和电阻R₂组成的并联电路与运算放大器O₁的同相输入端连接，去耦电容C₁与电阻R₁和电阻R₂并联。

在一个具体的实施例中，参见附图5，施压驱动模块包括反相器N₁、反相器N₂和电容C₂，去耦电容分别与反相器N₁和反相器N₂并联，电容C₂与反相器N₁的一端连接，反相器N₁的另一端与反相器N₂连接，反相器N₂还与待测器件连接。

具体地，去耦电容的电容值为50pF～1nF。去耦电容通常可以选取的大一些，这样低压差线性稳压器的稳定性补偿可以据此在其环路内进行。如果去耦电容取得比较小，那么反相器电源会呈现出一定的阻抗，也就是电源的交流地不理想，这可能导致反相器输出波形在一定频率上会出现畸变。该电容通常可以选择在几百pF，小的片内接，大的就片外接。可以通过Probe Card上的电源电压pin接入，这个可以到达1nF，总之该电容最好在几百pF之上较为理想，

参见附图6，为MOS管正向TDDB测试电路，正向TDDB测试，即在图6中，输入V_in的信号(可以是正弦波信号，也可以是方波信号，还可以是锯齿波信号)，之后在节点3处叠加一个直流电压，该电压由反相器决定，如果输入信号较强，则反相器的输出成为有一定占空比(duty cycle)的方波，输出至节点1，方波的幅度(峰峰值)V_out由输入的直流电压V_ref决定，那么节点1就是叠加在待测器件Gate端的电压，频率、幅度、占空比均已知。

类似的原理，参见附图7，为MOS管的反向TDDB测试电路，参见附图8，为MOS管的HCI测试电路。

对上述实施例中提供的测试电路做如下说明：

测试电路中待测器件(DUT)均位于右下角，由两个反相器N₁、N₂以及电容C₂组成的施压驱动模块完成电压的施压，由于反相器可以输出方波电压，而且方波的幅度是由其电源电压决定的，在图4至图8中就是V_out；

其次，运放和M₁、R₁、R₂构成了一个LDO环路(即低压差线性稳压器)，输出电压就是V_out，该电压由下式决定：

V_out＝V_ref×[(R₁+R₂)/R₂]

电路中C₁是decap电容(即去耦电容)，通常可以选取的大一些，这样LDO环路的稳定性补偿可以据此在环路内进行。如果C₁取得比较小，那么反相器电源会呈现出一定的阻抗，也就是电源的交流地不理想，这可能导致反相器输出波形在一定频率上会出现畸变。该电容通常可以选择在几百pF，或者可以通过Probe Card上的电源电压pin接入，这个可以到达1nF，总之该电容最好在几百pF之上较为理想，但是同时需要注意低压差线性稳压器的零极点分布，注意稳定性设计。

在本实施例中，为了可以再更高的电压下工作，运算放大器O₁、NMOS管M₁、和反相器N₁和N₂均需要采用更耐高压的器件，比如待测器件DUT是core管，属于击穿电压比较低的，那么可以采用IO管(也称为厚栅管)来设计运算放大器O₁、NMOS管M₁、和反相器N₁、N₂。

此外，在V_test端口，既可以测试施加到待测器件DUT上的电压信号，又可以提供直流电压测试，从而和交流的结果进行对比，如之前测试TDDB的过程描述的那样。

在本实施例中，输入端口的占空比是多少，反相器输出的波形占空比也就是多少。本实施例提供的测试电路是一个非常宽带的电路，从直流到极低频，再到很高频(10GHz)的信号，都可以实现覆盖。

参见附图9，利用上述实施例中宽频带器件交流可靠性测试电路完成测试过程的方法包括以下步骤：

S1：在预设的时间段内，向待测器件施加交流电压信号；

S2：施加交流电压信号结束后，施加斜坡电压信号，并记录各时刻的电流数据；

S3：分析记录得到的电流数据，并利用寿命估算公式计算待测器件的寿命；

S4：重复上述步骤S1-S3，得到多个器件的寿命测试结果，分析得到施压对器件寿命的退化趋势。

下面以MOS管正向TDDB测试为例，具体说明上述测试流程：

输入V_in的信号(可以是正弦波信号，也可以是方波信号，还可以是锯齿波信号)，之后在节点3处叠加一个直流电压，该电压由反相器决定，如果输入信号较强，则反相器的输出成为有一定占空比的方波，输出至节点1，方波的幅度(峰峰值)V_out由输入的直流电压V_ref决定，那么节点1就是叠加在待测器件Gate端的电压，频率、幅度、占空比均已知。

关于V_in以及节点1、节点2、节点3的波形图如图10所示。待测器件最主要的测试电压V_gd波形如图11所示，图11中从左侧图为50％占空比的波形图，右侧图为25％占空比的情况。

这样通过施压一段时间之后，在V_test上通过施加缓慢的V_ramp信号，量测测试点V_test上的电流，然后以时间为顺序依次测得电流，当这个电流和t₀时刻相比(t₀时刻即未施压的Gate直流电流)，上升至10倍t₀的电流，记录此时的等效施压时间和电压值，即定义为该器件TDDB的寿命。施压过程中电压情况可以参见附图12。

本实施例中提到的寿命估算公式是一个器件的失效标准，比如TDDB定义为Gate电流为0时刻电流的10倍时，此时定义为失效。通常是一个行业内规定的规格，也就是失效的标准。

具体测试过程为：

首先第一个阶段是测试施压阶段，此时电路工作在交流信号下，施压的电压幅度、频率和占空比均可控；

在完成施加信号之后，输入测V_in及V_ref均处于关断状态，测试慢速的爬坡信号V_ramp，同时记录此时的电流；电流状况可以参见附图13。

通过比较施压过后的电流曲线，可以获知施压之后器件对TDDB的恶化情况，通过寿命估算公式可以计算出该器件TDDB的寿命；

重复多个施压和未施压器件的寿命测试结果，可以获得施压对于器件寿命的退化情况。

此外，对于测试功能而言，不局限于本实施例所实现的具体工艺，涉及的具体电压值，不局限于测试的不同的器件的可靠性特性；

对于测试电路频段的要求，不局限于分不同电路实现不同的频段覆盖，从而实现一个更宽的频段覆盖；

对于测试对象而言，不局限于一个DUT的一个信号测试，也可以同时采用多个类似的电路测试DUT的多个信号，即但凡采用该结构测试，均在本实用新型覆盖范围之内，作为相关从业人员，基于本实用新型实施例已经给出的部分测试方案，应很容易联想并付诸实施。

综上所述，本实用新型实施例公开的宽频带器件交流可靠性测试电路，与现有技术相比，具有如下优点：

1.兼容了DC和AC的测试；

2.支持超宽频带的测试；

3.波形电压的可控制性，这对可靠性测试非常重要；

4.波形的duty cycle可随输入控制；

5.片外的寄生效应几乎不敏感。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种宽频带器件交流可靠性测试电路，其特征在于，包括：低压差线性稳压器、去耦电容和施压驱动模块，所述低压差线性稳压器分别与所述去耦电容和所述施压驱动模块电连接，所述施压驱动模块还与待测器件电连接。

2.根据权利要求1所述的一种宽频带器件交流可靠性测试电路，其特征在于，所述低压差线性稳压器包括运算放大器O₁、NMOS管M₁、电阻R₁和电阻R₂；

所述运算放大器O₁的反相输入端用于输入参考电压，所述运算放大器O₁的输出端与所述NMOS管M₁的栅极连接，所述NMOS管M₁的源极以及所述运算放大器O₁的电源输入端均用于输入电源电压，所述NMOS管M₁的漏极与所述电阻R₁连接，所述电阻R₁和电阻R₂组成的并联电路与所述运算放大器O₁的同相输入端连接，所述去耦电容与所述电阻R₁和电阻R₂并联。

3.根据权利要求1所述的一种宽频带器件交流可靠性测试电路，其特征在于，施压驱动模块包括反相器N₁、反相器N₂和电容C₂，所述去耦电容分别与所述反相器N₁和反相器N₂并联，所述电容C₂与所述反相器N₁的一端连接，所述反相器N₁的另一端与所述反相器N₂连接，所述反相器N₂还与待测器件连接。

4.根据权利要求1所述的一种宽频带器件交流可靠性测试电路，其特征在于，所述去耦电容的电容值为50pF～1nF。