CN111208477A - 一种多通道雷达信号的预处理方法 - Google Patents
一种多通道雷达信号的预处理方法 Download PDFInfo
- Publication number
- CN111208477A CN111208477A CN202010042798.1A CN202010042798A CN111208477A CN 111208477 A CN111208477 A CN 111208477A CN 202010042798 A CN202010042798 A CN 202010042798A CN 111208477 A CN111208477 A CN 111208477A
- Authority
- CN
- China
- Prior art keywords
- data
- channel
- pulse compression
- channels
- doppler filtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/2806—Employing storage or delay devices which preserve the pulse form of the echo signal, e.g. for comparing and combining echoes received during different periods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/285—Receivers
- G01S7/292—Extracting wanted echo-signals
- G01S7/2923—Extracting wanted echo-signals based on data belonging to a number of consecutive radar periods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/285—Receivers
- G01S7/32—Shaping echo pulse signals; Deriving non-pulse signals from echo pulse signals
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
本发明公开了一种多通道雷达信号的预处理方法,包括:接收并缓存多路光纤传输来多个通道的数据;分奇偶两路并行对数据进行脉冲压缩处理;利用两组乒乓RAM,依次将每个通道的脉冲压缩数据存储于一DDR3中;在存储时,以单个CPI为批次,交替地将各批次存储于DDR3的两部分空间中;每当DDR3中存储完成一个CPI的数据后,利用第三组乒乓RAM,从DDR3中读取每个通道的脉冲压缩数据;采用两路MTD的方式,对每次读取的脉冲压缩数据进行多普勒滤波处理;对多普勒滤波数据进行数据加权、通道融合以及fftshift运算,得到预处理后的数据。本发明可以提高多通道雷达信号的预处理效率。
Description
技术领域
本发明属于雷达信号处理领域,具体涉及一种多通道雷达信号的预处理方法。
背景技术
雷达探测到的运动目标如飞机、车辆、舰艇等周围存在复杂背景,包括不动的建筑,运动的云雨和干扰等。对雷达信号的预处理主要用于提高雷达的距离分辨率、抗干扰能力、保持远的作用距离以及滤出这些背景产生的杂波而取出运动目标的回波等。
相关技术中,对雷达信号的预处理方法通常是在FPGA(Field Programmable GateArray)中通过高速接口接收数据,然后逐通道进行脉冲压缩;进而依次进行MTD(MovingTarget Detection,动目标检测)、DBF(Digital Beam Forming,数字波束合成)、CFAR(Constant False-Alarm Rate,恒虚警) 检测等信号处理过程;其中,在脉冲压缩时,在DDR3等内存中实现多个脉冲数据的乒乓存储,存储完成的数据进行动目标检测和相邻通道数据的融合。这里,DDR3是一种双倍速率同步动态随机存储器。
然而,脉冲压缩后的数据在DDR3中乒乓存储时,虽然DDR3的速度较快,远高于FPGA的信号处理速度,但如果FPGA的数据处理的速度低,那么从DDR3中读写数据的速度再快,FPGA也无法处理完,造成FPGA 和DDR3不能协调工作;此外,由于做MTD时需要读取同一距离门的所有多普勒通道,而两组DDR3的乒乓存储会占用很多FPGA的高性能IO(Input Output,输入输出),造成DDR3的带宽利用率较低,而从DDR3中读取数据的速度将会直接影响后续做MTD、通道数据的融合的速率。并且,逐通道进行脉冲压缩等处理的耗时也较长。可见,现有的预处理方法的处理效率较为低下。
发明内容
为了解决现有技术中存在的上述问题,本发明实施例提供了一种多通道雷达信号的预处理方法。
本发明要解决的技术问题通过以下技术方案实现:
一种多通道雷达信号的预处理方法,包括:
接收并缓存多路光纤传输来的多个通道的数据;
分两路并行地对所述多个通道的数据进行脉冲压缩处理,得到每个通道的脉冲压缩数据;其中,一路处理奇通道,另一路处理偶通道;
利用两组乒乓RAM,依次将每个通道的脉冲压缩数据存储于一DDR3 中;在存储时,以单个CPI为批次,交替地将各个批次的脉冲压缩数据存储于所述DDR3的两部分空间中;其中,所述两组乒乓RAM中,一组用于将奇通道脉冲压缩数据存储于所述DDR3中,另一组用于将偶通道的脉冲压缩数据存储于所述DDR3中;
每当DDR3中存储完成一个CPI的数据后,利用第三组乒乓RAM,从所述DDR3中读取每个通道的脉冲压缩数据;在读取时,每次连续读取该通道的多个距离单元;
采用两路MTD的方式,对每次读取的脉冲压缩数据进行多普勒滤波处理,得到多组多普勒滤波数据;
对所得到的多组多普勒滤波数据进行数据加权、通道融合以及fftshift 运算,得到预处理后的数据。
在本发明的一个实施例中,每个所述通道的数据均包括:该通道的模式字和雷达回波数据;
所述分两路并行地对所述多个通道的数据进行脉冲压缩处理,得到每个通道的脉冲压缩数据,包括:
在每一路中,针对每个通道,以FFT核不缩放的方式,对该通道的雷达回波数据进行快速傅里叶变换FFT,得到FFT变换数据;
对得到的FFT变换数据乘以当前的脉冲压缩系数,得到乘积结果;其中,当前的脉冲压缩系数为根据该通道的模式字所确定的;
对得到的乘积结果进行快速傅里叶逆变换IFFT,得到该通道的脉冲压缩数据。
在本发明的一个实施例中,在得到该通道的脉冲压缩数据之后,所述方法还包括:
对该通道的脉冲压缩数据进行位宽转换处理,以使位宽转换处理后的脉冲压缩数据适应所述DDR3的数据位宽。
在本发明的一个实施例中,所述采用两路MTD的方式,对每次读取的脉冲压缩数据进行多普勒滤波处理,得到多组多普勒滤波数据,包括:
针对每次读取的脉冲压缩数据,以每2个距离单元为一个处理批次,对该次读取的脉冲压缩数据中的各个距离单元进行多普勒滤波处理,得到一组多普勒滤波数据。
在本发明的一个实施例中,所述对所得到的多组多普勒滤波数据进行数据加权、通道融合以及fftshift运算,得到预处理后的数据,包括:
将属于每个通道的各组多普勒滤波数据乘以该通道对应的预设相位补偿系数,然后将相邻通道的多普勒滤波数据进行相加,得到10个通道的多普勒滤波数据;
对10个通道的多普勒滤波数据进行fftshift运算,得到预处理后的数据。
在本发明的一个实施例中,在得到预处理后的数据之后,所述方法还包括:
利用SRIO总线,将预处理后的数据传输给信号处理板卡。
本发明的有益效果:
本发明实施例提供的多通道雷达信号的预处理方法中,分奇偶两路对20个通道的数据进行脉冲压缩处理,可以达到并行压缩的效果;并且,本方案利用两组乒乓RAM,依次将每个通道的脉冲压缩数据存储于一DDR3 中;在存储时,以单个CPI为批次,交替地将各个批次的脉冲压缩数据存储于所述DDR3的两部分空间中;以及,每当DDR3中存储完成一个CPI的数据后,利用第三组乒乓RAM,从DDR3中读取每个通道的脉冲压缩数据;相比于现有技术采用两组DDR3进行乒乓操作,本方案可以减少因两组DDR3乒乓操作所占用的FPGA的高性能IO资源;相应的,从DDR3中读取数据的速度对于后续各执行步骤的执行速率的影响较小。可见。本发明实施例提供的多通道雷达信号的预处理方法,可以提升对多通道雷达信号的预处理效率。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种多通道雷达信号的预处理方法的流程示意图;
图2是图1所示方法中,4路光纤接收20个通道的数据格式示意图;
图3是图1所示方法中,对数据进行脉冲压缩时的时序图;
图4是本发明实施例中,对雷达回波数据进行脉冲压缩的效果示意图;
图5是图1所示方法中,两组乒乓RAM在乒乓工作的时序图;
图6是图1所示方法中,利用DDR3从两组乒乓RAM中读取的脉冲压缩数据的格式示意图;
图7是图1所示方法中,利用第三组乒乓RAM从DDR3中读取的脉冲压缩数据的格式示意图;
图8是示例性示出的FPGA的第一个通道第785个距离单元的MTD结果;
图9是示例性示出的MATLAB的第一个通道第785个距离单元的MTD 结果;
图10是图1所示方法中,将每128个多普勒通道的数据进行fftshift 前后的示意图;
图11是示例性示出的采用Streaming-Write的操作模式实现预处理后的数据传输的示意图;
图12为本发明实施例提供的多通道雷达信号的预处理方法中的完整信号处理流程图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
为了提高多通道雷达信号的预处理效率,本发明实施例提供了一种多通道雷达信号的预处理方法,该方法可以应用于雷达中;具体的,应用于雷达中的预处理板中。如图1所示,该方法可以包括以下步骤:
S10:接收并缓存多路光纤传输来的多个通道的数据。
这里所接收的数据,可以是雷达中的位于预处理板的上级信号采集板发来的;其中,每个通道的数据均包括该通道的模式字和雷达回波数据。该模式字中包含有指示雷达当前的工作模式的数据。
在实际应用中,模式字和雷达回波数据均为32比特;多路光纤具体可以是4路光纤,多个通道的数据具体可以是20个通道的数据;在缓存每个通道的数据时,可以采用4个RAM缓存4路光纤传输来的模式字,采用FPGA 的20个FIFO(First Input First Output,先进先出)存储器来缓存光纤发送的20 个通道的雷达回波数据;其中一路光纤负责传输5个通道的数据,传输速度为3.125Gbps。如图2所示,FPGA的20个FIFO存储器共存储20个通道的雷达回波数据,考虑到时间开销,分成两路并行进行脉冲压缩处理,一路是逐奇通道处理雷达回波数据,另一路是逐偶通道处理雷达回波数据。图2中, CH代表通道的含义,CH后的数字代表通道号,CH1_Q1I1代表第1通道的第一个距离单元,依次类推。
S20:分两路并行对多个通道的数据进行脉冲压缩处理,得到每个通道的脉冲压缩数据;其中,一路处理奇通道,另一路处理偶通道。
如图3所示,在读出数据后,对每个通道的数据进行脉冲压缩处理的具体实现方式可以包括:
在每一路中,针对每个通道,以FFT核不缩放的方式,对该通道的雷达回波数据进行快速傅里叶变换FFT,得到FFT变换数据;该步骤对应图3中的FFT;
对得到的FFT变换数据乘以当前的脉冲压缩系数,得到乘积结果;该步骤对应图3中的脉压点乘;其中,当前的脉冲压缩系数为根据该通道的模式字所确定的;
对得到的乘积结果进行快速傅里叶逆变换IFFT,得到该通道的脉冲压缩数据;该步骤对应图3中的IFFT。
另外,图3中,PRT表示的是脉冲压缩数据的脉冲重复周期;FIFO存储光纤数据指的是步骤S10中对光纤传输来的数据进行缓存的步骤。
其中,根据通道的模式字确定当前的脉冲压缩系数的具体实现方式为:为根据该通道的模式字所确定的;
其中,雷达的不同工作模式下对应不同的脉冲压缩系数,每种工作模式对应的脉冲压缩数据均预先存储在FPGA中,当获得通道的模式字,便可以确定雷达的工作模式,进而FPGA便可以根据雷达当前的工作模式确定当前的脉冲压缩系数。
可以理解的是,在进行FFT时,对于FFT核的缩放的选择,本发明实施例选择不缩放,若进行FFT后数据位数过多,可以进行数据截位;例如,假设雷达回波数据是16比特,进行FFT后,位数扩展到29比特,则需要截位成16比特。在截位时,可以根据数据的具体数值大小,保证截得的数据可以用16比特进行表示;而超过16bit能表示的范围,则用一个16bit能表示的最大整数或最小负数代替。在实际应用中,数据截位可以通过设置一个用于截位保护的逻辑来实现。
该步骤中,对雷达回波数据进行脉冲压缩可以提高雷达回波数据的信噪比,降低后续的信号检测难度。本发明实施例中,对雷达回波数据进行脉冲压缩的效果可参见图4;图4中,fft_dout_a_I表示奇通道的雷达回波数据进行脉冲压缩后的脉冲压缩结果的实部;fft_dout_a_Q表示奇通道的雷达回波数据进行脉冲压缩后的脉冲压缩结果的虚部;fft_dout_b_I表示偶通道的雷达回波数据进行脉冲压缩后的脉冲压缩结果的实部;fft_dout_b_Q表示偶通道的雷达回波数据进行脉冲压缩后的脉冲压缩结果的虚部。
S30:利用两组乒乓RAM,依次将每个通道的脉冲压缩数据存储于一 DDR3中;在存储时,以单个CPI为批次,交替地将各个批次的脉冲压缩数据存储于DDR3的两部分空间中。
为了便于后续对脉冲压缩数据进行多普勒滤波,故以单个CPI为单位来存储脉冲压缩数据;由于单个CPI(Coherent process interval,相干处理间隔) 的脉冲压缩数据的数据量较大,FPGA没有足够的存储空间,故采用存储空间较大的DDR3来存储脉冲压缩数据。
其中,两组乒乓RAM中,一组用于将奇通道脉冲压缩数据存储于DDR3 中,另一组用于将偶通道的脉冲压缩数据存储于DDR3中。
可以理解的是,所谓的一组乒乓RAM,是指该组乒乓RAM中的两个 RAM是乒乓工作的;具体的,当一组乒乓RAM中的一个RAM在执行读操作时,另一个RAM则在执行写操作;这样,每组乒乓RAM中的两个RAM均是交替着向DDR3写入脉冲压缩数据的。
举例而言,假设两组乒乓RAM中,第一组乒乓RAM包括RAM_1和 RAM_2;第二组乒乓RAM包括RAM_3和RAM_4;其中,RAM_1和RAM_2 用于将奇通道的脉冲压缩数据存进DDR3中,RAM_3和RAM_4用于将偶通道的脉冲压缩数据存进DDR3中;那么,第一通道的数据和第二通道的数据首先到来后,第一通道的数据可以写入RAM_1中,第二通道的数据可以写入RAM_3中,即RAM_1和RAM_3此时在执行写操作;然后,第三通道的数据和第四通道的数据到来,第三通道的数据可以写入RAM_2中,第四通道的数据可以写入RAM_4中;此时,RAM_2和RAM_4执行写操作;与此同时,RAM_1和RAM_3可以执行读操作,即此时可以从RAM_1和RAM_3中读取脉冲压缩数据写入DDR3中。这样,在任何时间,总有一个通道的脉冲压缩数据能够被存进DDR3中。为了方案清楚,可以参见图5所示两组乒乓RAM 在乒乓工作的时序图;图5中,字母均不同批次的脉冲压缩数据,字母后的数字后缀代表该批次的脉冲压缩数据中的第几个距离单元。
为了方案清楚,图6示出了利用DDR3从两组RAM中读取的脉冲压缩数据的格式示意图;图6中,PRT表示的是脉冲压缩数据的脉冲重复周期。从图6可以看到,先存放第1通道的脉冲压缩数据,再存放第2通道的脉冲压缩数据,最后存放第20通道的脉冲压缩数据。其中,字母和字母后的数字后缀的含义同图5。
另外,在得到每个通道的脉冲压缩数据之后,若脉冲压缩数据的数据位数与DDR3的数据位宽不匹配,则本发明实施例提供的多通道雷达信号的预处理方法还可以包括:
对该通道的脉冲压缩数据进行位宽转换处理,以使位宽转换处理后的脉冲压缩数据适应所述DDR3的数据位宽。
例如,若DDR3的数据位宽为64位,而脉冲压缩数据都为32bit,则需要对脉冲压缩数据进行位宽转换处理。
S40:每当DDR3中存储完成一个批次的数据后,利用第三组乒乓RAM,从DDR3中读取每个通道的脉冲压缩数据;在读取时,每次连续读取该通道的多个距离单元。
可以理解的是,由于在各通道的脉冲压缩数据存入DDR3时,是以单个CPI为批次,交替地将各个批次的脉冲压缩数据存储于所述DDR3的两部分空间中的,因此,在DDR3的一部分空间被写入脉冲压缩数据时,利用第三组乒乓RAM,可以从DDR3另一个空间中读取脉冲压缩数据,从而DDR3两部分空间形成了乒乓工作的模式。这样,相较于现有技术采用两组DDR3乒乓工作的模式,本发明实施例显著地减少了因两组DDR3乒乓操作所占用的 FPGA的高性能IO资源。
此外,由于DDR3不连读时,读取速度很慢,故为了提高DDR3读取速度,每次连续读一个通道的多个距离单元;例如,将256距离单元×128脉冲压缩数据存放于1Mb的第三组乒乓RAM中,用于后续的多普勒滤波处理。
可以理解的是,第三组RAM中的两个RAM同样是乒乓工作的。
S50:采用两路MTD的方式,对每次读取的脉冲压缩数据进行多普勒滤波处理,得到多组多普勒滤波数据。
具体的,针对每次读取的脉冲压缩数据,以每2个距离单元为一个处理批次,对该次读取的脉冲压缩数据中的各个距离单元进行多普勒滤波处理,得到一组多普勒滤波数据。
举例而言,可以从DDR3中读取每个距离单元进行128点FFT实现多普勒滤波;具体的,按照图7所示的读取格式,利用第三组乒乓RAM从DDR3中读取脉冲压缩数据;图7中,字母和字母后的数字后缀的含义同图5。由于时间开销,送给多普勒滤波模块的数据为64bit,为两个距离单元的组合,低32bit为第一个距离单元,高32bit为第二个距离单元,所以采用两路多普勒滤波。参照图8和图9,第一个通道的第785个距离单元有尖峰,就是雷达所要检测的目标所在的距离单元。其中,图8所示的是FPGA的第一个通道第785个距离单元的MTD结果,其中,read_mtd_ji_i代表第1路MTD结果的实部,read_mtd_ji_q代表第一路MTD结果的虚部;图9所示的是MATLAB 的第一个通道第785个距离门的MTD结果;其中,标号为(a)部分的区域是第1路MTD结果的实部,标号为(b)部分的区域是第1路MTD结果的虚部。
S60:对所得到的多组多普勒滤波数据进行数据加权、通道融合以及 fftshift运算,得到预处理后的数据。
具体的,该步骤中,将每个通道的多普勒滤波数据乘以该通道对应的预设相位补偿系数,然后将相邻通道的多普勒滤波数据进行相加,得到10 个通道的多普勒滤波数据;
对10个通道的多普勒滤波数据进行fftshift运算。
其中,当从DDR3中读取每个距离单元进行128点FFT实现多普勒滤波时,对10个通道的多普勒滤波数据进行fftshift运算,具体可以是将10个通道的多普勒滤波数据,按照每128个多普勒通道的数据进行一下fftshift的规则实现 fftshift运算,具体的,参见图10,将前面的64个多普勒通道的数据与后面的 64个多普勒通道的数据互换位置。
另外,在对所得到的多组多普勒滤波数据进行数据加权之前,可将多组多普勒滤波数据存于一个RAM中,从而从该RAM中读取各组多普勒滤波数据,并对所读取的多普勒滤波数据进行加权处理。
本发明实施例提供的多通道雷达信号的预处理方法中,分奇偶两路对 20个通道的数据进行脉冲压缩处理,可以达到并行压缩的效果;并且,本方案利用两组乒乓RAM,依次将每个通道的脉冲压缩数据存储于一DDR3 中;在存储时,以单个CPI为批次,交替地将各个批次的脉冲压缩数据存储于所述DDR3的两部分空间中;以及,每当DDR3中存储完成一个CPI的数据后,利用第三组乒乓RAM,从DDR3中读取每个通道的脉冲压缩数据;相比于现有技术采用两组DDR3进行乒乓操作,本方案可以减少因两组DDR3乒乓操作所占用的FPGA的高性能IO资源;相应的,从DDR3中读取数据的速度对于后续各执行步骤的执行速率的影响较小。可见。本发明实施例提供的多通道雷达信号的预处理方法,可以提升对多通道雷达信号的预处理效率。
另外,在得到预处理后的数据之后,所述方法还可以包括:
利用SRIO总线,将预处理后的数据传输给信号处理板卡。
这里,信号处理板卡是雷达中位于预处理板后级的模块。
这里,SRIO(Serial Rapid IO)是一种基于可靠性且开放标准的端对端高速传输互连技术,有着很好的灵活性和可扩展性,并具有高效率、高稳定性和低系统成本等特点,能够为嵌入式系统提供低时延、高带宽的数据传输解决方案。本发明实施例中,实现FPGA与FPGA之间,FPGA和DSP之间的数据传输,可以通过交换芯片CPS-1848,采用SRIO总线可以满足对高速数据交换的需求。
另外,在可以采用Doorbell和Streaming-Write的操作模式,在每个CPI 的开始和结束会发送不同的Doorbell,以便信号处理板卡接收预处理后的数据。其中,Doorbell是一种带响应的写操作。Streaming-Write是一种不带响应的写操作。图11中示例性的输出了采用Streaming-Write的操作模式实现预处理后的数据传输。其中,一块预处理板通过两路SRIO向两块信号处理板卡发送同步门铃Doorbell,每个信号处理板卡接收到门铃后,会再给预处理板发一个响应门铃Resp_Doorbell,当预处理板接收到两个信号处理板卡发来的Resp_Doorbell且同步完成后,开始传输数据。
如此,本发明实施例提供的多通道雷达信号的预处理方法中的完整信号处理流程图可以参照图12所示的流程。图12中,通过4路光纤接收20个通道的数据后,并将所接收的数据缓存至FPGA的20个FIFO中;然后,分奇偶两路对缓存的数据顺序取出进行脉冲压缩;奇通道压缩得到的脉冲压缩数据存入第一组乒乓RAM的RAM_1和RAM_2中;偶通道压缩得到的脉冲压缩数据存入第二组乒乓RAM的RAM_3和RAM_4中;然后,分别从第一组乒乓 RAM和第二组乒乓RAM中读取脉冲压缩数据,写入DDR3;采用第三组乒乓RAM从DDR3中每次读取1个CPI的脉冲压缩数据进行128点FFT实现两路多普勒滤波,第三组乒乓RAM包括RAM_5和RAM_6;滤波后的多普勒滤波数据存入一个单独的RAM中;从该RAM中读取多普勒滤波数据进行加权处理、通道融合以及FFTshift;最终,将FFTshift后得到的预处理后的信号通过 SRIO总线传输至两个信号处理板中。
需要说明的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述,然而,在实施所要求保护的本申请过程中,本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书,可理解并实现所述公开实施例的其他变化。在权利要求中,“包括”(comprising)一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
本申请是参照本申请实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (6)
1.一种多通道雷达信号的预处理方法,其特征在于,包括:
接收并缓存多路光纤传输来的多个通道的数据;
分两路并行地对所述多个通道的数据进行脉冲压缩处理,得到每个通道的脉冲压缩数据;其中,一路处理奇通道,另一路处理偶通道;
利用两组乒乓RAM,依次将每个通道的脉冲压缩数据存储于一DDR3中;在存储时,以单个CPI为批次,交替地将各个批次的脉冲压缩数据存储于所述DDR3的两部分空间中;其中,所述两组乒乓RAM中,一组用于将奇通道脉冲压缩数据存储于所述DDR3中,另一组用于将偶通道的脉冲压缩数据存储于所述DDR3中;
每当所述DDR3中存储完成一个批次的数据后,利用第三组乒乓RAM,从所述DDR3中读取每个通道的脉冲压缩数据;在读取时,每次连续读取该通道的多个距离单元;
采用两路MTD的方式,对每次读取的脉冲压缩数据进行多普勒滤波处理,得到多组多普勒滤波数据;
对所得到的多组多普勒滤波数据进行数据加权、通道融合以及fftshift运算,得到预处理后的数据。
2.根据权利要求1所述的方法,其特征在于,每个所述通道的数据均包括:该通道的模式字和雷达回波数据;
所述分两路并行地对所述多个通道的数据进行脉冲压缩处理,得到每个通道的脉冲压缩数据,包括:
在每一路中,针对每个通道,以FFT核不缩放的方式,对该通道的雷达回波数据进行快速傅里叶变换FFT,得到FFT变换数据;
对得到的FFT变换数据乘以当前的脉冲压缩系数,得到乘积结果;其中,当前的脉冲压缩系数为根据该通道的模式字所确定的;
对得到的乘积结果进行快速傅里叶逆变换IFFT,得到该通道的脉冲压缩数据。
3.根据权利要求2所述的方法,其特征在于,在得到该通道的脉冲压缩数据之后,所述方法还包括:
对该通道的脉冲压缩数据进行位宽转换处理,以使位宽转换处理后的脉冲压缩数据适应所述DDR3的数据位宽。
4.根据权利要求1所述的方法,其特征在于,所述采用两路MTD的方式,对每次读取的脉冲压缩数据进行多普勒滤波处理,得到多组多普勒滤波数据,包括:
针对每次读取的脉冲压缩数据,以每2个距离单元为一个处理批次,对该次读取的脉冲压缩数据中的各个距离单元进行多普勒滤波处理,得到一组多普勒滤波数据。
5.根据权利要求1所述的方法,其特征在于,所述对所得到的多组多普勒滤波数据进行数据加权、通道融合以及fftshift运算,得到预处理后的数据,包括:
将属于每个通道的各组多普勒滤波数据乘以该通道对应的预设相位补偿系数,然后将相邻通道的多普勒滤波数据进行相加,得到10个通道的多普勒滤波数据;
对10个通道的多普勒滤波数据进行fftshift运算,得到预处理后的数据。
6.根据权利要求1所述的方法,其特征在于,在得到预处理后的数据之后,所述方法还包括:
利用SRIO总线,将预处理后的数据传输给信号处理板卡。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010042798.1A CN111208477B (zh) | 2020-01-15 | 2020-01-15 | 一种多通道雷达信号的预处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010042798.1A CN111208477B (zh) | 2020-01-15 | 2020-01-15 | 一种多通道雷达信号的预处理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111208477A true CN111208477A (zh) | 2020-05-29 |
CN111208477B CN111208477B (zh) | 2023-02-24 |
Family
ID=70787763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010042798.1A Active CN111208477B (zh) | 2020-01-15 | 2020-01-15 | 一种多通道雷达信号的预处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111208477B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0509842A2 (en) * | 1991-04-16 | 1992-10-21 | General Electric Company | Radar processor with range sidelobe reduction following doppler filtering |
CN108802697A (zh) * | 2017-12-29 | 2018-11-13 | 西安电子科技大学 | 一种脉冲多普勒雷达信号的混合并行处理方法 |
-
2020
- 2020-01-15 CN CN202010042798.1A patent/CN111208477B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0509842A2 (en) * | 1991-04-16 | 1992-10-21 | General Electric Company | Radar processor with range sidelobe reduction following doppler filtering |
CN108802697A (zh) * | 2017-12-29 | 2018-11-13 | 西安电子科技大学 | 一种脉冲多普勒雷达信号的混合并行处理方法 |
Non-Patent Citations (1)
Title |
---|
谢少波: "脉冲多普勒雷达回波信号数据压缩处理方法", 《上海航天》 * |
Also Published As
Publication number | Publication date |
---|---|
CN111208477B (zh) | 2023-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108169727B (zh) | 一种基于fpga的动目标雷达散射截面测量方法 | |
CN110109115B (zh) | 基于fpga和ddr3的sar快速成像装置及方法 | |
CN111830478B (zh) | 一种lfmcw雷达mtd处理的fpga实现方法 | |
CN201226025Y (zh) | 一种脉冲多普勒雷达信号处理器 | |
CN110058201B (zh) | 一种基于fpga资源复用实现多波形多速率时域脉压的方法 | |
CN109613536B (zh) | 一种星载sar实时处理装置及方法 | |
CN112987047B (zh) | 基于时分复用技术的卫星导航信号捕获系统及方法 | |
CN105527609A (zh) | 基于dsp的pd雷达系统矩阵转置方法 | |
CN111090093A (zh) | 一种基于fpga的pd雷达发射波形配置方法及装置 | |
WO2023010788A1 (zh) | 雷达基带模块及雷达系统 | |
CN111208477B (zh) | 一种多通道雷达信号的预处理方法 | |
CN116184350A (zh) | 基于单fpga的雷达信号可变规模并行处理平台及方法 | |
CN110208753B (zh) | 一种基于gpu的雷达目标回波信号获取方法 | |
CN114626005A (zh) | 一种视频sar实时成像中cs算法的fpga实现方法 | |
CN113740851A (zh) | 一种分时复用单ddr的sar成像数据处理系统 | |
CN112034443B (zh) | 一种雷达探测盲区计算方法及装置、存储介质和电子设备 | |
CN109239688B (zh) | 一种基于fpga实现的高效多普勒滤波器组 | |
US11469838B2 (en) | Method and device for implementing an FPGA-based large-scale radio frequency interference array correlator | |
CN113900089A (zh) | 基于fpga和dsp的捷变相参目标检测装置及方法 | |
CN100367915C (zh) | 基于反向初始化iir的彩色血流成像壁滤波方法和装置 | |
CN116049612B (zh) | 一种基于zynq-fpga的fft复用方法、系统及装置 | |
CN115656961B (zh) | 一种基于并行处理器的os-cfar处理方法及系统 | |
CN109144889B (zh) | 基于fpga的超声检测数据存储模块及fpga电路 | |
CN112163187B (zh) | 一种超长点数高性能fft计算装置 | |
CN108872990B (zh) | 合成孔径雷达实时成像转置处理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |