CN111201540B - 通过前馈工艺调整优化半导体分档 - Google Patents
通过前馈工艺调整优化半导体分档 Download PDFInfo
- Publication number
- CN111201540B CN111201540B CN201880066111.9A CN201880066111A CN111201540B CN 111201540 B CN111201540 B CN 111201540B CN 201880066111 A CN201880066111 A CN 201880066111A CN 111201540 B CN111201540 B CN 111201540B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- gear
- measurement
- performance
- metallization layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
- G06N5/046—Forward inferencing; Production systems
Abstract
本公开涉及通过前馈工艺调整优化半导体分档。更具体而言,一个或多个处理器基于在当前金属化层之后在半导体器件上执行的测量和测试数据来确定半导体器件的预测分类档位。当前预测的分类档位和目标分类档位由半导体器件的机器学习模型确定;目标档位包括比预测分类档位更高性能的半导体器件。该模型通过对半导体器件的后续金属化层的工艺参数进行调整确定可实现的性能水平提高。基于半导体器件的当前金属化层的测量和测试数据,生成对工艺参数的调整,并且该半导体器件的后续金属化层的工艺参数的调整输出可通过前馈机制用于所述一个或多个后续金属化层进行处理。
Description
本发明总体上涉及半导体分档领域,并且更具体地涉及基于工艺参数变化效应的机器学习的工艺前馈补偿调整。
发明背景
半导体集成电路(IC)(也称为“芯片”)的制造,通常会导致最终产品的速度性能和可靠性的测试规格有所不同。满足特定性能标准的微处理器芯片在通常称为“分档(binning)”的工艺步骤中进行整理,其中将这些芯片按组或“档位(bin)”放置,指定为满足特定速度和功率性能水平。
由于固有的制造工艺变化会影响单个芯片的性能和可靠性,因此通常在现代半导体微处理器制造中实行速度分档(binning)。基于微处理器和硅晶片的带(die)尺寸,从单个硅晶片生产出多个微处理器,硅晶片可以包括数十到数百或数千个完成的处理芯片。速度分档决策是对完整制造的芯片进行测量和测试的结果。通过根据特定档位标准的特定性能对完成的芯片进行排序,制造商能够通过以较低的价格出售满足较低级别性能标准的较低档位的指定芯片来恢复销售收入。
发明内容
本发明的实施例公开了一种用于生成机器学习模型以提高制造的半导体器件的性能水平的方法、计算机程序产品和系统。该方法提供一个或多个处理器以对于多个金属化层以及多个制造的半导体器件,确定用于半导体器件制造的金属化层的工艺参数与在在半导体器件制造的金属化层之后执行的测量和测试数据之间的第一组相关性。一个或多个处理器确定在半导体器件的金属化层之后执行的测量和测试数据与半导体器件的预测性能水平之间的第二组相关性。一个或多个处理器基于第一组相关性和第二组相关性来生成机器学习模型,并训练该机器学习模型以确定第一半导体器件的初始分类档位、目标分类档位和当前分类档位,并通过补偿在较早的工艺测量和测试操作中检测到的降低性能的条件,确定对后续金属化层的工艺参数的调整,从而提高所述第一半导体器件的性能水平。
一个或多个处理器生成机器学习模型,以通过对第一半导体器件的后续金属化层的工艺参数进行调整来确定第一半导体器件的物理和电气性能水平的潜在提高,并且一个或多个处理器训练机器学习模型以:预测第一半导体器件的初始分类档位;确定目标分类档位,其中,目标分类档位指定性能等级高于初始分类档位的半导体器件,确定当前分类档位;并确定对第一半导体器件的一个或多个后续金属化层的工艺参数的调整,以产生提高的第一半导体器件的性能水平,以使得机器学习模型的训练基于第一组相关性和第二组相关性,以及应用金属化层工艺参数数据,测量和测试数据以及多个包含半导体器件的晶片的性能水平数据的有监督学习的机器学习模型训练。
本发明的实施例公开了一种用于通过提高半导体器件的性能水平来将制造的半导体器件分类到更高性能的指定分类档位中的方法、计算机程序产品和系统。该方法提供了由一个或多个处理器基于在当前金属化层之后在半导体器件上执行的测量和测试数据来确定半导体器件的预测分类档位。由一个或多个处理器确定半导体器件的目标分类档位,其中目标分类档位是比预测的分类档位更高的性能的档位,并且其中目标分类档位由机器学习模型确定确定,该机器学习模型通过对半导体器件的一个或多个后续金属化层的工艺参数进行调整来确定获得的半导体器件性能水平的改进。由一个或多个处理器基于半导体器件的当前金属化层的测量和测试数据生成对半导体器件的一个或多个后续金属化层的工艺参数的调整,以及由一个或多个处理器调整半导体器件的一个或多个后续金属化层的工艺参数。
附图说明
现在将仅通过示例的方式,参考附图来描述本发明的实施例,其中:
图1是示出根据本发明的实施例的分布式数据处理环境的功能框图;
图2A描绘了根据本发明实施例的半导体芯片制造的工艺操作顺序;
图2B描绘了根据本发明实施例的半导体芯片制造的工艺操作顺序;
图3是描述根据本发明的实施例的模型生成程序的操作步骤的流程图,该模型生成程序插入在图1的分布式数据处理环境的计算设备上,以生成并训练用于确定对半导体芯片的后续金属化层进行的调整,从而使得能够瞄准更有利可图的分档的模型;
图4是根据本发明的实施例的描述工艺调整程序的操作步骤的流程图,该工艺调整程序在图1的分布式数据处理环境内的服务器上运行,以确定工艺调整以应用于半导体芯片的后续金属化层,从而实现更有利的目标档位;
图5描绘了根据本发明的实施例的能够操作地执行生成模型程序和工艺调整程序的计算设备的组件的框图。
具体实施方式
本发明的实施例认识到,通常被称为IC,半导体器件或“芯片”的半导体集成电路是针对特定性能标准设计的;但是,制造工艺的变化通常会产生功能正常但性能低于设计标准的芯片。由特定晶片生产的芯片的性能水平或特性是在制造完成时(也称为“制造”)通过测量和测试获得的。半导体制造商已经建立了称为“分档”的分类方法,其中将具有特定的保证的性能水平或性能特性的芯片分类到相应的“档位”中,并以与档位的特定性能特性相一致的价格出售。以这种方式,以设计的最高性能水平执行的芯片价格最高,而具有相同设计但由于制造工艺中的工艺变化或其他影响而测试为以较低性能水平执行的芯片被分类到较低的档位中,并以较低的价格出售。
由于满足设计性能水平的制造芯片的低成品率水平,在半导体制造商中通常实行分档。通过将芯片分类到各种性能级别的档位中,制造商可以从经过测试以降低性能阈值的执行并根据保证的性能级别进行定价的芯片中获取销售收入。例如,微处理器芯片被设计为以特定的频率速度和特定的功率性能窗口执行。如果对制成的微处理器芯片的测试表明芯片性能低于其设计标准的频率,或者在设计的功率范围之外运行,则将微处理器芯片指定为特定芯片保证可以提供的对应于速度、频率和功率标准的阈值水平的“下层档位”。满足最高档位性能标准的芯片以最高价格出售,而位于较低档位中的芯片价格更低,与其档位关联的性能标准一致。
本发明的实施例提供一种用于在半导体器件的制造期间优化金属化层以满足目标分类档位的性能水平的方法、计算机系统和计算机程序产品,其中目标档位指定具有更高性能的半导体器件级别,因此比半导体设备的最初预测档位更有利可图。后续金属化层的优化的类型和数量由训练的机器学习模型确定,该模型在金属化层完成后且在下一个金属化层之前对芯片执行接收工艺中的测量和测试数据。后续金属化层的优化是通过将工艺参数调整的进料转发到后续金属化层工艺操作来实现的;有助于改善半导体芯片的性能,从而改善对半导体芯片的指定,使其具有更高的性能和更高的利润率。下游工艺操作的调整会影响半导体器件的布线和互连属性,从而补偿早期工艺操作中通过测量和/或测试数据检测到的器件条件。后续的金属化层工艺操作中所包含的额外补偿改善了芯片性能结果,并使半导体器件可以指定到更高的档位(价格上涨),从而为制造商提高了利润。在本发明的一些实施例中,通过前馈机制动态地确定工艺操作调整并自动应用。在其他实施例中,动态地确定工艺操作调整,并且前馈机制提供对将在后续金属化层工艺中进行的调整的了解和通知。
通过机器学习技术来实现本发明的实施例,该机器学习技术确定对工艺操作的金属化层组的参数设置的调整,对参数设置的调整的结果的设备布线和互连的物理和电特性,以及最终的半导体器件性能测量和测试之间的关系。工艺参数调整的机器学习被应用于后续的制造工艺操作,从而导致补偿在较早的工艺测量和测试操作中检测到的性能下降条件的布线和互连功能。半导体器件制造工艺参数数据、工艺中测量和测试数据、最终性能测试数据以及档位性能标准,被用于生成用于机器学习模型开发的训练数据。在本发明的一些实施例中,执行附加的经验处理和测试以进一步完善和验证模型。
本发明的实施例将所生成的机器学习模型应用于从早期制造工艺操作中接收半导体芯片测量和测试数据;例如,第一组金属化层操作,并基于完成的金属化层的测量和测试数据预测芯片在当前处理阶段对准的分类档位。例如,对于完成第一工艺金属化层的半导体器件,该器件的预测档位可以是第三档位,其中第一档位与最顶部档位关联,其性能标准满足半导体器件的原始设计。机器学习模型根据芯片的第一个金属化层构建后从半导体器件接收到的测量和测试数据的预测、测量和测试数据之间的已知相关性、以及预期的最终芯片性能以及档位特定的性能标准来预测选择的档位。本发明的实施例针对从机器学习模型确定的一个或多个后续工艺操作(例如一个或多个后续金属化层组操作)进行前馈工艺参数调整。由于芯片已经被确定由于先前的工艺操作而导致性能水平下降,在随后的几组制造工艺操作期间接收到工艺调整,因此应用了对后续的金属化层组工艺操作的调整。这些调整提供了芯片的补偿特征,当芯片制造完成后进行性能测试时,这些补偿特征可以指示满足第二档位标准的性能水平,并且要求比第三档位的初始预测更高的价格。
本发明的实施例不限于特定类型的半导体芯片,并且可以包括例如微处理器、存储芯片、专用集成电路(ASIC)和其他类型的芯片。为了简洁和清楚起见,以下将使用“芯片”作为所有类型的半导体集成电路的参考。然而,术语“芯片”的使用并不旨在限制本发明实施例的应用和实施。在本发明的一些实施例中,不与金属化层构造直接相关的半导体制造工艺可以被包括在所进行的工艺参数调整中,所述工艺参数调整提供了对半导体器件的性能水平的改善。此后,出于简洁和清楚的目的,在一些实施例中,与金属化层构造不直接相关的半导体制造工艺可以包括在对“金属化层的工艺参数”的引用中。
集成电路(IC)器件的半导体制造涉及在特定直径的硅晶片上作为起始衬底执行的多个工艺步骤。每个硅晶片包括多个IC芯片,这取决于每个芯片的功能、复杂性和尺寸。电路图案和功能特征是通过各种构图、沉积和扣除操作步骤生成的,并且重复这些工艺操作步骤组以添加功能特征和电路互连的附加层。生成功能特征、电路互连和绝缘层的操作步骤组通常称为金属化层或“金属化”。
图1是根据本发明的一个实施例的功能框图,示出了半导体制造工艺的分布式数据处理环境,总体上以100表示。如本说明书中所使用的术语“分布式”描述了一种计算机系统,该计算机系统包括多个物理上不同的设备,这些设备作为单个计算机系统一起操作。图1仅提供了一种实现方式的图示,并不暗示对可以实现不同实施例的环境的任何限制。本领域技术人员可以对所描绘的环境进行许多修改,而不脱离权利要求所陈述的本发明的范围。
分布式数据处理环境100包括第一组工艺操作105、第二组工艺操作110以及“第N”组工艺操作115、测量和测试操作160,机器学习引擎140和服务器120,所有组件经由网络150彼此互连。机器学习引擎140被描述为包括生成模型程序300,而服务器120被描述为包括工艺数据存储库125、芯片测试和测量数据130、分档标准135以及工艺调整程序400。
网络150可以是,例如,电信网络、局域网(LAN)、诸如互联网的广域网(WAN)或这三者的组合,并且可以包括有线、无线、或光纤连接。网络150可以包括一个或多个有线和/或无线网络,其能够接收和发送数据、语音和/或视频信号,包括多媒体信号,其包括语音、数据和视频信息。通常,网络150可以是将支持在分布式数据处理环境100中的第一组工艺操作105、第二组工艺操作110以及由“第N”组工艺操作表示的其他工艺操作115、执行测量和测试操作160、机器学习引擎140、服务器120和其他计算设备(未显示)之间的工艺数据通信的连接和协议的任何组合。
第一组工艺操作105、第二组工艺操作110和“第N组”处理操作115代表与在晶片上建立电路化金属层相关的多个操作的相应半导体制造工艺步骤。半导体芯片工艺操作的非详尽示例清单包括:晶片表面的光刻构图、金属化沉积、化学/机械抛光、掺杂沉积、绝缘沉积、光学测量以及速度和电气测试。每个工艺操作都包括为特定工艺操作建立条件的参数和设置。参数和设置的调整通常产生对半导体器件或芯片的制造特性的改变,这反映在对晶片的芯片执行的测量和测试结果中。芯片制造的工艺操作可以包括参数和设置的自动控制,或者可以提供通过手动设置执行的控制。
第一组工艺操作105、第二组工艺操作110和“第N”组工艺操作115被描绘为分别包括第一组工艺数据107、第二组工艺数据112和第N组工艺数据117。在图1中描绘了第N组工艺数据117以表示与在半导体芯片上建立金属化层相关的一组或多组附加的工艺操作数据。本发明的实施例认识到,每个后续的金属化层组的工艺操作提供了机会来补偿在先前的金属化层上确定的降低性能的特性。第一组工艺数据107、第二组工艺数据112和第N组工艺数据117通过特定的一组工艺步骤为处理的每个晶片收集参数和设置数据。在本发明的一些实施例中,第一组工艺数据107、第二组工艺数据112和第N组工艺数据117至少暂时地保留和存储与每个特定处理的晶片相关联的工艺数据和设置,包括处理日期和时间,并且可以包括识别硅晶片的属性。在其他实施例中,第一组工艺数据107、第二组工艺数据112和第N组工艺数据117至少暂时地保留和存储与特定晶片的各个芯片相关联的工艺数据。在一些实施例中,来自第一组工艺数据107、第二组工艺数据112和第N组工艺数据117的记录数据被传输到工艺数据存储库125,该工艺数据存储库125被描绘为包括在服务器120中。在其他实施例中,工艺数据存储库125可以在服务器120(未示出)外部,但可由服务器120访问。
测量和测试操作160包括一个或多个操作,其中执行硅晶片芯片的光学、机械和电气测量和测试的各种组合。在本发明的一些实施例中,在构图和沉积金属化层例如金属化层1之后执行测量和测试操作160。测量和测试操作160确定与当前金属化层相关的芯片电路化的特性。在一些实施例中,测量和测试操作160可以包括但不限于:线高、线宽、侧壁角、绝缘衬里厚度、线边缘粗糙度(LER)、平均粒度、电容和电阻测试以及芯片之后制造完成后的频率和功耗测试。
机器学习引擎140从工艺数据存储库125接收半导体制造工艺数据,并在每个金属化层之后,通过网络150从测量和测试操作160接收半导体芯片的测量和测试数据。输入接收到的数据以生成模型程序300,其构建和训练机器学习模型,在本发明的一些实施例中,该模型通过工艺调整程序400的操作来应用。在本发明的一些实施例中,如参考图5所描绘和描述的,机器学习引擎140是通信上连接到网络150的,包括工艺调整程序400的,并且可以包括内部和外部硬件组件的计算设备。在其他实施例中,机器学习引擎可以集成在服务器120内(未示出)。
生成模型程序300从分档标准数据135接收与每个金属化层的芯片制造相关的工艺数据、测量和测试数据、以及用于对完成的半导体芯片进行分类的分档数据。在本发明的一些实施例中,生成模型程序300确定芯片金属化层的工艺参数组与特定金属化层的芯片的测量和测试数据结果之间的相关性,以及跨一个或多个金属化层应用工艺调整与通过将完成的芯片分类到各个性能档位中使用的标准之间的相关性。所确定的相关性建立了基于测量和测试数据的,由工艺参数变化(即,调整)以及所得的芯片的档位选择所导致的芯片的金属化层的特性的变化。相关性形成了基本的机器学习模型,该机器学习模型可以通过将训练数据作为监督学习应用于模型来进一步改进。在一些实施例中,训练数据包括通过在芯片金属化工艺期间的有意工艺参数变化而获得的经验结果、所得的测量和测试数据以及基于接收到的测量和测试数据的分档指定的已知预测。在一些实施例中,针对每个金属布线层(金属化层)生成训练数据,并将其用于训练机器学习模型,该机器学习模型在被训练后,通过工艺调整程序400的操作来应用。
例如,微处理器芯片的芯片制造商指定完成的制造微处理器的五个档位级别,其各自的标准基于频率性能和额定功率。示例微处理器芯片被设计为包括布线、栅极等的四个金属化层。对于每个金属化层,存在特定的布线设计和工艺操作组,例如第一组工艺操作105、第二组工艺操作110、第三组工艺操作(未示出)和第N组工艺操作115。对于每组工艺操作,都有一组工艺数据,例如第一组工艺数据107、第二组工艺数据112、第三组工艺数据(未示出)、第N组工艺数据117以及来自测量和测试操作160的相应数据,其中测量和测试数据对应于相应的工艺操作组。
生成模型程序300为四个金属化层中的每个金属化层的来自工艺数据组中的工艺操作参数与来自四个金属化层中的每个金属化层的相应测量和测试操作数据之间产生相关性,并且在一些实施例中包括调整特定的布线设计。相关关系在导致芯片布线特征测量值发生变化的关键工艺步骤中的参数设置(调整)之间建立了近似的因果关系,从而为整体芯片性能和额定功率提供了功能上的改进。
继续该示例,生成模型程序300继续接收工艺参数数据以及每个金属化层的测量和测试数据,以及所制造芯片的初始预测和最终分选档位名称。生成模型程序300将持续接收的数据连续应用于生成模型程序300的机器学习算法,并随着时间的推移不断改进模型。在本发明的一些实施例中,将由生成模型程序300进行的对模型的修改发送到工艺调整程序400,以为工艺调整程序400的操作提供最准确的模型版本。
生成模型程序300生成工艺参数调整、半导体器件的累积特性变化和分档标准之间的相关性。半导体器件的特性变化(例如电路线宽)是由工艺参数调整引起的,并且对工艺参数的调整可以跨多个金属化层应用,从而为每个附加金属化层的芯片提供了逐渐提高的性能水平。完全制造的芯片的分档标准(将芯片分类为“档位”的标准)用于确定当前预测的分类档位(初始分类档位)和工艺中芯片的潜在预计目标分类档位。在一些实施例中,可以进行设计调整,以使芯片特性改变以实现档位目标。在其他实施例中,可以在预期的金属化层内或者在半导体芯片的原始设计之外的另外的金属化层内进行另外的金属化沉积。潜在的目标分类档位是性能最高、利润最高的分类档位,可通过流程/设计调整来实现。通过应用基于确定的相关性的训练数据组来训练生成模型程序300,其中特定的工艺参数调整会产生已知的芯片特性变化,其提供已知级别的芯片特性补偿以实现下一个可销售档位级别。
服务器120可以是独立的计算设备、管理服务器、Web服务器、移动计算设备或任何其他能够接收、发送和处理数据的电子设备或计算系统。在其他实施例中,服务器120可以表示利用多个计算机作为服务器系统的服务器计算系统,例如在云计算环境中。在另一个实施例中,服务器120可以是膝上型计算机、平板计算机、上网本计算机、个人计算机(PC)、台式计算机、个人数字助理(PDA)、智能电话或任何其他能够进行编程的电子设备,其能够执行编程指令并与机器学习引擎140通信。服务器120还能够与测量和测试操作160和机器学习引擎140通信。服务器120与第一组工艺操作105、第二组工艺操作110和“第N”组工艺操作115通信,并且在本发明的一些实施例中,服务器120从来自半导体制造操作的处理数据组中接收处理数据,例如第一组工艺数据107、第二组工艺数据112、直至第N组服务器120。服务器120还可以经由网络150与分布式数据处理环境100内的其他计算设备(未示出)通信。在另一个实施例中,服务器120代表利用集群计算机和组件(例如,数据库服务器计算机、应用服务器计算机等)的计算系统,当在分布式数据处理环境100内访问时,集群计算机和组件充当无缝资源的单个池。服务器120包括工艺数据存储库125、芯片测试和测量数据130、分档标准135以及工艺调整程序400。如相对于图5更详细地描述和描述的那样,服务器120可以包括内部和外部硬件组件。
工艺数据存储库125在芯片金属化的每个级别存储用于该组工艺操作的半导体制造工艺参数数据。在本发明的一些实施例中,工艺数据存储库125是一种存储结构,而在其他实施例中,工艺数据存储库125是以一个存储设备。对于金属化、测量和测试的每一层,工艺数据存储库125将特定参数设置和操作数据与通过特定日期和时间通过操作处理的半导体芯片的特定晶片相关联。存储在工艺数据存储库125中的数据由机器学习引擎140中的生成模型程序300接收,并用于建立金属化层测量和测试结果与金属化层期间工艺操作的参数数据之间的相关性。在本发明的一些实施例中,通过例如第一组工艺数据107、第二组工艺数据112、第三组工艺数据(未示出)以及第N组工艺数据117的手动和自动记录/观察之一或组合来收集工艺数据。
芯片测试和测量数据130包括制造工艺中从每个金属化层工艺组的测量和测试操作160收集的存储数据,以及完成的半导体芯片测量和测试数据。在本发明的一些实施例中,芯片测试和测量数据130是生成模型程序300使用的芯片模型和测试数据的源,以生成金属化层的工艺参数设置与先前的金属化层的所得测量和测试数据之间的相关性。在一些实施例中,芯片测试和测量数据130包括用于制造的芯片的线下测试和测量数据,并且用于分档操作,在该分档操作中确定分配了芯片用于销售的特定档位。在一些实施例中,测量和测试数据包括电阻和电容测试,其中芯片的测试电阻和芯片的测试电容的乘积被用于确定芯片分档。在一些实施例中,作为模型训练的一部分,生成模型程序300接收测量和测试数据以及相关联的金属化工艺参数,并且模拟多个关键路径并输出给定关键路径的总延迟。
分档标准135包括与每个已完成的半导体芯片被分类到其中的档位相关的测量和测试标准。与档位关联的特定标准表示制造商标明分类到该特定档位的芯片将满足指定的性能标准。在本发明的一些实施例中,分档标准135的性能标准包括临界延迟标准(即,电阻和电容乘积(RC)),在其他实施例中,分档标准135可以包括频率和功率额定标准,例如,用于完成制造的芯片分类的档位。生成模型程序300使用分档标准135来确定制造完成之前芯片的潜在目标档位。分档标准135与工艺中的半导体芯片的先前金属化层的芯片测试和测量数据130结合使用,以确定工艺中的芯片的下一个最佳的(利润更高的)目标档位。在训练了生成模型程序300之后,分档标准135的性能标准还用于确定在工艺中的芯片的每个后续金属化层内由工艺调整程序400进行的工艺参数调整的量,以实现符合目标档位的标准的性能。
通过生成模型程序300的机器学习训练来启用工艺调整程序400。通过工艺调整程序400的操作来应用训练后的机器学习模型。在本发明的一些实施例中,机器学习模型被训练为确定具有特定金属化层特征的芯片的分档标记的预测,该特征对应于档位的标准。工艺调整程序400调用训练后的机器学习模型来确定可以手动或动态地对工艺中晶片的后续金属化层进行的工艺参数调整,这补偿了低于设计标准的先前金属化特性。可能需要对后续的金属化层进行补偿调整的金属化特性的非限制性示例可以包括:RC测量结果未能满足顶级档位指定的设计最小值,电路布线的过度变窄或结构不足以及超过最大值的临界延迟测量值。工艺调整程序400确定可以通过对后续的金属化层进行调整来实现的补偿量,并且使包含在工艺中的晶片中的芯片满足最有利的档位级标准。工艺调整程序400通过在后续金属化和制造操作中的一个或多个金属化层上施加工艺参数调整来改善晶片芯片的预期性能,从而补偿后续金属化层的布线和特征。现在将完成的芯片指定到目标档位,该档位比基于先前的金属化层测量和测试数据的原始预测更有利可图。在一些实施例中,对工艺参数的调整很小并且均匀地分布在每个金属化层上,记录小的工艺窗口,并且受益于累积效应。
例如,芯片的晶片在金属化层之后接收测量和测试数据,该金属化层基于所生成的机器学习模型指示将完成的芯片指定给具有比前两个排序档位的性能标准低的性能标准的第三档位。工艺调整程序400确定将在一个或多个后续金属化层工艺期间进行的调整,该调整将实现与目标档位(例如第二档位)相关联的性能标准,该目标档位比第三档位更有利。对于每个随后的金属化层,工艺调整程序400接收测量和测试数据,并且根据需要确定随后的金属化层工艺调整,以通过累积工艺调整实现可获得的最高档位性能水平。在本发明的一些实施例中,工艺调整程序400提供可应用于一个或多个金属化层工艺的调整信息。在其他实施例中,工艺调整程序400连接到随后的金属化层工艺的控制装置,从而使得特定的调整能够自动地应用于各个晶片。
图2A描绘了根据本发明实施例的半导体芯片制造的工艺操作序列205。工艺操作序列205概述了半导体芯片制造的步骤序列。为了简洁起见,图2A以术语“工艺步骤”总结了多个制造工艺步骤,没有明确列出各个步骤。半导体芯片制造领域的普通技术人员将认识到该概述所隐含的工艺步骤,而不背离由权利要求书所陈述并且在此通过本发明的实施例描述的本发明的范围。
工艺顺序步骤:“执行的测量1(210)”表示对半导体芯片的晶片的金属化层执行的测量和测试操作。测量数据可包括由施加到晶片的金属化层产生的电路线宽、线高、侧壁角、衬里材料的厚度、平均晶粒尺寸和线边缘粗糙度的测量。在一些实施例中,可以通过光学机器操作来执行测量。在其他实施例中,可以手动执行测量,或者以光学机器和手动测量的某种组合来执行。测试数据可以包括例如RC测量和临界延迟(CD)测量,以及其他电测试数据。
工艺顺序步骤:“工艺步骤215”表示附加的工艺步骤,其例如可以是与对在要处理的晶片上的芯片上的附加的金属化层的准备相关的工艺步骤。半导体制造工艺步骤通常从高纯度硅晶片开始,通过在晶片上沉积介电材料,通过光刻操作产生图案以及蚀刻掉材料以暴露出通孔和沟槽,来在其上施加通孔和沟槽图案。在一些实施例中,通常基于Talandalum的扩散阻挡层被沉积在通孔和沟槽中,随后是薄种子层。在一些实施例中,通孔和沟槽通过电镀填充,并且多余的电镀通过化学机械抛光去除。在其他实施例中,可以使用气相沉积方法来产生金属填充的通孔和线沟槽。在本发明的一些实施例中,金属化层包括用于测量金属化层的沟槽、通孔和其他特征以及测试金属化层的性质和性能的操作。
工艺顺序步骤:“施加的测量1调整220”表示将由工艺调整程序400确定的工艺参数调整应用于随后的金属化层以在硅晶片上制造芯片的工艺步骤。流程调整程序400基于生成的模型程序300的训练的机器学习模型,将工艺调整应用于特定的工艺操作。一旦所有制造操作步骤均完成,则流程中的芯片将被设计为满足顶级分类档位的性能阈值。基于执行的测量1(210)的结果,响应于确定确定正在处理的晶片上的半导体芯片被预测为被分类到性能标准阈值低于顶极档位的档位,将调整应用于后续的金属化层工艺步骤。执行210”。在本发明的一些实施例中,所述调整导致对随后的金属化层的小的改变,该改变改善了针对目标分类档位标准的半导体芯片的性能。分类档位的性能标准可以包括以下一项或组合:关键路径持续时间(延迟)、处理速度、频率、可靠性、功耗和特殊功能。
“工艺步骤225”包括用于工艺中的晶片上的芯片的当前金属化层的制造工艺,该工艺具有对各个工艺参数的调整。调整导致晶片上芯片的变化,相对于先前的金属化层测量和测试数据,该变化改善了芯片的性能。“工艺步骤230”包括用于完成工艺中的晶片上的芯片的当前金属化层的制造工艺。“施加的测量1的调整235”表示施加调整的后续工艺操作组。在本发明的一些实施例中,将“施加的测量1的调整235”施加到下一个随后的金属化层。在一些实施例中,将“施加的测量1的调整235”应用于由工艺调整程序400确定的工艺,其导致芯片性能朝着目标分类档位标准改善。后续工艺顺序“等等240”表示基于“执行的测量1(210)”的结果,工艺步骤的迭代性能和对金属化层的调整的应用。对工艺中的晶片上的芯片的每个金属化层施加的调整而导致对布线特性的补偿在多个金属化层上累积。来自应用调整的累积影响导致芯片性能达到或超过目标分类档位性能标准阈值,并且将芯片分类到目标分类档位。
图2B描绘了根据本发明的一个实施例的半导体芯片制造的“工艺操作序列245”。“工艺操作序列245”示出了在确定工艺参数调整并将其应用于多个金属化层以实现满足目标分类档位的制造的半导体芯片的改进性能时使用的多个测量和测试输入的示例序列。为了简洁起见,图2B以术语“工艺步骤”总结了多个制造工艺步骤,而没有明确列出各个步骤。“工艺操作序列245”包括执行与在工艺中的晶片上的芯片的金属化层相关联的第一和第二测量并且分别基于第一和第二测量将调整应用于后续工艺的组合。
工艺序列步骤:“执行的测量1(250)”表示对半导体芯片的晶片的金属化层执行的测量和测试操作。测量数据可以包括由施加到晶片上的金属化层产生的图案尺寸和衬里厚度的测量。在本发明的一些实施例中,可以自动地执行和记录测量和测试结果,而在其他实施例中,可以手动地或者以自动化和手动操作的某种组合来执行测量和测试;测试数据可以包括例如RC测量和临界延迟(CD)测量,以及其他电测试数据。
工艺顺序步骤:“工艺步骤255”表示与在测量和测试以及在工艺中的晶片上构建芯片的后续金属化层之后先前的金属化层的完成相关的工艺步骤。“执行的测量2(260)”是附加的测量和测试操作,在本发明的一个实施例中,其作为完成先前的金属化层的一部分在“工艺步骤255”之后执行,并且在其他实施例中,“执行的测量2(260)”在通过“工艺步骤255”完成的后续金属化层之后发生。
工艺顺序步骤:“施加的测量1的调整265”是操作顺序中的步骤,其中通过工艺调整程序400将工艺调整应用于下一后续金属化层的工艺参数。工艺调整是基于“执行的测量1(250)”的结果,并确定可通过应用到工艺晶片上芯片的后续金属化层的工艺调整实现的潜在目标档位。可以通过执行“工艺步骤270”来构建下一个后续的金属化层。在工艺顺序步骤:“施加的测量2的调整275”中,工艺调整程序400基于从“执行的测量2(260)”中接收的测量结果和测试数据,将工艺参数调整应用于下一个后续的金属化工艺操作组。
“工艺步骤280”构建了附加的后续金属化层,并且在“施加的测量1的调整285”和“施加的测量2的调整290”中,工艺调整程序400基于“执行的测量1(250)”和“执行的测量2(260)”这两个参数将参数调整应用到“工艺步骤280”。“工艺操作序列245”示出了示例实施例,其中执行多个测量并且基于多个测量来应用调整的组合以实现满足目标档位的阈值标准的半导体芯片性能。“等等295”示出了示例的迭代方面,其中采用多个金属化层来补偿先前的金属化层测量和测试所预测的性能下降。
图3是根据本发明的实施例的描绘在一些实施例中在机器学习引擎140上操作的生成模型程序300的操作步骤的流程图,以生成并训练用于确定对半导体芯片的后续金属化层进行调整的模型,从而实现将更多的有利可图的档位作为目标。生成模型程序300确定一系列相关性。制造工艺参数设置与所得的半导体芯片物理和功能特性之间的相关性;来自参数设置的物理和功能特性与金属化层测试结果之间的相关性;金属化测试结果与性能改进之间的相关性;以及跨一个或多个芯片金属化层构建可达到的性能改进与分类档位性能标准之间的相关性。所确定的相关性用作机器学习模型的初始基础,该模型基于监督学习进行了进一步训练。通过生成模型程序300来连续地改进训练模型,其中生成模型程序300接收应用的调整过的工艺参数数据、所得的测量和测试数据以及结束建造的性能数据作为持续的训练数据。机器学习模型基于生成模型程序300进行连续重新训练,生成模型程序300接收应用的调整后的工艺参数数据、所得的测量和测试数据以及结束建造的性能数据,作为模型的有监督或无监督训练。
生成模型程序300接收晶片工艺参数数据和相应的在线测量数据(步骤310)。生成模型程序300接收用于金属化层构建的工艺参数数据、以及与金属化层相关联的测量和测试数据。生成模型程序300针对半导体芯片制造中包括的每个金属化层接收每个工艺操作的参数数据以及测量和测试数据。在本发明的一些实施例中,生成模型程序300从第一组工艺数据107、第二组工艺数据112和第N组工艺数据117接收工艺参数数据以及测量和测试数据。在其他实施例中,从服务器120的工艺数据存储库125中获得工艺参数数据,以及测量和测试数据。
例如,第一金属化层可以包括表面准备步骤、光刻图像构图步骤、蚀刻、沉积和抛光步骤,作为第一组工艺操作105。生成模型程序300从第一组工艺操作105中接收第一组工艺数据的参数设置107。生成模型程序300还从第一组工艺操作105中获取数据。生成模型程序300还从测量和测试操作160中接收数据,该数据与第一组工艺操作105的金属化层步骤相对应。生成模型程序300接收工艺参数数据,以及测量和在晶圆上执行的每个金属化层的测试数据,用于构建半导体芯片。
生成模型程序300接收最终的晶片性能数据和分档标准(步骤320)。在接收到用于构建晶片的每个金属化层的工艺参数数据以及测量和测试数据之后,生成模型程序300接收最终芯片的性能数据。在本发明的一些实施例中,性能数据可以包以下一个或组合:频率水平、功耗、关键延迟时序和RC值的组合。在一些实施例中,性能数据是由于施加的工艺参数设置和条件而产生的设计和图案尺寸,硅晶片特性以及金属化物理和功能特性的结果。在一些实施例中,生成模型程序300从芯片测试和测量数据130接收芯片性能数据,并从分档标准135接收分档标准数据。分档标准135包括用于要分类到特定分类的芯片的性能阈值。分档标准可能取决于要分类的半导体芯片的类型。例如,微处理器芯片可以具有用于频率和额定功率/消耗的分档标准阈值。
生成模型程序300生成参数数据与测量和测试数据之间的相关性,以及测量与测试数据和性能数据之间的相关性(步骤330)。由生成模型程序300生成的相关性将制造工艺的参数数据链接到特定金属化层的测量和测试数据,并且最终将多个金属化层的累积测量和测试数据链接到整体芯片性能数据。生成的相关性为机器学习模型奠定了基础,在该模型中,工艺参数调整的效果可以预测半导体芯片的相对性能提高。在本发明的一些实施例中,工艺参数数据与半导体制造期间晶片上的芯片的物理和功能特性相关。生成模型程序300将芯片的物理和功能特性与金属化层测量和测试结果相关联,并且还将测量和测试结果与最终的芯片性能数据相关联。
例如,生成模型程序300从跨多个用于半导体芯片制造的处理的晶片的多个金属化层操作接收多个工艺数据组。对于执行的每组金属化层操作,工艺数据都与测量和测试数据相关。生成模型程序300为金属化层建立工艺参数与测量值和相应的工艺中测试数据之间的相关性关系。相关性建立了工艺参数(和设计)设置对测量和测试数据的相对影响。生成模型程序300还建立跨多个金属化层构建的迭代的测量与测试结果,以及最终半导体芯片的整体性能之间的相关关系。
生成模型程序300基于工艺参数数据和测量数据的相关性;测量数据与性能数据之间的相关性来建立机器学习模型(步骤340)。机器学习模型结构基于上面讨论的确定的相关性、以及确定在多个金属化层构建上朝着提高最终芯片性能的方向发展执行的参数调整的累积效果。生成模型程序300通过补偿后续金属化层构建中的布线特性,来确定与提高芯片性能相对应的每个金属化层的参数调整的类型和程度。机器学习模型的基于相关性的构建作为起点,随后对其进行完善和改进。
例如,金属化层的测量和测试数据来自工艺操作内的一组特定的参数设置和/或变化。生成模型程序300基于先前确定的相关性确定对接下来的三个金属化层中的特定工艺操作步骤的调整将提供对测试数据的特定水平的改进。生成模型程序300还基于生成的相关性,确定测试数据中的对应于最终芯片性能数据的特定改进量的累积改进。
在本发明的一些实施例中,生成模型程序300接收先前制造的半导体芯片的分档数据,并将分档数据与与芯片的金属化层相关联的测量和测试数据相关联。生成模型程序300使用分档数据以及分档标准数据和已知的对金属化层的测量和测试数据的调整效果参数,通过诱导跨一个或多个金属化层构建的工艺参数调整的芯片性能提高来确定而可获得的潜在目标档位来训练机器学习程序。
生成模型程序300使用选择的数据训练机器学习模型(步骤350)。在本发明的一些实施例中,有意地改变金属化层工艺参数,并与所得的测量和测试数据以及跨越多个金属化层的金属化布线上的工艺参数的累积调整输出相关联,以训练机器学习模型。在其他实施例中,通过对要施加到后续金属化层的工艺参数的选择性调整来训练机器学习模型,产生已知的相对测量和测试数据变化,以及已知的芯片性能改善的累积效应。在一些实施例中,将选择的工艺调整数据作为监督学习应用于机器学习模型,其中,对模型进行修改以更紧密地反映已知训练数据的因果关系。在一些实施例中,训练机器学习模型,以基于在完成的半导体芯片的构建中多个金属化层的工艺参数调整的累积影响的考虑来确定工艺参数选择和调整幅度。在一些实施例中,对金属化构图设计和材料选择的调整包括在工艺参数调整考虑中,以在随后的金属化层中补偿布线特性和先前金属化层的测试结果的检测,否则其可能导致对所制造的半导体芯片分类为为较低性能和/或较低可靠性级别的指定档位。由生成模型程序300训练的机器学习模型可由工艺调整程序400使用和访问。
生成模型程序300接收施加的调整后的参数数据、测量和测试数据以及所制造的半导体芯片的性能数据(步骤360)。通过生成模型程序300来连续地修改和改进机器学习模型,该模型程序300接收工艺参数数据、测量和测试数据以及半导体芯片的持续制造的最终芯片性能数据。数据被应用以连续训练机器学习模型(循环至步骤350),并适应可能随时间推移发生的小工艺或设计变化,并且生成模型程序300继续如上所述运行。
工艺调整程序400基于从一个或多个先前金属化层接收的工艺中测量和测试数据,操作由生成模型程序300生成的机器学习模型,并确定工艺参数调整以应用于后续的半导体金属化层。工艺调整程序400预测用于工艺中的半导体芯片的初始(或当前)分类档位的名称,并确定通过对后续金属化层构造应用工艺参数调整可获得的芯片的最有利的目标分类。在本发明的一些实施例中,工艺调整程序400在每个金属化层重新评估用于工艺中的半导体芯片的目标档位,并且动态地修改工艺参数调整以实现针对芯片的最有利的档位指定,其可以包括为工艺中芯片修改目标档位。
工艺调整程序400接收半导体芯片金属化层的测量和测试数据(步骤405)。工艺调整程序400接收并分析与半导体芯片制造的金属化层的设计和工艺参数相对应的测量和测试数据,以指示成品性能的特性预测。在确定影响半导体芯片的电气和功能性能的各种金属化工艺操作步骤中捕获测量和测试数据。例如,工艺调整程序400接收布线宽度和厚度测量值、以及线边缘粗糙度测量值、以及半导体芯片晶片的完整金属化层的RC测试值。布线宽度和厚度以及线边缘粗糙度的测量值可以指示电导率和信号传播属性,而电阻和电容乘积测试值可以指示延迟时间属性。所指示的属性由工艺调整程序400用于预测芯片可能的档位指定。
工艺调整程序400确定半导体芯片的预测的当前分类档位分配,并确定芯片的预计目标分类档位(步骤410),并用后续的金属化工艺参数调整进行补偿。基于由生成模型程序300生成的机器学习模型,工艺调整程序400基于从先前的金属化层接收到的测量和测试数据来预测工艺中芯片的分类档位指定(不考虑来自工艺参数调整的可能布线补偿)。如果芯片的性能保持在当前金属化测量和测试数据指示的水平,则当前分类档位是芯片被给出的指定。预测目标分类档位是由工艺调整程序400根据预测的当前分类档位确定的,并确定通过应用调整可以获得的对后续金属化层的补偿变化的程度。工艺调整程序400考虑可对其施加工艺调整的后续可用金属化层,以及在每个金属化层构建期间可获得的潜在补偿变化。在本发明的一些实施例中,在每个非最终金属化层之前执行预测电流分类档位和预测目标分类档位的确定。在每种情况下,将半导体芯片瞄准具有可通过调整补偿芯片达到的性能标准阈值的最有利的档位。
工艺调整程序400确定是否芯片被预测为顶级分类档位(判定步骤415),并且确定为芯片被预测为顶级分类档位(步骤415,“是”分支),工艺调整程序400启用继续标准工艺参数设置,而无需进行补偿工艺参数调整(步骤435)。预测用于顶级档位指定的芯片可满足最高性能级别标准,因此,在后续的金属化层构建中不需要进行其他补偿性工艺参数调整。在本发明的一些实施例中,由于来自后续金属化层的测量和/或测试数据的结果,如果工艺调整程序400确定要预测的芯片的档位具有低于顶部档位的性能标准,则工艺调整程序400可以在半导体芯片的一个或多个剩余的金属化层构造期间提供补偿工艺参数调整。
对于工艺调整程序400确定将芯片预测到除顶级档位之外的其他档位的情况下(步骤415,“否”分支),工艺调整程序400进行对一个或更多组后续的金属化层工艺步骤的前馈工艺参数调整(步骤420)。由机器学习模型启用的工艺调整程序400确定芯片的一个或多个后续(未来)金属化层构建所需的补偿变化的类型和数量,并将工艺参数调整标准前馈至适当的金属化工艺步骤。在本发明的一些实施例中,在多个工艺步骤之间以及在多个金属化层之间实施调节,从而提供累积补偿效果,并适应潜在的小工艺窗口调整。
在一些实施例中,通过向与特定工艺操作相关联的用户的通知来使工艺参数调整的前馈已知,针对该特定工艺操作的调整信息使得用户可用于实施调整。在其他实施例中,工艺调节程序400将工艺参数调节数据的前馈直接提供给工艺操作控制装置。在一些实施例中,工艺调整可以包括对布线设计和构图的调整,并且在其他实施例中,工艺调整可以包括对金属化和/或绝缘沉积的量的调整,或者包括最初未设计的附加金属化层。
例如,已经从金属化后的一组测量和测试数据确定工艺中的芯片被预测以指定从最高性能档位到第三档位,工艺调整程序400确定调整的类型和数量,以及特定工艺操作以接收调整,以补偿将预测性能降低到第三个档位指定的芯片特性。工艺调整程序400确定可以在随后的金属化层中提供足够的补偿,以将芯片从最高性能水平档位指向到第二档位作为最可获利的档位。工艺调整程序400还考虑保留在半导体芯片制造中的后续金属化层的数量,并生成用于后续金属化层的工艺参数的调整输出。工艺调整程序400通过将调整前馈给各个工艺来发送调整输出,以向芯片提供补偿变化,以实现从最高性能档位的第二档位的芯片合格的性能水平。在一些实施例中,前馈调整包括通知和细节,以在所指示的工艺操作处以及对于各个晶片的所指示的金属化层构造来实施调整。在一些实施例中,前馈调节被自动传送到控制装置并由控制装置施加以用于金属化层工艺。
在确定并提供(通过前馈)用于后续金属化操作步骤的工艺参数调节之后,工艺调节程序400对工艺中的半导体芯片执行测量和测试操作(步骤425)。施加用于各个晶片的下一金属化层构造的指定操作步骤的工艺参数调整,并且提供补偿量以实现比芯片的预期档位指定更有利的档位。在金属化层构建之后执行测量和测试,并且工艺调整程序400接收测量和测试数据。在完成调整后的参数金属化层之后执行的测量和测试数据指示或与芯片的改进量相关,该改进量可以转换为预计的性能水平,并与与特定分类档位关联的标准进行比较。
例如,已经完成第二金属化层,在第二金属化层中,工艺调整程序400应用的参数调整前馈到工艺操作步骤,在工艺中的半导体芯片上执行测量和测试操作,并且工艺调整程序400接收数据。测量数据可以包括布线宽度、形状、厚度、边缘粗糙度、晶粒结构尺寸等。测试数据可以包括电气测试,例如RC值、频率、功率和定时测试。
工艺调整程序400确定是否还需要为工艺中的半导体建立额外的金属化层(决策步骤430)。尚未建立的其他金属化层为修改工艺参数和补偿后续金属化层步骤提供了机会,因为先前金属化层导致预测的降低的性能。对于工艺调整程序400确定没有剩余的金属化层要建立(以及原始设计之外的其他层是不可能的)的情况(步骤430,“否”分支),工艺调整程序400结束,并且半导体芯片进入最后的操作步骤并进行分档指定。
对于工艺调整程序400确定要建立其他金属化层(或在原始设计之外的其他金属化层是可能的)的情况(步骤430,“是”分支),工艺调整程序400继续确定芯片的当前预测分类档位分配以及芯片的预测目标档位(步骤410)并如上所述继续。
在本发明的一些实施例中,由于包括工艺参数的调整的完成的金属化层,工艺调整程序400可以确定可以达到预计的目标分类档位,并且还可以确定即使要建立额外的金属化层,下一个最有利的档位也是无法实现的。工艺调整程序400可以省略对随后的金属化层工艺(未示出)的调整。
图5描绘了包括计算设备505的计算机系统500的组件的框图。计算设备505根据本发明的说明性实施例能够操作生成模型程序300和工艺调整程序400,并且包括类似于服务器120的组件和功能能力以及包括机器学习引擎140(图1)的计算设备。应当理解,图5仅提供了一种实现方式的图示,并且不暗示关于可以实现不同实施例的环境的任何限制。可以对所描绘的环境进行许多修改。
计算设备505包括通信结构502,其提供计算机处理器504、存储器506、持久性存储508、通信单元510和输入/输出(I/O)接口512之间的通信。通信结构502可以使用被设计用于在处理器(例如微处理器、通信和网络处理器等)、系统存储器、外围设备以及系统内的任何其他硬件组件之间传递数据和/或控制信息的任何架构来实现。例如,通信结构502可以用一个或多个总线来实现。
存储器506、高速缓冲存储器516和永久性存储器508是计算机可读存储介质。在该实施例中,存储器506包括随机存取存储器(RAM)514。通常,存储器406可以包括任何合适的易失性或非易失性计算机可读存储介质。
生成模型程序300和工艺调整程序400被存储在永久性存储器508中,以由一个或多个相应的计算机处理器504通过存储器506的一个或多个存储器执行。在该实施例中,永久性存储器508包括磁硬盘驱动器。替代地,或除了磁性硬盘驱动器之外,持久性存储装置508可以包括固态硬盘驱动器、半导体存储设备、只读存储器(ROM)、可擦可编程只读存储器(EPROM)、闪存或能够存储程序指令或数字信息的任何其他计算机可读存储介质。
持久性存储装置508使用的介质也可以是可移动的。例如,可移动硬盘驱动器可以用于永久性存储装置508。其他示例包括光盘和磁盘、拇指驱动器和智能卡,它们插入驱动器中以传输到也是永久性存储装置508一部分的另一计算机可读存储介质上。
在这些示例中,通信单元510提供与其他数据处理系统或设备的通信,所述其他数据处理系统或设备包括分布式数据处理环境100的资源,例如测量和测试操作160,以及机器学习引擎140。在这些例子中,通信单元510包括一个或多个网络接口卡。通信单元510可以通过使用物理和无线通信链路之一或二者来提供通信。生成模型程序300和工艺调整程序400可以通过通信单元510下载到永久性存储装置508。
I/O接口512允许与可以连接到计算系统500的其他设备进行数据的输入和输出。例如,I/O接口512可以提供到诸如键盘、小键盘、触摸屏和/或其他合适的输入设备的外部设备518的连接。外部设备518还可以包括便携式计算机可读存储介质,例如拇指驱动器、便携式光盘或磁盘以及存储卡。用于实践本发明的实施例的软件和数据,例如生成模型程序300和工艺调整程序400,可以被存储在这种便携式计算机可读存储介质上,并且可以经由I/O接口512被加载到持久性存储508上。I/O接口512也连接到显示器520。
显示器520提供了一种向用户显示数据的机制,并且可以是例如计算机监视器。
本文描述的程序是基于在本发明的特定实施例中为其实现的应用来识别的。然而,应当理解,本文中任何特定的程序术语仅是为了方便使用,因此本发明不应限于仅在由此类术语所标识和/或暗示的任何特定应用中使用。
本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质,其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身,诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如,通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令,并转发该计算机可读程序指令,以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本发明操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等,以及过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机可读程序指令的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
Claims (25)
1.一种用于生成机器学习模型以改进制造的半导体器件的性能水平的方法,该方法包括:
由一个或多个处理器在多个半导体器件制造期间对于执行的多个金属化层确定施加到半导体器件的金属化层的工艺参数与在所述半导体器件的金属化层之后执行的测量和测试数据之间的第一组相关性;
由一个或多个处理器确定在所述半导体器件的金属化层之后执行的测量和测试数据与所述半导体器件的预测的性能水平之间的第二组相关性;
基于所述第一组相关性和所述第二组相关性,生成机器学习模型;以及
训练所述机器学习模型以:
确定第一半导体器件的初始分类档位、目标分类档位和当前分类档位,以及
通过补偿在较早的工艺测量和测试操作中检测到的降低性能的条件,确定对后续金属化层的工艺参数的调整,从而提高所述第一半导体器件的性能水平。
2.如权利要求1所述的方法,其中,确定所述初始分类档位并确定所述第一半导体器件的所述当前分类档位包括:预测所述第一半导体器件的性能水平,其中所述性能水平包括以下一组中项目的组合的测量:电阻和电容、关键路径延迟、处理速度、频率、可靠性、功耗以及特殊特征功能。
3.如权利要求1所述的方法,其中,基于所述第一半导体器件的剩余金属化层的数量、从对金属化层的工艺参数的累积调整获得的补偿改进的量、以及确定的满足所述目标分类档位的性能标准的性能改进量来确定对所述后续金属化层的工艺参数的调整。
4.如权利要求1所述的方法,其中,所述机器学习模型通过对所述第一半导体器件的后续金属化层施加调整来确定可获得的最高性能目标分类档位,并且其中,所述后续金属化层是在所述第一半导体器件生成时执行的多个金属化层之一。
5.如权利要求1所述的方法,其中对后续金属化层工艺参数的调整包括对所述第一半导体器件的设计的调整。
6.如权利要求1所述的方法,其中,所述测量和测试数据包括来自以下组的组合:机械测量、光学测量、电气测量、手动测试、光学测试和电气测试。
7.如权利要求1所述的方法,其中,确定所述第一半导体器件的所述初始分类档位,所述目标分类档位和所述当前分类档位,以及确定对后续金属化层的预测的工艺参数的调整从而提高所述第一半导体器件的物理和电学性能水平的是根据所述第一组相关性、所述第二组相关性以及所述第一半导体的确定的当前分类档位,并且通过利用金属化层工艺参数数据、测量和测试数据以及在制造多个半导体器件期间从多个晶圆获得的性能水平数据在机器学习模型上执行监督学习技术。
8.如权利要求1所述的方法,其中,在有监督学习技术期间应用于所述机器学习模型的数据包括通过芯片金属化工艺期间由有意的工艺参数变化而获得的经验结果、所得的测量和测试数据、以及基于从大量半导体器件的制造中接收到测量和测试数据而已知的分档指定的已知预测。
9.一种用于通过提高半导体器件的性能水平来将制造的半导体器件分类到更高性能的指定分类档位中的方法,该方法包括:
由一个或多个处理器基于在当前金属化层之后在半导体器件上执行的测量和测试数据来确定半导体器件的预测分类档位;
由一个或多个处理器确定所述半导体器件的目标分类档位,其中所述目标分类档位是比所述预测的分类档位具有更高性能的档位,并且其中所述目标分类档位由机器学习模型确定,该机器学习模型通过对所述半导体器件的一个或多个后续金属化层的工艺参数进行调整来确定获得的所述半导体器件性能水平的改进;
由一个或多个处理器基于半导体器件的所述当前金属化层的测量和测试数据生成对所述半导体器件的所述一个或多个后续金属化层的所述工艺参数的调整;以及
由一个或多个处理器调整所述半导体器件的所述一个或多个后续金属化层的所述工艺参数。
10.如权利要求9所述的方法,其中,对所述一个或多个后续金属化层工艺的工艺参数的调整由所述机器学习模型确定,并且其中,跨多个金属化层的累积调整输出将所述半导体器件的性能提高到至少满足所述半导体器件目标分类档位的性能标准。
11.如权利要求9所述的方法,其中,前馈机制发送通知,所述通知包括针对所述半导体器件的后续金属化层的各个工艺的工艺参数设置调整,作为用户认识到的手动设置。
12.如权利要求9所述的方法,其中,前馈机制将对所述半导体器件的一个或多个后续金属化层的工艺参数的调整自动地传输至所述半导体器件的一个或多个后续金属化层的相应工艺。
13.如权利要求9所述的方法,其中,对所述一个或更多个后续金属化层的工艺参数的调整包括为所述半导体器件添加附加的金属化层。
14.如权利要求9所述的方法,其中,对所述工艺参数的调整包括对所述半导体器件的设计构图的调整。
15.如权利要求9所述的方法,其中,前馈机制通过程序指令连续地重新训练所述机器学习模型,以将针对所述一个或多个后续金属化层的工艺参数调整、半导体器件的性能水平测试数据、以及与该半导体器件相关联的分类档位指定传送给所述机器学习模型。
16.如权利要求9所述的方法,其中,对所述预测的当前分类档位和所述目标分类档位的确定是在每个金属化层之前执行的。
17.一种用于生成机器学习模型以改进制造的半导体器件的性能水平的计算机系统,所述计算机系统包括:
一个或多个计算机处理器、一个或多个计算机可读存储介质、存储在所述计算机可读存储介质上以由所述一个或多个处理器中的至少一个执行的程序指令,该程序指令包括:
用于为多个金属化层和多个半导体器件确定用于半导体器件制造的金属化层的工艺参数与在所述半导体器件制造的所述金属化层之后执行的测量和测试数据之间的第一组相关性的程序指令;
用于确定在所述半导体器件的所述金属化层之后执行的所述测量和测试数据与所述半导体器件的预测性能水平之间的第二组相关性的程序指令;
用于生成机器学习模型的程序指令,该机器学习模型确定对第一半导体器件的后续金属化层的工艺参数的调整,从而提高所述第一半导体器件的性能水平;以及
用于训练所述机器学习模型的程序指令,以:
确定所述第一半导体器件的初始分类档位、目标分类档位和当前分类档位,以及
通过补偿在较早的工艺测量和测试操作中检测到的降低性能的条件,确定对所述第一半导体器件的一个或多个后续金属化层的工艺参数的调整,从而提高所述第一半导体器件的性能水平。
18.如权利要求17所述的计算机系统,其中,用于确定所述第一半导体器件的所述当前分类档位的程序指令包括:预测所述第一半导体器件的性能水平,其中,所述性能水平包括以下一组中项目的组合的测量:电阻和电容、关键路径延迟、处理速度、频率、可靠性、功耗和特殊功能。
19.如权利要求17所述的计算机系统,其中所述用于确定所述第一半导体器件的所述初始分类档位、所述目标分类档位和所述当前分类档位,以及确定对后续的金属化层的工艺参数的调整,从而提高所述第一半导体器件的性能水平的程序指令是根据所述第一组相关性、所述第二组相关性以及所述第一半导体的确定的所述当前分类档位,并且通过利用金属化层工艺参数数据、测量和测试数据以及在制造多个半导体器件期间从大量晶圆获得的性能水平数据执行所述机器学习模型的有监督的学习技术。
20.如权利要求17所述的计算机系统,其中,在有监督学习技术期间应用于所述机器学习模型的数据包括通过在半导体金属化工艺期间由有意的工艺参数变化而获得的经验结果、所得的测量和测试数据、以及基于从大量半导体器件的制造中接收到测量和测试数据而已知的分档指定的已知预测。
21.一种计算机可读存储介质,用于通过提高半导体器件的性能水平来将制造的半导体器件分类到更高性能的指定分类档位,该计算机可读存储介质包括:
用于基于在当前金属化层之后在半导体器件上执行的测量和测试数据,确定所述半导体器件的预测的分类档位的程序指令;
用于确定所述半导体器件的目标分类档位的程序指令,其中所述目标分类档位是比所述预测的分类档位具有更高的性能的指定档位,并且其中所述目标分类档位由机器学习模型确定,所述机器学习模型对所述半导体器件的一个或多个后续金属化层的工艺参数进行调整来确定获得的所述半导体器件性能水平的改进;
用于基于所述半导体器件的当前金属化层的测量和测试数据,生成对所述半导体器件的所述一个或多个后续金属化层的所述工艺参数的调整;以及
用于调整所述半导体器件的所述一个或多个后续金属化层工艺的所述工艺参数的程序指令。
22.如权利要求21所述的计算机可读存储介质,其中,对所述一个或多个后续金属化层的工艺参数的所述调整包括向所述半导体器件的金属化层的原始设计添加附加的金属化层。
23.如权利要求21所述的计算机可读存储介质,其中,对所述工艺参数的所述调整包括对所述半导体器件的设计的调整。
24.一种用于通过提高半导体装置的性能水平来将制造的半导体装置分类到更高性能的指定分类档位中的计算机系统,该计算机系统包括:
一个或多个计算机处理器,
一种或多种计算机可读存储介质,
存储在所述计算机可读存储介质上的程序指令,以由所述一个或多个处理器中的至少一个执行,所述程序指令包括:
用于基于在当前金属化层之后在半导体器件上执行的测量和测试数据,确定半导体器件的预测分类档位的程序指令;
用于确定所述半导体器件的目标分类档位,其中所述目标分类档位是比所述预测的分类档位具有更高的性能的档位,并且其中所述目标分类档位由机器学习模型确定,该机器学习模型通过对所述半导体器件的一个或多个后续金属化层的工艺参数进行调整来确定获得的所述半导体器件性能水平的改进的程序指令;
用于基于半导体器件的所述当前金属化层的测量和测试数据生成对所述半导体器件的所述一个或多个后续金属化层的所述工艺参数的调整的程序指令;以及
用于调整所述半导体器件的所述一个或多个后续金属化层的所述工艺参数的程序指令。
25.如权利要求24所述的计算机系统,其中,程序指令通过程序指令连续地重新训练所述机器学习模型,以将所述半导体器件的当前金属化层的工艺参数调整和相应的性能水平测试数据传输到所述机器学习模型。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/791,451 US11049744B2 (en) | 2017-10-24 | 2017-10-24 | Optimizing semiconductor binning by feed-forward process adjustment |
US15/791,451 | 2017-10-24 | ||
PCT/IB2018/058191 WO2019082047A1 (en) | 2017-10-24 | 2018-10-22 | OPTIMIZING A SEMICONDUCTOR COMPARTMENT BY ADJUSTING A DIRECT ACTION PROCESS |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111201540A CN111201540A (zh) | 2020-05-26 |
CN111201540B true CN111201540B (zh) | 2023-07-25 |
Family
ID=66170094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880066111.9A Active CN111201540B (zh) | 2017-10-24 | 2018-10-22 | 通过前馈工艺调整优化半导体分档 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11049744B2 (zh) |
CN (1) | CN111201540B (zh) |
WO (1) | WO2019082047A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11029359B2 (en) * | 2018-03-09 | 2021-06-08 | Pdf Solutions, Inc. | Failure detection and classsification using sensor data and/or measurement data |
JP7429116B2 (ja) | 2019-12-20 | 2024-02-07 | 旭化成株式会社 | 装置、方法およびプログラム |
US20210303757A1 (en) * | 2020-03-30 | 2021-09-30 | Kla Corporation | Semiconductor fabrication process parameter determination using a generative adversarial network |
WO2021225947A1 (en) * | 2020-05-02 | 2021-11-11 | Watlow Electric Manufacturing Company | Method of monitoring a surface condition of a component |
CN113130016B (zh) * | 2020-06-04 | 2024-02-02 | 北京星云联众科技有限公司 | 一种基于人工智能的晶片质量分析评价方法 |
CN112612660B (zh) * | 2020-12-16 | 2024-02-13 | 海光信息技术股份有限公司 | 规格信息数据库创建方法、芯片挑选方法及装置和系统 |
CN113641882A (zh) * | 2021-07-06 | 2021-11-12 | 深圳天狼芯半导体有限公司 | 确定工艺角晶片的方法、装置、电子设备及可读存储介质 |
WO2023184258A1 (zh) * | 2022-03-30 | 2023-10-05 | 京东方科技集团股份有限公司 | 模型训练方法、性能预测方法、装置、设备及介质 |
CN115458422A (zh) * | 2022-09-06 | 2022-12-09 | 中国科学院半导体研究所 | 基于机器学习的半导体工艺过程控制方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107077463A (zh) * | 2014-10-02 | 2017-08-18 | 微软技术许可有限责任公司 | 远程监督关系提取器 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133582A (en) | 1998-05-14 | 2000-10-17 | Lightspeed Semiconductor Corporation | Methods and apparatuses for binning partially completed integrated circuits based upon test results |
WO2005025787A1 (ja) * | 2003-09-12 | 2005-03-24 | National Institute Of Advanced Industrial Science And Technology | 微細な液滴の形状で噴射し、積層塗布可能な金属ナノ粒子分散液 |
US7325180B2 (en) | 2003-11-26 | 2008-01-29 | Carnegie Mellon University | System and method to test integrated circuits on a wafer |
US7089143B2 (en) | 2004-04-29 | 2006-08-08 | International Business Machines Corporation | Method and system for evaluating timing in an integrated circuit |
DE102005041313B4 (de) * | 2005-08-31 | 2010-06-10 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Überwachung dynamischer Prozesse wie Elektromigration in Metallleitungen von Mikrostrukturen mit der Möglichkeit der Rekonfiguration der kristallinen Struktur |
DE102006004428B4 (de) * | 2006-01-31 | 2017-12-21 | Globalfoundries Inc. | Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen |
US7937179B2 (en) | 2007-05-24 | 2011-05-03 | Applied Materials, Inc. | Dynamic inline yield analysis and prediction of a defect limited yield using inline inspection defects |
US8041451B2 (en) | 2009-04-21 | 2011-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for bin-based control |
US8086988B2 (en) | 2009-05-18 | 2011-12-27 | International Business Machines Corporation | Chip design and fabrication method optimized for profit |
US8082055B2 (en) | 2009-07-08 | 2011-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for a bin ratio forecast at new tape out stage |
US8781792B2 (en) * | 2009-10-31 | 2014-07-15 | International Business Machines Corporation | Yield computation and optimization for selective voltage binning |
TW201117128A (en) | 2009-11-06 | 2011-05-16 | Inotera Memories Inc | Advanced WAT predict and warning system |
US9430606B2 (en) | 2010-01-30 | 2016-08-30 | Synopsys, Inc. | Failure analysis and inline defect characterization |
US8452439B2 (en) | 2011-03-15 | 2013-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device performance parmeter tuning method and system |
WO2012162485A2 (en) | 2011-05-26 | 2012-11-29 | Causata, Inc. | Real-time adaptive binning |
US8712718B1 (en) * | 2011-07-20 | 2014-04-29 | Xilinx, Inc. | Predicting performance of an integrated circuit |
US9483308B2 (en) * | 2012-06-29 | 2016-11-01 | Intel Corporation | Performance of predicted actions |
US9429619B2 (en) | 2012-08-01 | 2016-08-30 | Globalfoundries Inc. | Reliability test screen optimization |
US9575115B2 (en) * | 2012-10-11 | 2017-02-21 | Globalfoundries Inc. | Methodology of grading reliability and performance of chips across wafer |
US10145896B2 (en) * | 2013-08-06 | 2018-12-04 | Global Unichip Corporation | Electronic device, performance binning system and method, voltage automatic calibration system |
US10474774B2 (en) | 2013-09-04 | 2019-11-12 | International Business Machines Corporation | Power and performance sorting of microprocessors from first interconnect layer to wafer final test |
US11093851B2 (en) * | 2013-09-18 | 2021-08-17 | Infineon Technologies Ag | Method, apparatus and computer program product for determining failure regions of an electrical device |
KR102521159B1 (ko) | 2014-11-25 | 2023-04-13 | 피디에프 솔루션즈, 인코포레이티드 | 반도체 제조 공정을 위한 개선된 공정 제어 기술 |
US10514614B2 (en) | 2015-02-13 | 2019-12-24 | Asml Netherlands B.V. | Process variability aware adaptive inspection and metrology |
KR20160117857A (ko) * | 2015-03-31 | 2016-10-11 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
US10181185B2 (en) * | 2016-01-11 | 2019-01-15 | Kla-Tencor Corp. | Image based specimen process control |
US11144842B2 (en) * | 2016-01-20 | 2021-10-12 | Robert Bosch Gmbh | Model adaptation and online learning for unstable environments |
US10761137B1 (en) * | 2018-01-03 | 2020-09-01 | Xilinx, Inc. | Flexible manufacturing flow enabled by adaptive binning system |
-
2017
- 2017-10-24 US US15/791,451 patent/US11049744B2/en active Active
-
2018
- 2018-10-22 CN CN201880066111.9A patent/CN111201540B/zh active Active
- 2018-10-22 WO PCT/IB2018/058191 patent/WO2019082047A1/en active Application Filing
-
2021
- 2021-04-29 US US17/244,084 patent/US11869783B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107077463A (zh) * | 2014-10-02 | 2017-08-18 | 微软技术许可有限责任公司 | 远程监督关系提取器 |
Also Published As
Publication number | Publication date |
---|---|
US20210249288A1 (en) | 2021-08-12 |
US11049744B2 (en) | 2021-06-29 |
WO2019082047A1 (en) | 2019-05-02 |
US20190122911A1 (en) | 2019-04-25 |
CN111201540A (zh) | 2020-05-26 |
US11869783B2 (en) | 2024-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111201540B (zh) | 通过前馈工艺调整优化半导体分档 | |
US11410891B2 (en) | Anomaly detection and remedial recommendation | |
JP5306122B2 (ja) | 集積回路設計中の製造の影響の高速シミュレーションを行なうための装置、方法及びコンピュータ・プログラム | |
US7620921B2 (en) | IC chip at-functional-speed testing with process coverage evaluation | |
US9470743B2 (en) | Dynamic yield prediction | |
WO2019202595A1 (en) | Integrated circuit profiling and anomaly detection | |
US8769470B2 (en) | Timing closure in chip design | |
US20220261654A1 (en) | Automatic robust optimization of circuits | |
US10970448B2 (en) | Partial parameters and projection thereof included within statistical timing analysis | |
CN102299044A (zh) | 工艺控制系统及其实现方法 | |
US20090246893A1 (en) | Semiconductor integrated circuit manufacturing process evaluation method | |
US10891411B2 (en) | Hierarchy-driven logical and physical synthesis co-optimization | |
US10789400B2 (en) | Scheduling simultaneous optimization of multiple very-large-scale-integration designs | |
Yeh et al. | Prediction of the test yield of future integrated circuits through the deductive estimation method | |
US8862417B2 (en) | Systems and methods for determining adjustable wafer acceptance criteria based on chip characteristics | |
US20230087777A1 (en) | Machine learning system designs for patterning models with online and/or decentralized data | |
US20230177243A1 (en) | Processor chip timing adjustment enhancement | |
US8429584B2 (en) | Method, electronic design automation tool, computer program product, and data processing program for creating a layout for design representation of an electronic circuit and corresponding port for an electronic circuit | |
US9760673B2 (en) | Application specific integrated circuit (ASIC) test screens and selection of such screens | |
US10776543B2 (en) | Automated region based optimization of chip manufacture | |
Yeh et al. | Multiple retest systems for screening high-quality chips | |
US11984334B2 (en) | Anomaly detection method and system for manufacturing processes | |
CN111579961B (zh) | 确定芯片电性特征的方法、设备和计算机可读存储介质 | |
EP4075211A1 (en) | Prediction method and system for multivariate time series data in manufacturing systems | |
US20240135083A1 (en) | Reinforcement learning based correction of timing failures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |