CN111181546A - 包括自动自举的共源共栅驱动器的高速电压电平转换器 - Google Patents

包括自动自举的共源共栅驱动器的高速电压电平转换器 Download PDF

Info

Publication number
CN111181546A
CN111181546A CN201911106176.4A CN201911106176A CN111181546A CN 111181546 A CN111181546 A CN 111181546A CN 201911106176 A CN201911106176 A CN 201911106176A CN 111181546 A CN111181546 A CN 111181546A
Authority
CN
China
Prior art keywords
voltage
gate
transistor
driver
bootstrapped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911106176.4A
Other languages
English (en)
Inventor
J·皮格特
T·M·纽林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN111181546A publication Critical patent/CN111181546A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes

Abstract

一种用于进行高速电压电平转换的方法，所述方法包括用偏置装置将高压(HV)晶体管的HV栅极偏置到中间电压。用施加到低压(LV)晶体管的LV栅极的正电压转变激活所述LV晶体管，其中所述HV晶体管串联连接在所述LV晶体管的输出与LV漏极之间。响应于通过其间的电容器耦合到所述HV栅极的所述LV栅极上的所述正电压转变，将所述中间电压自举到经过自举的电压。使所述输出放电。由所述偏置装置的电阻和所述电容器的电容限定的时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。

Description

包括自动自举的共源共栅驱动器的高速电压电平转换器
技术领域
本公开总体上涉及电压电平转换，并且更具体地涉及具有自动自举的共源共栅驱动器的高速电压电平转换。
背景技术
许多混合信号集成电路(IC)需要不同电压域之间的电压电平转换(例如，电平移位器)。具体地，包括DC/DC电压转换器的IC通常将需要来自低压域的逻辑信号在振幅方面移位，以便与较高的电压域中的电路通信。电压电平转换经常还用于介接以不同电源电压操作的不同逻辑电路，从而平衡速度和功耗目标。此外，模拟电路经常将更高的电源电压用于更精确的操作，所述更精确的操作具有例如经过改进的信噪比。
不同电压域之间的电压电平转换带来了各种设计挑战。较低的电压电路可能需要与较高的电压进行隔离，以防止被破坏。较高的电压电路的面积和成本往往较大，并且具有更高的栅极电容，所述栅极电容使速度降低。另外，在低压域与高压域之间进行转换在传统上涉及连续电流直流(DC)偏置路径和慢信号压摆率。
发明内容
根据本发明的第一方面，提供一种高速电压电平转换器，包括：
第一P沟道场效应晶体管(PFET)，所述第一PFET包括连接到高压(HV)电源的第一源极；以及
第二PFET，所述第二PFET包括连接到所述HV电源的第二源极，所述第一PFET包括连接到所述第二PFET的第二栅极和第一电压驱动器的第一驱动器输出的第一漏极，所述第二PFET包括连接到所述第一PFET的第一栅极和第二电压驱动器的第二驱动器输出的第二漏极，第一输入连接到所述第一电压驱动器的第一驱动器输入，并且第二输入连接到所述第二电压驱动器的第二驱动器输入，其中所述第二输入具有所述第一输入的相反极性，并且所述第一电压驱动器和所述第二电压驱动器中的至少一个电压驱动器包括：
串联连接的N沟道场效应晶体管(NFET)对，所述串联连接的NFET对包括低压(LV)晶体管和HV晶体管，其中所述LV晶体管的LV栅极连接到驱动器输入，所述HV晶体管的HV漏极连接到驱动器输出，偏置装置连接在所述HV晶体管的偏置电压与HV栅极之间以在所述HV栅极上生成中间电压，并且电容器连接在所述LV栅极与所述HV栅极之间，其中响应于所述LV栅极上的第一电压转变，所述电容器将所述中间电压自举到经过自举的电压。
在一个或多个实施例中，所述第一电压转变是所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的正电压转变，并且所述中间电压被自举在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。
在一个或多个实施例中，响应于所述正电压转变而激活所述LV晶体管使所述LV晶体管的所述LV漏极上的LV漏极电压保持低于所述LV晶体管的击穿电压，而所述中间电压被自举到经过自举的电压。
在一个或多个实施例中，所述第一电压转变是在所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的所述LV栅极上的负电压转变，由此使相应的LV晶体管去激活。
在一个或多个实施例中，所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的时间常数由相应的偏置装置的电阻和相应的电容器的电容限定，并且所述时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在最小电压持续最小时间段以使所述输出放电到最小电压。
在一个或多个实施例中，所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的时间常数由所述相应的偏置装置的电阻和所述相应的电容器的电容限定，并且所述时间常数小于最大时间常数，由此在所述第一电压转变之后的负电压转变之前使所述经过自举的电压放电到所述中间电压。
在一个或多个实施例中，所述偏置装置包括PFET，所述PFET包括偏置到接地的栅极。
在一个或多个实施例中，所述偏置装置包括电阻器。
根据本发明的第二方面，提供一种用于进行高速电压电平转换的方法，包括：
用偏置装置将高压(HV)栅极偏置到中间电压，其中所述中间电压处于包括所述HV栅极的HV晶体管的HV电压范围内；
用电压脉冲的施加到低压(LV)晶体管的LV栅极的正电压转变激活所述LV晶体管，其中所述HV晶体管串联连接在所述LV晶体管的输出与LV漏极之间；
响应于通过其间连接的电容器耦合到所述HV栅极的所述LV栅极上的所述正电压转变，将所述中间电压自举到经过自举的电压；以及
使所述输出放电，其中由所述偏置装置的电阻和所述电容器的电容限定的时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。
在一个或多个实施例中，所述电压脉冲进一步包括施加到所述LV栅极的负电压转变，响应于此，所述中间电压被基本上自举到所述HV晶体管的最小操作电压，由此使所述LV晶体管去激活。
在一个或多个实施例中，所述时间常数小于最大时间常数，由此在所述电压脉冲的负电压转变之前使所述经过自举的电压放电到所述中间电压。
在一个或多个实施例中，所述偏置装置连接到LV电源，所述LV电源限定所述正电压转变的上电压。
在一个或多个实施例中，激活所述LV晶体管将所述LV晶体管的LV漏极钳位到小于所述LV晶体管的击穿电压，而所述中间电压被自举到所述经过自举的电压。
根据本发明的第三方面，提供一种高速电压电平转换器，包括：
低压(LV)晶体管，所述LV晶体管包括LV漏极、连接到输入的LV栅极以及连接到接地的LV源极，其中所述LV晶体管被配置成在施加到所述输入的电压脉冲的LV电压范围内进行操作；
高压(HV)晶体管，所述HV晶体管包括连接到所述LV漏极的HV源极、HV栅极以及连接到输出的HV漏极，其中所述HV晶体管被配置成在HV电压范围内进行操作，并且所述HV电压范围的HV最大电压大于所述LV电压范围的LV最大电压；
偏置装置，所述偏置装置连接在偏置电压与所述HV栅极之间，其中所述偏置电压被配置成将所述HV栅极偏置到所述HV电压范围的中间电压；以及
电容器，所述电容器连接在所述LV栅极与所述HV栅极之间，所述电容器被配置成响应于所述电压脉冲的正电压转变而将所述中间电压自举到经过自举的电压，其中由所述偏置装置的电阻和所述电容器的电容限定的时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。
在一个或多个实施例中，所述时间常数小于最大时间常数，由此在所述正电压转变之后的脉冲的负电压转变之前使所述经过自举的电压放电到所述中间电压。
在一个或多个实施例中，响应于所述电压脉冲的上升沿而激活所述LV晶体管将所述LV漏极钳位到小于所述LV晶体管的击穿电压，而所述中间电压被自举到所述经过自举的电压。
在一个或多个实施例中，所述偏置电压是限定所述正电压转变的上电压的LV电源。
在一个或多个实施例中，响应于施加到所述LV栅极的负电压转变，将所述中间电压基本上自举到所述HV晶体管的最小操作电压，由此使所述LV晶体管去激活。
在一个或多个实施例中，所述偏置装置包括P沟道场效应晶体管，所述P沟道场效应晶体管包括偏置到接地的栅极。
在一个或多个实施例中，所述偏置装置是电阻器。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
本发明是通过举例示出的并且不受附图限制，在附图中，相似的附图标记指示类似的元件。附图中的元件是为了简单和清楚起见而示出的并且不一定按比例绘制。
图1是用于转换电压电平的高压晶体管的实施例的示意图。
图2是根据本公开的示例实施例的自动自举的共源共栅驱动器的示意图。
图3是根据本公开的示例实施例的包括自动自举的共源共栅驱动器的高速电压电平转换器的示意图。
图4是根据图3的实施例的时序波形的图形视图。
图5是根据图3的实施例的时序波形的图形视图。
图6是根据本公开的示例实施例的用于进行高速电压电平转换的方法的流程图表示。
具体实施方式
本文中描述的实施例提供了一种高速电压电平转换器，所述高速电压电平转换器包括自动自举的低压到高压驱动器。此驱动器组合呈共源共栅布置形式的高压(HV)开关和低压(LV)开关。在一个实施例中，LV开关由标准逻辑电平信号驱动。HV开关与LV开关共源共栅并且从驱动LV开关的同一逻辑电平信号自动自举。
由于使用了具有高输入和输出电容的大HV装置，现有电平移位器具有固有延迟。本文中公开的电平移位器实施例在没有DC电流消耗的情况下通过在HV开关上生成偏置来缓和传统移位器中固有的低速度和时序可变性，响应于输入过渡，所述HV开关被进一步自举。本公开中的新电平移位器实施例部分地通过实现对LV晶体管和HV晶体管两者的寄生电容和栅极电容的减小来允许减少总体延迟(例如，中转延迟和压摆率)和时序可变性。在一些实施例中，与使用传统电平移位器相比，新电平移位器使延迟降低了50％。
有利地，减少LV晶体管和HV晶体管的电容、动态自举和偏置控制导致切换事件期间总体电荷消耗和电源噪音降低。高性能DC/DC转换器将在低压域与高压域之间进行转换的电压电平转换器用于例如功率级驱动器、诊断、配置控制和故障检测。在一个示例实施例中，新电平移位器的传播延迟通过死区时间控制(例如，要求在操作上拉装置与下拉装置之间进行切换以防止从电源到接地的交叉传导的时间)来提高DC/DC转换效率。此外，新电平移位器通过减少过度相位延迟来提高控制系统的环路响应。
图1示出了传统电压电平转换器的实施例10。实施例10包括HV晶体管12，所述HV晶体管12具有连接到输出14的漏极、连接到接地16的源极和连接到输入18的栅极。传统电平移位器中的延迟的主要原因是由于低侧HV N沟道FET(NFET)的限制造成的交叉耦合的HV P沟道场效应晶体管(FET)或PFET的有限驱动。低侧NFET在输入18处用相对较低的逻辑电压信号控制，并且被要求在输出14处通过交叉耦合的HV PFET的一个分支使较高的电压信号进行放电。因此，HV晶体管12需要较宽的沟道宽度，所述较宽的沟道宽度增加了栅极电容。实现高速电压转换强加了较大的HV晶体管12(例如，具有较宽的沟道宽度)的冲突要求，所述较大的HV晶体管12又具有较低的输入和输出电容。
参照图2，与图1相比，单个较大的HV FET用共源共栅晶体管对替代，所述共源共栅晶体管对包括自动自举和偏置，而没有DC传导。具体地说，实施例20包括HV NFET 22的源极，所述源极在节点26处连接到LV NFET 24的漏极。LV NFET 24的源极连接到接地16。在示例实施例中，接地16是DC源极，输入信号和输出信号被引用到所述DC源极并且不需要为零伏。HV NFET 22的漏极连接到输出28。LV NFET 24的LV栅极30连接到输入32。HV NFET 22的HV栅极34连接到偏置装置36，所述偏置装置36连接到偏置电压38。电容器40将LV NFET 24的LV栅极30连接到HV NFET 22的HV栅极34。
实施例20用较小的HV NFET 22和小的LV NFET 24的共源共栅替代图1的传统的较慢且较大的HV NFET 12。LV NFET 24最优地用低压(例如，逻辑电平)信号驱动，并且HVNFET 22通过用较小的电容器40进行自举来用动态“中间电压”信号驱动，所述动态“中间电压”信号大约是逻辑电平信号的两倍。HV NFET 22的HV栅极34上的中间电压是通过将HV栅极34偏置到DC电平并且通过自举输入32上的正电压转变将所述DC电平修改成瞬态电压而得到的。
在一个实施例中，逻辑电平信号标称地为1.5V，并且偏置电压38也是1.5V，其是从用于生成逻辑电平信号的电源电压中导出的。响应于输入32上的正电压转变，HV栅极34将从1.5V自举到基本上3.0V。在一个示例实施例中，与传统实施例10相比，自举HV栅极34将到PFET交叉耦合对的驱动电流增加了十倍，所述PFET交叉耦合对连接到输出28。与输入32(来自较小的栅极区域)和输出28(来自较小的漏极区域)上的减少的电容组合的驱动电流的这种增加显著地提高了电压转换速度，而不增加DC电流。
在一个实施例中，选择中间电压以在源极跟随器模式下操作HV NFET 22，同时等待输入32上的正电压转变。因此，节点26上的电压放电到低于中间电压的(HV NFET 22的)大约一个阈值电压、完全处于LV NFET 24的操作电压范围内。在将正电压转变施加到输入32时，LV NFET 24激活节点26、至少部分地使所述节点26放电并钳位住所述节点26，同时HV栅极34上的中间电压被自举到经过自举的电压。LV NFET 24比HV NFET 22激活更快，因为LV NFET 24的阈值电压比HV NFET 22的阈值电压更低。钳位住节点26保护LV NFET 24免受漏源击穿(例如，BVDSS)的影响。
在一个示例实施例中，偏置装置36是电阻器。在另一个实施例中，偏置装置36是具有偏置到接地的栅极的PFET。在另一个实施例中，偏置装置是PFET，所述PFET具有接地栅极、连接到用于逻辑电路的LV电源的漏极以及连接到HV栅极34的源极和体。在另一个实施例中，电阻器与PFET串联连接，以形成偏置装置36。
在一个例子中，电压电平移位器的实施例20在0.13微米的CMOS技术中实施，LV晶体管24分别具有2.0微米的栅极宽度和0.15微米的栅极长度，HV晶体管22分别具有4.0微米的栅极宽度和0.64微米的栅极长度，电容器具有100毫微微法的电容，偏置装置具有25.7千欧姆的电阻，并且输入32处的1.5V的输入电压在输出28处被移位成5V的电压，其中实施例20连接到一对交叉耦合的PFET。相比而言，图1的实施例10中的HV晶体管12分别具有10.0微米的栅极宽度和0.64微米的栅极长度。
图3示出了具有交叉耦合的PFET对的高速电压电平转换器的实施例50，所述交叉耦合的PFET对包括第一PFET 52和第二PFET 54。第一PFET 52的漏极和第二PFET 54的栅极连接在节点56处。第二PFET 54的漏极和第一PFET 52的栅极连接在节点58处。第一PFET 52和第二PFET 54的源极各自连接到HV电源60。节点56连接到第一电压驱动器62a。节点58连接到第二电压驱动器62b。
在一个示例实施例中，第一电压驱动器62a和第二电压驱动器62b与图2的实施例20的设计相同，包括针对偏置装置36的前述变型中的一个变型。在另一个实施例中，第一电压驱动器62a和第二电压驱动器62b中仅仅一个电压驱动器与图2的实施例20的设计相同，包括针对偏置装置36的前述变型，而另一电压驱动器基于图1的实施例10。例如，在一个实施例中，当期望减少电路的复杂性并且仅当一个转变极性需要快速度时(例如，电压驱动器62a和电压驱动器62b的相应输入32上的正电压转变或负电压转变)，电压驱动器62a或电压驱动器62b中的一个电压驱动器用非对称高速电压电平晶体管的实施例中的实施例10替代。
在实施例50中，信号源64连接在节点66与接地16之间。信号源是来自LV域的信号或“逻辑电平信号”，如使能信号、数据信号等。在一个实施例中，节点66处的信号被反相器68反相，以在连接到第一电压驱动器62a的输入节点70上生成输入信号。输入节点70上的信号被反相器72反相，以在连接到第二电压驱动器62b的输入节点74上生成输入信号。反相器76使来自节点58的输出反相，以生成输出78。
参照图3和图2，第一电压驱动器62a和第二电压驱动器62b各自分别包括HV NFET82a和82b，所述HV NFET 82a和82b分别在节点86a和86b处分别连接到LV NFET 84a和84b。LV NFET 84a和84b的LV栅极连接到相应的输入节点70和74。电容器92a和92b分别连接在LVNFET 84a与HV NFET 82a之间以及LV NFET 84b与HV NFET 82b之间。HV晶体管82a的HV栅极88a和HV晶体管82b的HV栅极88b连接到相应的偏置装置90a和90b。偏置装置90a和90b中的每一个偏置装置连接到偏置电压80。在一个实施例中，偏置电压80是LV电源。在另一个实施例中，偏置电压由相应的LV晶体管84a和84b的可靠性限制(例如，击穿电流限制或雪崩电流限制)确定，其中可靠性限制小于相应的HV晶体管82a和82b的一个阈值，所述阈值低于由偏置电压建立的中间电压，同时LV晶体管84a或84b被关闭。
在操作实施例50的一个例子中，节点66处的正电压转变将使第一电压驱动器62a去激活并且使第二电压驱动器62b激活，由此使节点58朝向接地16放电并在输出78上引起正电压转变。在一个实施例中，反相器68和72包括与LV NFET串联连接的并且由LV电源供电的LV PFET。反相器76包括与HV NFET串联连接的并且由HV电源60供电的HV PFET。
在另一个实施例中，输入节点70和74直接由各种电路驱动，所述电路包括但不限于与非门、非门、触发器、锁存器等。在另一个实施例中，输入节点70和74形成差分输入。在另一个实施例中，反相器68和76被移除，其中输入节点70直接由信号源64驱动。在另一个实施例中，反相器72被移除，并且输入节点74直接由信号源64驱动。在另一个实施例中，反相器72被移除，并且输入节点74由信号源64驱动，所述信号源64由缓冲器缓冲。
现在参照图4和图5，继续参照图1、图2和图3，进一步解释了高速电压电平转换器的操作时序。在图4中，输入信号100在大约140纳秒到141纳秒的LV电源范围内具有0伏到1.5伏的正电压转变，并且在大约160纳秒到161纳秒的LV电源范围内具有1.5到0伏的负电压转变。响应于输入信号100的正电压转变，与使用图2的新实施例20的电平转换器的输出104相比，使用图1的传统实施例10的电平转换器的输出102示出了相对较慢的压摆率和较大的延迟。类似地，响应于输入信号100的负电压转变，与使用图2的新实施例20的电平转换器的输出104相比，使用图1的传统实施例10的电平转换器的输出102示出了相对较慢的压摆率和较大的延迟。此外，输出102通过电平转换器的中转延迟比输出104的中转延迟长。
在图5中，偏置电压106示出为1.5伏。中间电压108示出了在输入32上具有正电压转变的新实施例20的电压驱动器。作为另外的例子，在实施例50中，响应于节点66上的正电压转变，中间电压108对应于第二电压驱动器62b的节点88b。如从图5中看到的，输入信号100上的正电压转变使中间电压108升到高于驱动电压110的2.4伏持续使输出104放电到最小电压(例如，基本上0伏)以下的最小时间段。类似地，输入信号100上的负电压转变使中间电压108降低到0.4伏。
参照图2、图4和图5，由偏置装置36的电阻和电容器40的电容限定的时间常数大于最小时间常数，以确保中间电压108保持高于驱动电压110持续足够长的时间，以便使输出信号104压摆到最小要求电压之下。类似地，所述时间常数小于最小时间常数，以确保中间电压108恢复(例如，放电或充电)到介于输入信号100的正电压转变与负电压转变之间的偏置电压。在本公开的各个实施例中，术语“基本上”是指处于典型的制造容差和环境容差的限制内的设计值。
参照图2和图5，图6示出了用于进行高速电压电平转换的方法120的实施例的流程图。在122处，用偏置装置36将HV栅极34偏置到中间电压。在124处，用正电压转变激活LV晶体管24。在126处，响应于正电压转变，用电容器40对中间电压进行自举。在128处，使输出28放电，其中最小时间常数将经过自举的电压保持在或高于驱动电压110持续最小时间段以使输出28放电到最小电压。
如将了解的，所公开的实施例包括至少以下各项。在一个实施例中，高速电压电平转换器包括第一P沟道场效应晶体管(PFET)，所述第一PFET包括连接到高压(HV)电源的第一源极。第二PFET包括连接到所述HV电源的第二源极。所述第一PFET包括连接到所述第二PFET的第二栅极和第一电压驱动器的第一驱动器输出的第一漏极。所述第二PFET包括连接到所述第一PFET的第一栅极和第二电压驱动器的第二驱动器输出的第二漏极。第一输入连接到所述第一电压驱动器的第一驱动器输入，并且第二输入连接到所述第二电压驱动器的第二驱动器输入。其中所述第二输入具有所述第一输入的相反极性，并且所述第一电压驱动器和所述第二电压驱动器中的至少一个电压驱动器包括：串联连接的N沟道场效应晶体管(NFET)对，所述串联连接的NFET对包括低压(LV)晶体管和HV晶体管，其中所述LV晶体管的LV栅极连接到驱动器输入，所述HV晶体管的HV漏极连接到驱动器输出，偏置装置连接在所述HV晶体管的偏置电压与HV栅极之间以在所述HV栅极上生成中间电压，并且电容器连接在所述LV栅极与所述HV栅极之间，其中响应于所述LV栅极上的第一电压转变，所述电容器将所述中间电压自举到经过自举的电压。
在另一个实施例中，一种用于进行高速电压电平转换的方法包括用偏置装置将高压(HV)栅极偏置到中间电压，其中所述中间电压处于包括所述HV栅极的HV晶体管的HV电压范围内。用电压脉冲的施加到低压(LV)晶体管的LV栅极的正电压转变激活所述LV晶体管，其中所述HV晶体管串联连接在所述LV晶体管的输出与LV漏极之间。响应于通过其间连接的电容器耦合到所述HV栅极的所述LV栅极上的所述正电压转变，将所述中间电压自举到经过自举的电压。使所述输出放电，其中由所述偏置装置的电阻和所述电容器的电容限定的时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。
在另一个实施例中，高速电压电平转换器包括低压(LV)晶体管，所述LV晶体管包括LV漏极、连接到输入的LV栅极以及连接到接地的LV源极，其中所述LV晶体管被配置成在施加到所述输入的电压脉冲的LV电压范围内进行操作。高压(HV)晶体管包括连接到所述LV漏极的HV源极、HV栅极以及连接到输出的HV漏极，其中所述HV晶体管被配置成在HV电压范围内进行操作，并且所述HV电压范围的HV最大电压大于所述LV电压范围的LV最大电压。偏置装置连接在偏置电压与所述HV栅极之间，其中所述偏置电压被配置成将所述HV栅极偏置到所述HV电压范围的中间电压。电容器连接在所述LV栅极与所述HV栅极之间。所述电容器被配置成响应于所述电压脉冲的正电压转变而将所述中间电压自举到经过自举的电压，其中由所述偏置装置的电阻和所述电容器的电容限定的时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。
尽管本文参考具体实施例描述了本发明，但是在不脱离如下面的权利要求中所阐述的本发明的范围的情况下，可以进行各种修改和改变。因此，说明书和附图应被视为具有说明性而非限制性意义，并且所有这种修改旨在包括在本发明的范围内。本文关于具体实施例描述的任何益处、优点或问题解决方案不旨在被解释为任何或所有权利要求的关键、必需或必要的特征或要素。
除非另有说明，否则如“第一”和“第二”等术语用于任意区分这种术语描述的要素。因此，这些术语不一定旨在指示这种要素的时间优先次序或其它优先次序。

Claims (10)

1.一种高速电压电平转换器，其特征在于，包括：
第一P沟道场效应晶体管(PFET)，所述第一PFET包括连接到高压(HV)电源的第一源极；以及
第二PFET，所述第二PFET包括连接到所述HV电源的第二源极，所述第一PFET包括连接到所述第二PFET的第二栅极和第一电压驱动器的第一驱动器输出的第一漏极，所述第二PFET包括连接到所述第一PFET的第一栅极和第二电压驱动器的第二驱动器输出的第二漏极，第一输入连接到所述第一电压驱动器的第一驱动器输入，并且第二输入连接到所述第二电压驱动器的第二驱动器输入，其中所述第二输入具有所述第一输入的相反极性，并且所述第一电压驱动器和所述第二电压驱动器中的至少一个电压驱动器包括：
串联连接的N沟道场效应晶体管(NFET)对，所述串联连接的NFET对包括低压(LV)晶体管和HV晶体管，其中所述LV晶体管的LV栅极连接到驱动器输入，所述HV晶体管的HV漏极连接到驱动器输出，偏置装置连接在所述HV晶体管的偏置电压与HV栅极之间以在所述HV栅极上生成中间电压，并且电容器连接在所述LV栅极与所述HV栅极之间，其中响应于所述LV栅极上的第一电压转变，所述电容器将所述中间电压自举到经过自举的电压。
2.根据权利要求1所述的高速电压电平转换器，其特征在于，所述第一电压转变是所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的正电压转变，并且所述中间电压被自举在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。
3.根据权利要求2所述的高速电压电平转换器，其特征在于，响应于所述正电压转变而激活所述LV晶体管使所述LV晶体管的所述LV漏极上的LV漏极电压保持低于所述LV晶体管的击穿电压，而所述中间电压被自举到经过自举的电压。
4.根据权利要求1所述的高速电压电平转换器，其特征在于，所述第一电压转变是在所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的所述LV栅极上的负电压转变，由此使相应的LV晶体管去激活。
5.根据权利要求1所述的高速电压电平转换器，其特征在于，所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的时间常数由相应的偏置装置的电阻和相应的电容器的电容限定，并且所述时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在最小电压持续最小时间段以使所述输出放电到最小电压。
6.根据权利要求1所述的高速电压电平转换器，其特征在于，所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的时间常数由所述相应的偏置装置的电阻和所述相应的电容器的电容限定，并且所述时间常数小于最大时间常数，由此在所述第一电压转变之后的负电压转变之前使所述经过自举的电压放电到所述中间电压。
7.根据权利要求1所述的高速电压电平转换器，其特征在于，所述偏置装置包括PFET，所述PFET包括偏置到接地的栅极。
8.根据权利要求1所述的高速电压电平转换器，其特征在于，所述偏置装置包括电阻器。
9.一种用于进行高速电压电平转换的方法，其特征在于，包括：
用偏置装置将高压(HV)栅极偏置到中间电压，其中所述中间电压处于包括所述HV栅极的HV晶体管的HV电压范围内；
用电压脉冲的施加到低压(LV)晶体管的LV栅极的正电压转变激活所述LV晶体管，其中所述HV晶体管串联连接在所述LV晶体管的输出与LV漏极之间；
响应于通过其间连接的电容器耦合到所述HV栅极的所述LV栅极上的所述正电压转变，将所述中间电压自举到经过自举的电压；以及
使所述输出放电，其中由所述偏置装置的电阻和所述电容器的电容限定的时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。
10.一种高速电压电平转换器，其特征在于，包括：
低压(LV)晶体管，所述LV晶体管包括LV漏极、连接到输入的LV栅极以及连接到接地的LV源极，其中所述LV晶体管被配置成在施加到所述输入的电压脉冲的LV电压范围内进行操作；
高压(HV)晶体管，所述HV晶体管包括连接到所述LV漏极的HV源极、HV栅极以及连接到输出的HV漏极，其中所述HV晶体管被配置成在HV电压范围内进行操作，并且所述HV电压范围的HV最大电压大于所述LV电压范围的LV最大电压；
偏置装置，所述偏置装置连接在偏置电压与所述HV栅极之间，其中所述偏置电压被配置成将所述HV栅极偏置到所述HV电压范围的中间电压；以及
电容器，所述电容器连接在所述LV栅极与所述HV栅极之间，所述电容器被配置成响应于所述电压脉冲的正电压转变而将所述中间电压自举到经过自举的电压，其中由所述偏置装置的电阻和所述电容器的电容限定的时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。
CN201911106176.4A 2018-11-13 2019-11-13 包括自动自举的共源共栅驱动器的高速电压电平转换器 Pending CN111181546A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/189,424 2018-11-13
US16/189,424 US10812080B2 (en) 2018-11-13 2018-11-13 High speed voltage level translator including an automatically bootstrapped cascode driver

Publications (1)

Publication Number Publication Date
CN111181546A true CN111181546A (zh) 2020-05-19

Family

ID=68084611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911106176.4A Pending CN111181546A (zh) 2018-11-13 2019-11-13 包括自动自举的共源共栅驱动器的高速电压电平转换器

Country Status (3)

Country Link
US (1) US10812080B2 (zh)
EP (1) EP3654529A1 (zh)
CN (1) CN111181546A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774457B (zh) * 2021-07-02 2022-08-11 瑞昱半導體股份有限公司 電位轉換器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631267A (en) * 1970-06-18 1971-12-28 North American Rockwell Bootstrap driver with feedback control circuit
US5502406A (en) 1995-03-06 1996-03-26 Motorola, Inc. Low power level shift circuit and method therefor
US5969542A (en) 1997-05-21 1999-10-19 Advanced Micro Devices, Inc. High speed gate oxide protected level shifter
GB9926070D0 (en) 1999-11-03 2000-01-12 Sgs Thomson Microelectronics Complementary logic circuit
US6642769B1 (en) 2002-07-23 2003-11-04 Faraday Technology Corporation High speed voltage level shifter with a low input voltage
US7816969B2 (en) 2002-09-26 2010-10-19 International Business Machines Corporation Level shifter circuit
US20070279091A1 (en) * 2004-09-22 2007-12-06 Mayank Goel Digital Voltage Level Shifter
DE102008056130A1 (de) 2008-11-06 2010-05-12 Micronas Gmbh Pegelschieber mit Kaskodenschaltung und dynamischer Toransteuerung
DE102009019124B4 (de) 2009-04-29 2011-11-17 Micronas Gmbh Pegelschieber mit kapazitiver Signalübertragung
CN103297034B (zh) 2012-02-28 2017-12-26 恩智浦美国有限公司 电压电平移位器
KR20160009115A (ko) 2014-07-14 2016-01-26 삼성전자주식회사 교류 전압을 정류된 전압으로 변환하기 위한 정류 회로

Also Published As

Publication number Publication date
EP3654529A1 (en) 2020-05-20
US10812080B2 (en) 2020-10-20
US20200153420A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
US6700429B2 (en) Semiconductor device
US7683668B1 (en) Level shifter
US5115150A (en) Low power CMOS bus receiver with small setup time
US7068091B1 (en) Voltage translator circuit formed using low voltage transistors
EP2965425B1 (en) Voltage level shifter with a low-latency voltage boost circuit
KR940022990A (ko) 과전압 허용 출력 버퍼 회로
US7724045B2 (en) Output buffer circuit
WO1997004528A1 (en) Low noise tri-state output buffer
US9525421B2 (en) High speed low voltage hybrid output driver for FPGA I/O circuits
US7400171B1 (en) Electronic switch having extended voltage range
JP7282599B2 (ja) ハイサイドトランジスタの駆動回路、スイッチング回路、ｄｃ／ｄｃコンバータのコントローラ
JP3240042B2 (ja) 半導体出力回路
US20070262806A1 (en) Level shifting circuit having junction field effect transistors
JP3657243B2 (ja) レベルシフタ、半導体集積回路及び情報処理システム
WO2022187175A1 (en) Integrated bus interface fall and rise time accelerator method
US10862463B1 (en) Level shifter for high-speed gate drivers
CN111181546A (zh) 包括自动自举的共源共栅驱动器的高速电压电平转换器
US6825699B2 (en) Charge pump circuit, passive buffer that employs the charge pump circuit, and pass gate that employs the charge pump circuit
US20080024188A1 (en) Junction field effect transistor level shifting circuit
EP3796557A1 (en) High common-mode transient immunity (cmti) high voltage level shifter
US7746146B2 (en) Junction field effect transistor input buffer level shifting circuit
US8674742B2 (en) Driver circuit for preventing overshoot and undershoot due to parasitic capacitance
KR100302610B1 (ko) 고전압 구동 회로
US6838920B1 (en) Enveloping curves generator circuit
JPH10339746A (ja) 高耐圧レベル検出回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination