CN111164699A - 在冗余存储器中执行行敲击刷新操作的系统和方法 - Google Patents

在冗余存储器中执行行敲击刷新操作的系统和方法 Download PDF

Info

Publication number
CN111164699A
CN111164699A CN201880063924.2A CN201880063924A CN111164699A CN 111164699 A CN111164699 A CN 111164699A CN 201880063924 A CN201880063924 A CN 201880063924A CN 111164699 A CN111164699 A CN 111164699A
Authority
CN
China
Prior art keywords
word line
redundant
wordline
adjacent
redundant word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880063924.2A
Other languages
English (en)
Inventor
J·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111164699A publication Critical patent/CN111164699A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

引导逻辑电路系统包含位翻转逻辑，所述位翻转逻辑确定与存储体的冗余字线邻近的第一相邻冗余字线，所述存储体还包含常规字线。冗余字线包含主字线，每条主字线都包含成对字线。每条成对字线包含两条冗余字线。引导逻辑电路系统还包含边界确定逻辑，所述边界确定逻辑确定冗余字线是否在冗余字线与存储体的一端或常规字线之间的边界上。引导逻辑电路系统进一步包含：主字线引导逻辑，所述主字线引导逻辑确定其中设置有与冗余字线邻近的第二相邻冗余字线的相邻主字线；和成对字线引导逻辑，所述成对字线引导逻辑确定其中设置有第二相邻冗余字线的相邻成对字线。

Description

在冗余存储器中执行行敲击刷新操作的系统和方法
技术领域
本公开的实施例总体上涉及半导体装置领域。更具体地，本公开的实施例涉及在冗余存储器中执行行敲击刷新操作。
背景技术
诸如动态随机存取存储器(DRAM)之类的半导体存储器装置可以将数据作为位存储在使用电容器和晶体管实施的存储器单元中。例如，电容器的充电状态(例如，充电或放电)可以确定存储器单元是将“1”还是“0”存储为二进制值。可以将大量存储器单元与附加逻辑一起封装到半导体存储器装置中，所述附加逻辑例如使得能够向存储器单元读取数据，从所述存储器单元写入数据以及刷新在所述存储器单元中的数据。
存储器单元可以被组织为行和列，并且每个存储器单元都可以经由包含行地址和列地址的存储器地址来访问，所述行地址和所述列地址由行地址解码器和列地址解码器处理。在经由行地址选择或激活行或字线以进行读操作之后，行中的所有存储器单元的位都被转移到形成行缓冲器的读出放大器中，然后经由列地址从所述读出放大器选择位。因为读操作将存储器单元电荷转移到行缓冲器中，所以可以重写存储器单元以保留其值(例如，在读操作之前)。写操作以类似方式对地址进行解码，所有行都被重写以改变存储器单元的一位。
然而，由于使用具有自然放电速率的电容器，因此存储器单元可能随时间丢失其状态(例如，存储的数据位)。为了防止这种状态丢失，可以周期性地重写存储器单元，过程被称为刷新。而且，存储器单元可能容易受到存储数据的随机变化的影响，所述随机变化被称为软存储器错误，并且可能归因于宇宙射线和其它原因。存在抵消软存储器错误并提高DRAM的可靠性的不同技术，其中最常使用的是纠错码(ECC)存储器及其高级变型(诸如锁步存储器)。
半导体存储器装置的密度的增加已经导致能够存储较小电荷的物理上较小的存储器单元，从而导致操作噪声容限降低，存储器单元之间的电磁相互作用的速率增加以及数据丢失的可能性增加。结果，已经观察到干扰错误，所述干扰错误是由于存储器单元干扰彼此的操作而引起的，并且表现为受影响的存储器单元中存储的位的值的随机变化。特别地，高密度存储器单元中频繁的行或字线激活(例如，在“攻击者”字线中)可能会引起相关联的字线选择线上的电压波动，这可能引发属于附近或邻近字线(例如，“受害者”字线)的电容器的放电速率高于自然放电速率。如果受影响的存储器单元在其丢失太多电荷之前没有刷新，则可能会发生这些干扰错误。这种效应称为“行敲击效应”。
使刷新受害者字线的执行复杂化是在将受害者字线重定位到冗余字线时对其进行定位。半导体存储器装置可以包含当常规字线出现故障(例如，无法正确存储数据位)时用于将数据位重定位在“常规”或非冗余存储器字线中的冗余行或字线。在一些存储器装置中，可以与常规字线不同的方式对冗余字线进行寻址。同样地，刷新存储来自与冗余字线以不同方式寻址的常规字线的重定位数据的冗余字线可以采用与刷新常规存储器字线不同的程序。
通常，攻击者字线地址可以递增和递减以确定相邻受害者字线地址，并且(存储器装置中的熔丝逻辑的)转译逻辑可以用于将相邻受害者字线地址转译为任何相关联的冗余存储器字线地址。然而，转译逻辑可能会占用存储器装置中非期望量的空间并且增加存储器装置的整体尺寸。而且，可能存在如下情况：攻击者字线已经被重定位到冗余存储器字线，但是相邻常规字线没有被重定位到攻击者字线。同样地，通常行敲击刷新操作可以刷新相邻常规字线，但是不刷新相邻冗余字线，因此不能有效地解决行敲击效应。
本公开的实施例可以针对以上提出的一个或多个问题。
附图说明
图1是示出了根据本公开的实施例的存储器装置的某些特征的简化框图；
图2是根据本公开的实施例的用于访问图1的存储器装置的字线的存储器系统的示意图；
图3是根据本公开的实施例的图1的存储器装置的存储体控制块的框图，所述存储体控制块执行行敲击刷新操作并定位重定位的字线；
图4是根据本公开的实施例的图1的存储器装置的存储体的示意图；
图5是根据本公开的实施例的图1的存储器装置的主字线引导逻辑的示意图；
图6是根据本公开的实施例的图1的存储器装置的成对字线引导逻辑的示意图；
图7是根据本公开的实施例的用于确定正确的相邻冗余字线和/或将行敲击刷新操作引导到图1的存储器装置的正确的相邻冗余字线的方法的流程图；以及
图8是根据本公开的实施例的图1的存储器装置10的存储体的示意图，所述示意图示出了图7的方法的步骤。
具体实施方式
下文将描述一个或多个具体实施例。为了努力尝试提供对这些实施例的简明描述，说明书中没有描述实际实施方案的所有特征。应当明白，在任何此类实际实施方案的发展中，如在任何工程或设计项目中，必须做出许多实施方案所特有的决定以实现开发者的具体目的，诸如符合系统相关和业务相关约束，这在不同的实施方案之间可能是不同的。而且，应当明白，此类开发工作可能是复杂和耗时的，但是对于受益于本公开的一般技术人员而言，它们将是设计、制作和制造的常规工作。
如下文详细描述的，引导逻辑可以设置在存储器装置的解码逻辑和/或存储体控制逻辑附近或当中，所述引导逻辑可以确定(例如，攻击者冗余字线的)正确的相邻冗余字线和/或将行敲击刷新操作引导到正确的相邻冗余字线。特别地，位翻转逻辑可以通过翻转攻击者冗余字线地址的最低有效位来确定第一相邻冗余字线。引导逻辑可以包含：边界确定逻辑，所述边界确定逻辑可以确定攻击者字线地址是在冗余字线与存储体的一端之间的边界上还是在冗余字线与常规字线之间的边界上；主字线引导逻辑，所述主字线引导逻辑可以确定与第二相邻冗余字线相关联的主字线(例如，八条冗余字线的束)；以及成对字线引导逻辑，所述成对字线引导逻辑可以确定与第二相邻冗余字线相关联的成对字线。通过这种方式，引导逻辑可以确定正确的相邻冗余字线并将行敲击刷新操作引导到正确的相邻冗余字线，而无需使用存储在存储器装置的熔丝逻辑中的转译逻辑来转译每个重定位的相邻冗余字线，从而节省存储器装置中的空间并且减小存储器装置的整体尺寸。
现在转到附图，图1是示出了存储器装置10的某些特征的简化框图。具体地，图1的框图是示出了存储器装置10的某些功能性的功能框图。根据一个实施例，存储器装置10可以是双倍数据速率类型第五代同步动态随机存取存储器(DDR5 SDRAM)装置。与前几代DDRSDRAM相比，DDR5 SDRAM的各种特征允许降低功耗，增加带宽并增加存储容量。
存储器装置10可以包含多个存储体12。例如，存储体12可以是DDR5 SDRAM存储体。可以在布置于双列直插式存储器模块(DIMMS)上的一个或多个芯片(例如，SDRAM芯片)上设置存储体12。应当明白，每个DIMM都可以包含多个SDRAM存储器芯片(例如，x8或x16存储器芯片)。每个SDRAM存储器芯片都可以包含一个或多个存储体12。存储器装置10表示具有多个存储体12的单个存储器芯片(例如，SDRAM芯片)的一部分。对于DDR5，存储体12可以进一步被布置以形成存储体组。例如，对于8千兆位(Gb)DDR5 SDRAM，存储器芯片可以包含被布置成8个存储体组的16个存储体12，每个存储体组包含2个存储体。例如，对于16Gb DDR5SDRAM，存储器芯片可以包含被布置成8个存储体组的32个存储体12，每个存储体组包含4个存储体。根据整个系统的应用和设计，可以利用存储器装置10上的各种其它配置、组织以及大小的存储体12。
存储器装置10可以包含命令接口14和输入/输出(I/O)接口16。命令接口14被配置为从诸如处理器或控制器之类的外部装置(未示出)提供多个信号(例如，信号15)。处理器或控制器可以向存储器装置10提供各种信号15，以促进要写入存储器装置10或从所述存储器装置读取的数据的传输和接收。
应当明白，命令接口14可以包含多个电路，诸如例如时钟输入电路18和命令地址输入电路20，以确保正确处理信号15。命令接口14可以从外部装置接收一个或多个时钟信号。通常，双倍数据速率(DDR)存储器利用系统时钟信号的差分对，在本文中称为真实时钟信号(Clk_t/)和互补时钟信号(Clk_c)。DDR的正时钟沿是指上升的真实时钟信号Clk_t/与下降的互补时钟信号Clk_c相交的点，而负时钟沿指示下降的真实时钟信号Clk_t与上升的互补时钟信号Clk_c的过渡。通常在时钟信号的正沿上输入命令(例如，读命令、写命令等)，并且在正时钟沿和负时钟沿上都传输或接收数据。
时钟输入电路18接收真实时钟信号(Clk_t/)和互补时钟信号(Clk_c)，并生成内部时钟信号CLK。内部时钟信号CLK被提供给内部时钟发生器30，诸如延迟锁相环(DLL)电路。内部时钟发生器30基于接收到的内部时钟信号CLK来生成相位控制的内部时钟信号LCLK。相位控制的内部时钟信号LCLK被提供给例如I/O接口16，并且用作用于确定读数据的输出时序的时序信号。
内部时钟信号CLK也可以被提供给存储器装置10内的各种其它部件，并且可以用于生成各种附加的内部时钟信号。例如，内部时钟信号CLK可以被提供给命令解码器32。命令解码器32可以从命令总线34接收命令信号，并且可以对命令信号进行解码以提供各种内部命令。例如，命令解码器32可以通过总线36将命令信号提供给内部时钟发生器30，以协调相位控制的内部时钟信号LCLK的生成。例如，相位控制的内部时钟信号LCLK可以用于通过IO接口16为数据计时。
进一步地，命令解码器32可以对诸如读命令、写命令、模式寄存器设置命令、激活命令等之类的命令进行解码，并经由总线路径40提供对与命令相对应的特定存储体12的访问。应当明白，存储器装置10可以包含各种其它解码器(诸如行解码器和列解码器)，以促进对存储体12的访问。在一个实施例中，每个存储体12都包含存储体控制块22，所述存储体控制块提供必要的解码(例如，行解码器和列解码器)，以及诸如时序控制和数据控制之类的其它特征，以促进对存储体12的命令和来自所述存储体的所述命令的执行。
存储器装置10基于从诸如处理器之类的外部装置接收的命令/地址信号来执行诸如读命令和写命令之类的操作。在一个实施例中，命令/地址总线可以是14位总线以容纳命令/地址信号(CA<13:0>)。使用时钟信号(Clk_t/和Clk_c)对命令接口14的命令/地址信号进行计时。命令接口可以包含命令地址输入电路20，所述命令地址输入电路被配置为例如通过命令解码器32来接收和传输用于提供对存储体12的访问的命令。另外，命令接口14可以接收芯片选择信号(CS_n)。CS_n信号使得存储器装置10能够处理导入CA<13:0>总线上的命令。使用命令在CA<13:0>总线上编码对存储器装置10内特定存储体12的访问。
另外，命令接口14可以被配置为接收多个其它命令信号。例如，可以提供片内终结命令/地址(CA_ODT)信号以促进存储器装置10内的正确阻抗匹配。重置命令(RESET_n)可以用于例如在加电期间重置命令接口14、状态寄存器、状态机等。命令接口14还可以接收命令/地址反转(CAI)信号，所述命令/地址反转信号可以被提供来例如根据用于特定存储器装置10的命令/地址路由来反转命令/地址总线上的命令/地址信号CA<13:0>的状态。还可以提供镜像(MIR)信号以促进镜像功能。基于特定应用中的多个存储器装置的配置，MIR信号可以用于对信号进行多路复用，使得它们可以被交换以实现信号到存储器装置10的某些路由。也可以提供用于促进存储器装置10的测试的各种信号，诸如测试使能(TEN)信号。例如，TEN信号可以用于将存储器装置10置于测试模式中以进行连通性测试。
命令接口14还可以用于向系统处理器或控制器提供针对可能被检测到的某些错误的警报信号(ALERT_n)。例如，如果检测到循环冗余校验(CRC)错误，则可以从存储器装置10传输警报信号(ALERT_n)。也可以生成其它警报信号。进一步地，如上所述，在诸如使用TEN信号执行的连通性测试模式之类的某些操作期间，用于从存储器装置10传输警报信号(ALERT_n)的总线和引脚可以用作输入引脚。
凭借通过IO接口16传输和接收数据信号44，可以利用上文讨论的命令和计时信号将数据发送到存储器装置10以及从所述存储器装置发送所述数据。更具体地，可以通过包含多条双向数据总线的数据路径46将数据发送到存储体12或从所述存储体中检索所述数据。通常在一条或多条双向数据总线中传输和接收通常称为DQ信号的数据IO信号。对于某些存储器装置(诸如DDR5 SDRAM存储器装置)，IO信号可以被划分为高字节和低字节。例如，对于x16存储器装置，IO信号可以被划分为与例如数据信号的高字节和低字节相对应的高IO信号和低IO信号(例如，DQ<15:8>和DQ<7:0>)。
为了在存储器装置10内允许有更高的数据速率，诸如DDR存储器装置之类的某些存储器装置可以利用数据选通信号，通常称为DQS信号。DQS信号由发送数据的外部处理器或控制器(例如，针对写命令)或由存储器装置10(例如，针对读命令)驱动。对于读命令，DQS信号实际上是具有预定模式的附加数据输出(DQ)信号。对于写命令，DQS信号用作时钟信号以捕获对应的输入数据。与时钟信号(Clk_t/和Clk_c)一样，可以将数据选通(DQS)信号作为数据选通信号的差分对(DQS_t/和DQS_c)提供以在读写期间提供差分对信令。对于某些存储器装置(诸如DDR5 SDRAM存储器装置)，DQS信号的差分对可以被划分为与例如被发送到存储器装置10和从所述存储器装置发送的数据的高字节和低字节相对应的高数据选通信号和低数据选通信号(例如，UDQS_t/和UDQS_c；LDQS_t/和LDQS_c)。
阻抗(ZQ)校准信号也可以通过IO接口16提供给存储器装置10。ZQ校准信号可以提供给参考引脚，并且用于通过在工艺、电压以及温度(PVT)值的变化中调整存储器装置10的上拉电阻和下拉电阻来调谐输出驱动器和ODT值。因为PVT特性可能会影响ZQ电阻值，所以可以将ZQ校准信号提供给ZQ参考引脚，以用于调整电阻以将输入阻抗校准为已知值。应当明白，精密电阻器通常耦合在存储器装置10上的ZQ引脚与存储器装置10外部的GND/VSS之间。该电阻器用作调整内部ODT和IO引脚的驱动强度的参考。
另外，可以通过IO接口16将回送信号(LOOPBACK)提供给存储器装置10。可以在测试或调试阶段期间使用回送信号以将存储器装置10设置为其中信号通过同一引脚回送通过存储器装置10的模式。例如，回送信号可以用于设置存储器装置10以测试存储器装置10的数据输出(DQ)。回送可以包含数据和选通两者，或者可能仅包含数据引脚。这通常旨在用于监视由存储器装置10在IO接口16处捕获的数据。
应当明白，诸如电源电路(用于接收外部VDD和VSS信号)、模式寄存器(用于定义可编程操作和配置的各种模式)、读/写放大器(用于在读/写操作期间放大信号)、温度传感器(用于感测存储器装置10的温度)等之类的各种其它部件也可以被结合到存储器装置10中。因此，应当理解，图1的框图的提供仅仅为了突出显示存储器装置10的某些功能特征以帮助随后的详细描述。
考虑到上述情况，图2是根据本公开的实施例的用于访问(例如，刷新或激活)图1的存储器装置10的字线的存储器系统60的示意图。存储器系统60可以包含前存储器存储体电路系统62，所述前存储器存储体电路系统将字线地址(例如，经由命令解码器32)提供给一个或多个存储体控制块22。前存储器存储体电路系统62可以包含多路复用器64，所述多路复用器从命令解码器32接收选择信号66，然后基于选择信号66选择存储在可跟踪要刷新的字线的计数器68(例如，列访问选通(CAS)先于行访问选通(RAS)计数器或“CBR”计数器)中的字线地址或通过外部输入(例如，经由焊盘70)的字线地址。
选择信号66可以基于被发送给命令解码器32的命令是刷新命令(以刷新一个或多个存储体12的一条或多条字线)还是激活命令(以激活存储体12的字线)。例如，当命令是刷新命令时，多路复用器64可以选择存储在CBR计数器68中的字线地址。当命令是激活命令时，多路复用器64可以选择由外部输入提供的字线地址。
然后可以将由多路复用器64选择的字线地址72发送给命令解码器32。命令解码器32可以对命令(例如，刷新命令或激活命令)进行解码，并且经由命令路径74将解码的命令发送到一个或多个存储体控制块22，并且经由行地址路径76将字线地址发送到一个或多个存储体控制块22。然后，对应的一个或多个存储体控制块22可以刷新存储在CBR计数器68中的至少字线地址，或者激活由外部输入提供的至少字线地址(例如，以执行读或写操作)。
在存储器装置10的正常操作期间，存储器装置10的行或字线可能出现故障(例如，无法正确地存储数据位)。有故障的字线中的数据可以被重定位到存储器装置10的冗余行或字线，使得可以保留数据。然而，为了检索重定位的数据，必须首先定位数据。图3是根据本公开的实施例的图1的存储器装置10的存储体22控制块的框图，所述存储体控制块执行行敲击刷新操作并定位重定位的字线。存储体控制块22可以包含行地址锁存器82或存储(例如，由图2的多路复用器64发送的)字线地址72的任何其它合适的存储装置。
存储体控制块22还可以包含行敲击刷新电路系统84，所述行敲击刷新电路系统对一个或多个存储体12的一条或多条字线86执行刷新操作以防止由于行敲击效应而导致的数据丢失。如图所示，行敲击刷新电路系统84包含种子锁存器88或将存储在行地址锁存器82中的字线地址存储为“种子字线地址”的任何其它合适的存储装置。行敲击刷新电路系统84可以根据编程方案周期性地或随机地将存储在行地址锁存器82中的字线地址存储在种子锁存器88中。在一些实施例中，例如，对于每个目标时间段，行敲击刷新电路系统84可以将存储在行地址锁存器82中的字线地址存储在种子锁存器88中。此外，如果种子字线地址是“常规”或非冗余字线86的地址，则计数器89(例如，可以将种子字线地址递增和/或递减的+1/-1计数器)可以用于确定相邻字线地址。如果种子字线地址相反是冗余字线的地址，则可以使用位翻转逻辑(如下面进一步详细讨论的)，并且可以不使用计数器89。
因为行敲击效应可能是指当目标字线(或攻击者字线)被(例如，频繁地)激活时相邻(例如，邻近)字线(或受害者字线)中的数据丢失或扰乱，所以存储体控制块22可以刷新种子字线地址(例如，种子字线地址±1)的相邻(例如，邻近)字线以抵消行敲击效应。同样地，行敲击刷新电路系统84和引导逻辑可以包含递增/递减逻辑，所述递增/递减逻辑接收存储在种子锁存器88中的种子字线地址94以确定种子字线地址92的相邻字线地址。特别地，为了确定第一相邻字线地址94，递增/递减逻辑可以仅仅翻转种子字线地址92的最低有效位(从0到1，反之亦然)。所得的字线地址94可以与被称为种子字线的“简单”相邻字线(具有种子字线地址92的字线地址)的字线相关联。然而，递增/递减逻辑可以使用更复杂的逻辑和/或时间来确定第二(例如，其余的)相邻字线地址96(“复杂”相邻字线)。同样地，当发送指示要刷新相邻字线地址94、相邻字线地址96的信号时，由于用于确定简单相邻字线地址94的时间量较短，因此递增/递减逻辑可以首先发送简单相邻字线地址94，然后发送复杂相邻字线地址96。
同样地，存储体控制块22可以包含多路复用器90，所述多路复用器可以接收要针对“常规”刷新操作(例如，被执行以由于读操作中的数据丢失而重写字线地址中的数据而不是被执行以防止行敲击效应的那些刷新操作)而刷新或者针对读或写操作而激活的字线地址72作为输入。多路复用器90还可以接收要刷新以防止行敲击效应的简单相邻字线地址94作为输入。多路复用器90可以进一步接收要刷新以防止行敲击效应的复杂相邻字线地址96作为输入。然后，多路复用器90可以输出这些字线地址72、94、96中的一个作为输出。
无论如何，字线地址72、简单相邻字线地址94或复杂相邻字线地址96都可以作为锁存字线地址98存储在行地址锁存器82中。然后可以将锁存字线地址98发送到行地址预解码器99，所述行地址预解码器可以从输入信号中提取字线地址或对所述字线地址进行解码。此外，锁存字线地址98可以被发送到熔丝逻辑100，所述熔丝逻辑可以将与存储体12的有故障的字线相对应的字线地址映射到存储体12的冗余字线的字线地址。即，在锁存字线地址98对应于已被映射到冗余字线(例如，104)的有故障的字线(例如，102)的情况下，熔丝逻辑100可以将冗余字线104的字线地址(例如，重定位的字线地址106)而不是锁存字线地址98发送到行地址预解码器99。在一些实施例中，可以从熔丝逻辑100向行地址预解码器99发送阻止信号107，以阻止启用“常规”或非冗余字线86，并且相反启用冗余字线104。这样，实际上刷新存储要刷新以防止行敲击效应的数据的字线或行。尽管冗余字线104设置在存储体12的顶部部分108中，而常规字线86设置在存储体12的底部或其余部分110中，但是应当理解，图3的存储体12中的字线的所示配置仅仅是一个示例或实施例，并且可以预期字线的任何合适的配置。
同样地，行地址预解码器99可以接收锁存字线地址98和/或重定位的字线地址106。行地址预解码器99可以对接收到的命令(例如，刷新命令或激活命令)进行解码，并且(根据接收到的命令)将解码的命令和字线地址(例如，锁存字线地址98或者(如果存在重定位的字线地址)重定位的字线地址106)发送到存储体12以进行刷新或激活。尽管行敲击刷新电路系统84、字线地址锁存器82和/或熔丝逻辑100在图3中被示出为存储体控制逻辑22的一部分，但是应当理解，这些部件可以位于存储器装置10的任何合适的部分中，诸如图2中示出的前存储器存储体电路系统62中。
然而，在一些存储器装置10中，可以与常规字线86不同的方式对冗余字线104进行寻址。同样地，熔丝逻辑100的每个熔丝块112都可以包含转译逻辑，所述转译逻辑确定目标字线的数据已经被重定位到的冗余字线的地址。实际上，第一熔丝块112可以接收简单相邻字线地址94，并且如果简单相邻字线地址94的数据被重定位到冗余字线，则第一熔丝块112的转译逻辑将输出冗余字线的字线地址。第二熔丝块112还可以接收复杂相邻字线地址96，并且如果复杂相邻字线地址96的数据被重定位到冗余字线，则第二熔丝块112的转译逻辑将输出冗余字线的字线地址。然而，这些转译逻辑可能会占用存储器装置10中的非期望量的空间并且增加存储器装置10的整体尺寸。
相反，引导逻辑114可以用于确定目标字线地址的相邻冗余字线地址。特别地，引导逻辑114可以(例如，经由行地址预解码器99)接收存储从有故障的种子字线地址92重定位的数据的重定位的种子字线地址106，并且可以确定相邻冗余字线地址，而不是被传递到重定位的种子字线地址106和相邻冗余字线地址中的每个(例如，由熔丝逻辑100的转译逻辑所确定的)。在一些实施例中，由于规范规定多对字线86一起被替换，因此有故障的种子字线地址92和简单相邻字线地址94可以一起被替换。同样地，引导逻辑114可以接收重定位的种子字线106和存储从简单相邻字线重定位的数据的重定位的种子字线地址两者。
引导逻辑114可以包含边界确定逻辑116，所述边界确定逻辑可以确定重定位的种子字线地址106是在冗余字线104的(例如，在冗余字线104与存储体12的一端之间的)边界118上还是在冗余字线104与常规字线86之间的边界120上。引导逻辑114还可以包含主字线引导逻辑122，所述主字线引导逻辑可以确定与相邻冗余字线相关联的主字线。引导逻辑114可以进一步包含成对字线引导逻辑124，所述成对字线引导逻辑可以确定与相邻冗余字线相关联的成对字线，如下面进一步讨论的。
如图所示，引导逻辑114设置在行地址预解码器99中。然而，可以预期，引导逻辑114可以设置在存储器装置10的任何合适的部件或部分中，存储体控制块22的另一部分或者存储体控制块22的外部。同样地，可以减少转译逻辑的量或数量，甚至熔丝逻辑100中的熔丝块112的量或数量，因此减小了存储器装置10的整体尺寸和复杂性。
出于时序目的，如果存储器装置10以FGR(细粒度刷新)1x模式操作，则单个刷新命令可以对存储体12的两组字线执行两次刷新操作。每组字线都可以包含存储体12的多条字线。例如，第一刷新操作可以刷新存储体12的四条字线(例如，与偶数字线地址000、偶数字线地址010、偶数字线地址100、偶数字线地址110相对应)，而第二刷新操作可以刷新存储体12的另外四条字线(例如，与奇数字线地址001、奇数字线地址011、奇数字线地址101、奇数字线地址111相对应)。在一些实施例中，在存储体12中可以有216条字线，并且用于存储体12的对应寻址方案可以长达16位(例如，RA[15:0]，其中RA指的是行或字线地址)。
存储器装置10可以通过(使用刷新所有存储体“REFab”命令)同时刷新所有存储体12或通过(使用多个刷新相同存储体“REFsb”命令)刷新多组存储体12来刷新其存储体12。作为使用多个REFsb命令来刷新存储体12的示例，存储体12可以被划分为两组存储体(例如，偶数存储体和奇数存储体)，并且存储器装置10可以使用REFsb(偶数)命令刷新偶数存储体，并使用REFsb(奇数)命令刷新奇数存储体。
当存储器装置以FGR 1x模式操作时，可以在大约195纳秒(ns)内同时执行刷新所有存储体12的REFab命令，并且可以在大约130ns内执行刷新一组存储体12的REFsb命令。在FGR 1x模式下，任一个的刷新间隔可以为大约3.9微秒(μs)。
如果存储器装置以FGR 2x模式操作，则单个刷新命令可以刷新存储体12的一条或多条字线。当存储器装置以FGR 2x模式操作时，REFab命令和REFsb命令可以各自在大约100ns内执行。在FGR 1x模式下，任一个的刷新间隔可以为大约1.95μs。
因为防止行敲击效应包含刷新两条字线(例如，到攻击者字线的两条相邻受害者字线)，所以在FGR 1x模式下，为了方便起见，行敲击刷新操作可以使用常规刷新操作的时序。即，因为处于FGR 1x模式的存储器装置10针对单个刷新命令对存储体12的两组字线执行两次常规刷新操作，所以存储器装置10还可以执行两次行敲击刷新操作(对两条相邻受害者字线中的每个执行一次)而不是单个刷新命令或用于单个刷新命令的相同持续时间。类似地，在其中存储器装置10针对单个刷新命令对存储体12的一个或多个字执行一次刷新操作的FGR 2x模式中，存储器装置10可以执行两次行敲击刷新操作(对两条相邻受害者字线中的每个执行一次)而不是两个刷新命令或用于两个刷新命令的相同持续时间。
图4是根据本公开的实施例的图1的存储器装置10的存储体12的示意图。如图所示，存储体12可以被划分为部分130，每个部分都是可寻址的。每个部分130都可以包含冗余字线104，所述冗余字线可以被组织在(例如，八条)冗余字线104的束132中，每个束132称为主字线132。每条主字线132都可以是可寻址的，并且被进一步划分为冗余字线104的对134，也称为成对或“phi”字线134。每条成对字线134也都可以是可寻址的。
例如，在存储体12中可以有216条字线，并且用于存储体12的对应寻址方案可以长达16位(例如，RA[15:0])。作为示例，存储器装置10可以被划分为十六个(即，24个)部分130。同样地，字线地址的前四位(例如，RA[15:12])可以表示字线的部分130。冗余字线地址的接下来的九位(例如，RA[11:3])可以表示部分130的主字线132。字线地址的最后三位(例如，RA[2:0])可以表示主字线132的目标冗余字线104。
由于冗余字线104的配置和组织，引导逻辑114可以使用与冗余字线104相关联的寻址方案，以确保刷新正确的冗余字线104以防止行敲击效应。特别地，为了确定第一(或简单)相邻冗余字线地址，行敲击刷新电路系统84的位翻转逻辑115可以仅仅翻转重定位的种子字线地址106的最低有效位(从0到1，反之亦然)。在其它实施例中，熔丝逻辑100和/或行地址预解码器99可以翻转重定位的种子字线地址106的最低有效位。这是因为由于相邻冗余字线地址可以与重定位的种子字线地址106共享相同的成对字线134和相同的主字线132，所以可以将简单相邻冗余字线地址直接发送到存储体控制器22和/或存储体12。然而，引导逻辑114可以使用更复杂的逻辑和/或时间来确定第二(或复杂)相邻冗余字线地址。同样地，当发送指示要刷新相邻冗余字线地址的信号时，由于与确定复杂相邻冗余字线地址相比用于接收简单相邻冗余字线地址所花费的时间量更短，引导逻辑114可以首先发送简单相邻冗余字线地址，然后在确定复杂相邻冗余字线地址之后发送复杂相邻冗余字线地址。
考虑到这种情况，引导逻辑114包含边界确定逻辑116，所述边界确定逻辑可以确定重定位的种子字线地址106是在冗余字线104的(例如，在冗余字线104与存储体12的一端之间的)边界118上还是在冗余字线104与常规字线86之间的边界120上。如果重定位的种子字线地址106在边界118、120上，则引导逻辑114可以确定不存在要刷新以防止行敲击效应的复杂相邻冗余字线地址。在一些实施例中，如果重定位的种子字线地址106在冗余字线104与常规字线86之间的边界120上，则引导逻辑114可以确定最终常规字线86(例如，与重定位的种子字线邻近的常规字线86)可以被刷新。
另外，引导逻辑114可以包含主字线引导逻辑122，所述主字线引导逻辑将行敲击刷新操作引导到正确的主字线132。特别地，如果边界确定逻辑116确定重定位的种子字线地址106不在边界118、120上，则边界确定逻辑116可以将重定位的种子字线地址106传递给主字线引导逻辑122。
图5是根据本公开的实施例的图1的存储器装置10的主字线引导逻辑122的示意图。主字线引导逻辑122可以从边界确定逻辑116接收RWLSeed信号150作为输入，所述信号指示输入字线地址(例如，重定位的种子字线地址106)是否不在冗余字线104的(例如，在冗余字线104与存储体12的一端之间的)边界上也不在冗余字线104与常规字线86之间的边界120上。主字线引导逻辑122还可以接收RRPH[3]信号152作为输入，所述信号指示输入字线地址是否设置在主字线132的第四(例如，最终)成对字线134中。主字线引导逻辑122可以进一步接收RA[0]信号154作为输入，所述信号指示输入字线地址的最低有效位。主字线引导逻辑122可以将信号152、信号154传递到与非门156，然后传递到反相器158，所述反相器可以输出MWLUp信号160，所述信号指示复杂相邻冗余字线地址设置在主字线132中高于其中设置有输入字线地址的主字线132。
特别地，如果RRPH[3]信号152为高，因此指示输入字线地址设置在主字线132的第四(例如，最终)成对字线134中，并且RA[0]信号154(例如，输入字线地址的最低有效位)为低，则位翻转逻辑115可以通过翻转输入字线地址的最低有效位来确定简单相邻冗余字线地址。同样地，复杂相邻冗余字线地址在输入字线地址下方，并且在同一主字线132中。同样地，MWLUp信号160可以为低。然而，如果RRPH[3]信号152和RA[0]信号154都为高，则复杂相邻冗余字线地址在输入字线地址上方，因此在不同的主字线132中。同样地，MWLUp信号160可以为高。
主字线引导逻辑122还可以接收RRPH[0]信号162作为输入，所述信号指示输入字线地址是否设置在主字线132的第一成对字线134中。主字线引导逻辑122可以通过反相器164传递RA[0]信号154，并且将所得信号、RWLSeed信号150以及RRPH[0]信号162发送到与非门166，然后发送到反相器168，所述反相器可以输出MWLDn信号170，所述信号指示复杂相邻冗余字线地址设置在主字线132中低于其中设置有输入字线地址的主字线132。
特别地，如果RRPH[0]信号162为高，因此指示输入字线地址设置在主字线132的第一成对字线134中，并且RA[0]信号154(例如，输入字线地址的最低有效位)为高，则位翻转逻辑115可以通过翻转输入字线地址的最低有效位来确定简单相邻冗余字线地址。同样地，复杂相邻冗余字线地址在输入字线地址上方，并且在同一主字线132中。同样地，MWLDn信号170可以为低。然而，如果RRPH[0]信号162为高并且RA[0]信号154为低，则复杂相邻冗余字线地址在输入字线地址下方，因此在不同的主字线132中。同样地，MWLDn信号170可以为高。
主字线引导逻辑122可以将MWLUp信号160和MWLDn信号170发送到或非门172以生成NoUpDn信号174，所述信号指示复杂相邻冗余字线地址不在主字线132中低于或高于其中设置有输入字线地址的主字线132。特别地，如果NoUpDn信号174为高，则复杂相邻冗余字线地址可以在其中设置有输入字线地址的相同主字线132中。
然后，主字线引导逻辑122可以将MWLUp信号160、MWLDn信号170以及NoUpDn信号174发送到多路复用器176、多路复用器178。多路复用器176还可以接收指示是其中设置有输入字线地址的主字线132的邻居(例如，在下主字线下方)的第一主字线132的RRMWL[0]信号182、指示也是其中设置有输入字线地址的主字线132的邻居(例如，在主字线上方)的第二主字线132的RRMWL[1]信号180以及来自VSS电压源188的信号186作为输入。放大窗口177示出了多路复用器176以及多路复用器178和图6中的多路复用器(即，228、230、232、234)的路由，如下所述。多路复用器176可以向缓冲器190输出信号，所述缓冲器继而输出SteertoMWL[1]信号192，所述信号指示引导逻辑114应当将行敲击刷新操作引导到其中设置有输入字线地址的主字线132上方的相邻主字线的第二冗余字线。尽管该示例采取了两条主字线132，但是应当理解，本公开适用于任何合适数量的主字线132。
多路复用器178可以接收RRMWL[1]信号180、RRMWL[0]信号182以及来自VSS电压源196的信号194作为输入。多路复用器178可以向缓冲器198输出信号，所述缓冲器继而输出SteertoMWL[0]信号200，所述信号指示引导逻辑114应当将行敲击刷新操作引导到其中设置有输入字线地址的主字线132下方的相邻主字线的第一主冗余字线。
然后，主字线引导逻辑电路122可以输出SteertoMWL[1]信号192和SteertoMWL[0]信号200，以指示是否将行敲击刷新操作引导到与其中设置有输入字线地址的主字线132不同的主字线132以及引导到哪条主字线132。应当理解，图5的主字线引导逻辑122的示意图中示出的配置和部件仅仅是示例，并且可以预期可以将行敲击刷新操作引导到正确的主字线132的任何合适的配置和部件。
而且，引导逻辑114可以包含成对字线引导逻辑124，所述成对字线引导逻辑将行敲击刷新操作引导到正确的成对字线134。特别地，如果主字线引导逻辑122确定复杂相邻冗余字线设置在其中设置有输入字线的相同主字线132中，则主字线引导逻辑122可以将重定位的种子字线地址106传递到成对字线引导逻辑124。
图6是根据本公开的实施例的图1的存储器装置10的成对字线引导逻辑124的示意图。成对字线引导逻辑124可以从边界确定逻辑116接收RWLSeed信号150作为输入，所述信号指示输入字线地址(例如，重定位的种子字线地址106)是否不在冗余字线104的(例如，在冗余字线104与存储体12的一端之间的)边界上也不在冗余字线104与常规字线86之间的边界120上。成对字线引导逻辑124可以接收RA[0]信号154作为输入，所述信号指示输入字线地址的最低有效位。成对字线引导逻辑124可以将信号150和信号154传递给与非门210，然后传递给反相器212，所述反相器可以输出RAOdd信号214，所述信号指示输入字线地址(例如，输入字线地址的最低有效位)是否为奇数。成对字线引导逻辑124还可以通过反相器216传递RA[0]信号154，并且将所得信号和RWLSeed信号150发送到与非门218，然后发送到反相器220，所述反相器可以输出RAEven信号222，所述信号指示输入字线地址是否为偶数。成对字线引导逻辑124可以将RAOdd信号214和RAEven信号222发送到或非门224以生成NoNeighbor信号226，所述信号指示因为成对字线引导逻辑124可以用于常规刷新操作(例如，被执行以由于读操作数据丢失而重写字线地址中的数据而不是被执行以防止行敲击效应的那些刷新操作)或者被激活用于读或写操作以及当种子字线的数据尚未重定位到冗余字线时，输入字线可能不具有相邻冗余字线。
然后，成对字线引导逻辑124可以将RAOdd信号214、RAEven信号222以及NoNeighbor信号226发送到多路复用器228、多路复用器230、多路复用器232、多路复用器234。每个多路复用器228、230、232、234都可以接收与其中设置有输入字线地址的主字线132的成对字线134相关联的一组四个信号236、238、240、242中的三个信号作为输入。如图所示，多路复用器228接收：RRPH[3]信号242，所述信号与其中设置有输入字线地址的主字线132的第四成对字线134相关联；RRPH[0]信号236，所述信号与其中设置有输入字线地址的主字线132的第一成对字线134相关联；以及RRPH[2]信号240，所述信号与其中设置有输入字线地址的主字线132的第三成对字线134相关联。多路复用器228可以向缓冲器244输出信号，所述缓冲器继而输出SteertoRRPH[3]信号246，所述信号指示引导逻辑114应当将行敲击刷新操作引导到其中设置有输入字线地址的主字线132的第四成对字线134。
类似地，多路复用器230可以接收RRPH[2]信号240、RRPH[3]信号242以及与其中设置有输入字线地址的主字线132的第二成对字线134相关联的RRPH[1]信号238。多路复用器230可以向缓冲器248输出信号，所述缓冲器继而输出SteertoRRPH[2]信号250，所述信号指示引导逻辑114应当将行敲击刷新操作引导到其中设置有输入字线地址的主字线132的第三成对字线134。
此外，多路复用器232可以接收RRPH[1]信号238、RRPH[2]信号240以及RRPH[0]信号236，并且可以向缓冲器252输出信号，所述缓冲器继而输出SteertoRRPH[1]信号254，所述信号指示引导逻辑114应当将行敲击刷新操作引导到其中设置有输入字线地址的主字线132的第二成对字线134。
而且，多路复用器234可以接收RRPH[0]信号236、RRPH[1]信号238以及RRPH[3]信号242，并且可以向缓冲器256输出信号，所述缓冲器继而输出SteertoRRPH[0]信号258，所述信号指示引导逻辑114应当将行敲击刷新操作引导到其中设置有输入字线地址的主字线132的第一成对字线134。
然后，成对字线引导逻辑124可以输出SteertoRRPH[3]信号246、SteertoRRPH[2]信号250、SteertoRRPH[1]信号254以及SteertoRRPH[0]信号258，以指示将行敲击刷新操作引导到其中设置有输入字线地址的主字线132的哪一条成对字线134。应当理解，图6的成对字线引导逻辑134的示意图中示出的配置和部件仅仅是示例，并且可以预期可以将行敲击刷新操作引导到正确的成对字线134的任何合适的配置和部件。通过这种方式，引导逻辑114可以确定正确的相邻冗余字线和/或将行敲击刷新操作引导到正确的相邻冗余字线，而无需使用存储在熔丝逻辑100中的转译逻辑来转译每个重定位的相邻冗余字线，从而节省存储器装置10中的空间并且减小存储器装置10的整体尺寸。
图7是根据本公开的实施例的用于确定正确的相邻冗余字线和/或将行敲击刷新操作引导到图1的存储器装置10的正确的相邻冗余字线的方法270的流程图。方法270可以由可以翻转种子字线地址的最低有效位、确定种子字线地址是存储体的第一冗余字线地址还是最终冗余字线地址、确定冗余字线地址是第一冗余字线地址还是最终冗余字线地址主字线并且刷新字线的任何合适的装置或装置组合来执行。尽管使用特定顺序的步骤描述了方法270，但是应当理解，本公开预期所描述的步骤可以按与所示顺序不同的顺序来执行，并且某些所描述的步骤可以被完全跳过或省略。在一些实施例中，方法270的至少一些步骤可以由引导逻辑114执行，如下所述。然而，应当理解，诸如引导逻辑114、刷新电路系统84、计数器89、熔丝逻辑100、行地址预解码器99等之类的任何合适的逻辑、电路系统或部件都可以执行方法270。
如图所示，刷新电路系统84接收(程序框272)种子字线地址(例如，攻击者字线地址)。特别地，种子字线地址可以存储在种子锁存器88中。
位翻转逻辑115确定(程序框274)种子字线地址的简单相邻字线地址。例如，位翻转逻辑115可以翻转种子字线地址的最低有效位以确定种子字线地址的简单相邻冗余字线地址。同样地，如果种子字线地址的最低有效位为0，则位翻转逻辑115可以将最低有效位翻转为1，以确定简单相邻冗余字线地址。如果种子字线地址的最低有效位为1，则位翻转逻辑115可以将最低有效位翻转为0，以确定简单相邻冗余字线地址。
熔丝逻辑100确定(判定框276)种子字线(具有种子字线地址)是否为冗余字线。即，熔丝逻辑100可以确定种子字线的内容是否已经被重定位到冗余字线。特别地，冗余字线地址可以是重定位的种子字线地址106(例如，在行地址预解码器99中)，所述重定位的种子字线地址与存储从有故障的种子字线地址(例如，92)重定位的数据的冗余字线(例如，104)相关联。
如果熔丝逻辑100确定种子字线不是冗余字线，则刷新电路系统84可以确定(程序框278)种子字线地址的复杂相邻字线地址。在一些实施例中，如果种子字线地址的最低有效位为0，则计数器89可以通过对种子字线地址执行“-1”运算以实现紧接在种子字线地址之前的字线地址来确定复杂相邻字线地址。如果种子字线地址的最低有效位为1，则计数器89可以通过对种子字线地址执行“+1”运算以实现紧接在种子字线地址之后的字线地址来确定复杂相邻字线地址。刷新电路系统84然后可以刷新(程序框280)简单相邻字线地址和复杂字线地址。
如果刷新电路系统84(从判定框276)确定种子字线是冗余字线，则引导逻辑114可以接收种子字线并确定(判定框282)种子字线地址是存储体中的一组冗余字线地址中的第一(例如，最底部)冗余字线地址还是最终(例如，最顶部)冗余字线地址。即，引导逻辑114(或边界确定逻辑116)可以确定冗余字线是设置在冗余字线104与存储体12的一端之间的边界118上还是在冗余字线104与常规字线86之间的边界120上。图8是根据本公开的实施例的图1的存储器装置10的存储体284的示意图，所述示意图示出了方法270的步骤。特别地，下面对图7中所示的方法270的讨论可以指图8中示出的元件。例如，冗余字线286设置在边界118上，而冗余字线288设置在边界120上。而且，存储体284包含第一冗余字线286(在存储体284中具有一组冗余字线地址中的第一冗余字线地址)和最终冗余字线288(在存储体284中具有一组冗余字线地址中的最终冗余字线地址)。
如果引导逻辑114(从判定框282)确定种子字线地址是存储体中的一组冗余字线地址中的第一或最终冗余字线地址，则引导逻辑114可以刷新(程序框290)简单相邻字线。因为最终冗余字线288设置在边界118上，所以最终冗余字线288中没有复杂相邻冗余字线。同样地，引导逻辑114可能不会刷新复杂相邻冗余字线。即，响应于边界确定逻辑116确定冗余字线设置在冗余字线104与存储体12的一端之间的边界118上或冗余字线104与常规字线86之间的边界120上，引导逻辑114可能不会使用主字线引导逻辑122(例如，主字线引导逻辑122可能不会被配置为)确定复杂相邻冗余字线。在一些实施例中，引导逻辑114可以刷新相邻(例如，最终)常规字线292(例如，与第一冗余字线286邻近)。
如果引导逻辑114(从判定框282)确定种子字线地址不是存储体中的一组冗余字线地址中的第一或最终冗余字线地址，则引导逻辑114可以确定(判定框294)种子字线地址是否为主字线中的第一(例如，最底部)冗余字线地址。例如，存储体284的主字线296包含第一冗余字线298(在主字线296中具有第一冗余字线地址)。
如果引导逻辑114(从判定框294)确定种子字线地址是主字线中的第一冗余字线地址，则引导逻辑114可以刷新(程序框300)简单相邻字线和(紧接)在前的主字线的最终冗余字线。即，引导逻辑114可以确定种子字线是冗余字线298。同样地，引导逻辑114已经通过翻转种子字线地址的最低有效位304(从0到1)来(在程序框274中)确定种子字线298的简单相邻字线302的地址。而且，引导逻辑114可以将复杂相邻字线确定为前一主字线308的最终冗余字线306。
如果引导逻辑114(从判定框294)确定种子字线地址不是主字线中的第一冗余字线地址，则引导逻辑114可以确定(判定框310)种子字线地址主字线中的最终(例如，最顶部)冗余字线地址。例如，存储体284的主字线308包含最终冗余字线306(在主字线308中具有最终冗余字线地址)。
如果引导逻辑114(从判定框310)确定种子字线地址是主字线中的最终冗余字线地址，则引导逻辑114可以刷新(程序框312)简单相邻字线和(紧接)在后的主字线的第一冗余字线。即，引导逻辑114可以确定种子字线是冗余字线306。同样地，引导逻辑114已经通过翻转种子字线地址的最低有效位304(从1到0)来(在程序框274中)确定种子字线306的简单相邻字线314的地址。而且，引导逻辑114可以将复杂相邻字线确定为后一主字线296的第一冗余字线298。
如果引导逻辑114(从判定框310)确定种子字线地址不是主字线中的最终冗余字线地址，则引导逻辑114可以确定(程序框316)复杂相邻字线地址(例如，与种子字线地址在相同的主字线中的复杂相邻字线地址)。特别地，如果种子字线地址的最低有效位为0，则引导逻辑114可以确定紧接在种子字线地址之前的字线地址是复杂相邻字线地址。例如，如果冗余字线318是种子字线并且具有最低有效位304为0的地址，则复杂相邻字线地址是紧接在种子字线318之前的字线320的地址。在这种情况下，引导逻辑114可能已经(在程序框274中)确定简单相邻字线地址是字线322的地址，这可能已经通过翻转种子字线地址的最低有效位304(从0到1)来找到。
如果种子字线地址的最低有效位为1，则引导逻辑114可以确定紧接在种子字线地址之后的字线地址是复杂相邻字线地址。例如，如果冗余字线322是种子字线并且具有最低有效位304为1的地址，则复杂相邻字线地址是紧接在种子字线322之后的字线324的地址。在这种情况下，引导逻辑114可能已经(在程序框274中)确定简单相邻字线地址是字线318的地址，这可能已经通过翻转种子字线地址的最低有效位304(从1到0)来找到。
然后，引导逻辑114可以刷新(程序框326)简单相邻字线和复杂相邻冗余字线。尽管方法270示出了在某些确定之后(例如，在程序框290、程序框300、程序框312、程序框326处)刷新简单相邻字线，但是应当理解，刷新简单相邻字线可以在确定简单相邻字线地址(在程序框274处)之后的任何合适的时间发生。即，可以在刚确定简单相邻字线地址之后立即执行刷新简单相邻字线(在程序框274处)。同样地，例如，如程序框326所示，可以在不同时间执行刷新简单相邻字线和刷新复杂冗余相邻字线。
通过这种方式，方法270可以确定正确的相邻冗余字线和/或将行敲击刷新操作引导到存储器装置10的正确的相邻冗余字线，而无需使用存储在熔丝逻辑100中的转译逻辑来转译每个相邻冗余字线。消除对转译逻辑的需求可以节省存储器装置10中的空间并且减小存储器装置10的整体尺寸。
尽管本公开可能易受各种修改和替代形式的影响，但是已经通过示例方式在附图中示出了具体实施例并且已经在本文中对其进行了详细描述。然而，应当理解，本公开并不旨在限于所揭示的特定形式。更确切地，本公开旨在涵盖落入如所附权利要求所限定的本公开的精神和范围内的所有修改、等同物和替代。
本文提出和要求保护的技术被引用并应用于具有实际本质的物质对象和具体示例，所述物质对象和具体示例明显改善了本技术领域，并且同样地，不是抽象的、无形的或纯粹的理论的。进一步地，如果所附在本说明书结尾的任何权利要求都含有被表示为“用于[执行][功能]的装置……”或“用于[执行][功能]的步骤...”的一个或多个元件，则意图根据35USC 112(f)对此类元件进行解释。然而，对于含有以任何其它方式表示的元件的任何权利要求，都不应根据35USC 112(f)解释此类元件。

Claims (20)

1.一种存储器装置，包括：
至少一个存储体，包括一组冗余字线和一组常规字线，其中所述一组冗余字线包括多条主字线，其中每条主字线是可寻址的，其中所述一组常规字线中的常规字线的数据被配置为重定位到所述一组冗余字线中的冗余字线；和
引导逻辑，被配置为确定与所述冗余字线邻近的至少第一相邻冗余字线，其中所述引导逻辑包括主字线引导逻辑，所述主字线引导逻辑被配置为确定所述多条主字线中设置有与所述冗余字线邻近的第二相邻冗余字线的相邻主字线。
2.根据权利要求1所述的存储器装置，其中所述引导逻辑包括被配置为确定所述第一相邻冗余字线的位翻转逻辑。
3.根据权利要求2所述的存储器装置，其中所述位翻转逻辑被配置为翻转所述冗余字线的第一地址的最低有效位以确定所述第一相邻冗余字线的第二地址。
4.根据权利要求1所述的存储器装置，其中所述引导逻辑包括边界确定逻辑，所述边界确定逻辑被配置为确定所述冗余字线是在所述一组冗余字线与所述至少一个存储体的一端之间的第一边界上还是在所述一组冗余字线与所述一组常规字线之间的第二边界上。
5.根据权利要求1所述的存储器装置，其中所述第一相邻冗余字线与所述冗余字线邻近。
6.根据权利要求1所述的存储器装置，其中所述第二相邻冗余字线与所述冗余字线邻近。
7.根据权利要求1所述的存储器装置，其中所述主字线引导逻辑被配置为引导行敲击刷新操作以刷新至少所述第一相邻冗余字线以防止行敲击效应。
8.一种引导逻辑电路系统，包括：
边界确定逻辑，被配置为确定存储体的一组冗余字线中的冗余字线是在所述一组冗余字线与所述存储体的一端之间的第一边界上还是在所述一组冗余字线与所述存储体的一组常规字线之间的第二边界上，其中所述一组冗余字线包括多条主字线，其中所述一组常规字线中的常规字线的数据被配置为重定位到所述冗余字线；和
主字线引导逻辑，被配置为确定所述多条主字线中设置有与所述冗余字线邻近的第二相邻冗余字线的相邻主字线。
9.根据权利要求8所述的引导逻辑电路系统，其中所述主字线引导逻辑被配置为响应于所述边界确定逻辑确定所述冗余字线在所述第一边界或所述第二边界上而不确定所述相邻主字线。
10.根据权利要求9所述的引导逻辑电路系统，其中所述主字线引导逻辑被配置为响应于所述边界确定逻辑确定所述冗余字线在所述第二边界上而刷新所述一组常规字线中的最终常规字线。
11.根据权利要求10所述的引导逻辑电路系统，其中所述最终常规字线与所述冗余字线邻近。
12.根据权利要求8所述的引导逻辑电路系统，其中所述引导逻辑电路系统被配置为响应于所述边界确定逻辑确定所述冗余字线不在所述第一边界上也不在所述第二边界上并且所述主字线引导逻辑确定所述相邻主字线而刷新设置在所述相邻主字线中的所述第二相邻冗余字线。
13.一种方法，包括：
接收与存储体的一组冗余字线中的冗余字线相关联的冗余字线地址，其中所述存储体包括一组常规字线，其中所述一组冗余字线包括多条主字线，其中所述一组常规字线中的常规字线的数据被配置为重定位到所述冗余主字线；
确定与所述冗余字线邻近的第一相邻冗余字线；
确定所述冗余字线是所述存储体的第一冗余字线还是最终冗余字线；
响应于确定所述冗余字线是所述存储体的所述第一冗余字线或所述最终冗余字线，刷新所述第一相邻冗余字线；
确定所述冗余字线是否为所述多条主字线中的主字线的第一冗余字线；
响应于确定所述冗余字线是所述主字线的所述第一冗余字线，刷新所述第一相邻冗余字线和所述主字线的紧接在前的主字线的最终冗余字线；
确定所述冗余字线是否为所述主字线的最终冗余字线；以及
响应于确定所述冗余字线是所述主字线的所述最终冗余字线，刷新所述第一相邻冗余字线和所述主字线的紧接在后的主字线的第一冗余字线。
14.根据权利要求13所述的方法，包括：
确定所述主字线中的复杂相邻冗余字线；以及
响应于确定所述复杂相邻冗余字线，刷新所述复杂相邻冗余字线。
15.根据权利要求14所述的方法，其中响应于确定所述冗余字线不是所述主字线的所述第一冗余字线也不是所述主字线的所述最终冗余字线，发生确定所述复杂相邻冗余字线。
16.根据权利要求15所述的方法，其中响应于确定所述冗余字线不是所述存储体的所述第一冗余字线也不是所述存储体的所述最终冗余字线，发生确定所述复杂相邻冗余字线。
17.根据权利要求14所述的方法，其中当所述冗余字线的最低有效位为0时，所述复杂相邻冗余字线紧接在所述冗余字线之前。
18.根据权利要求14所述的方法，其中当所述冗余字线的最低有效位为1时，所述复杂相邻冗余字线紧接在所述冗余字线之后。
19.根据权利要求13所述的方法，其中响应于确定所述冗余字线不是所述存储体的所述第一冗余字线也不是所述存储体的所述最终冗余字线，发生确定所述冗余字线是否为所述主字线的所述第一冗余字线。
20.根据权利要求13所述的方法，其中响应于确定所述冗余字线不是所述存储体的所述第一冗余字线也不是所述存储体的所述最终冗余字线，发生确定所述冗余字线是否为所述主字线的所述最终冗余字线。
CN201880063924.2A 2017-12-27 2018-08-09 在冗余存储器中执行行敲击刷新操作的系统和方法 Pending CN111164699A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/855,514 2017-12-27
US15/855,514 US10410710B2 (en) 2017-12-27 2017-12-27 Systems and methods for performing row hammer refresh operations in redundant memory
PCT/US2018/046120 WO2019133074A1 (en) 2017-12-27 2018-08-09 Systems and methods for performing row hammer refresh operations in redundant memory

Publications (1)

Publication Number Publication Date
CN111164699A true CN111164699A (zh) 2020-05-15

Family

ID=66949611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880063924.2A Pending CN111164699A (zh) 2017-12-27 2018-08-09 在冗余存储器中执行行敲击刷新操作的系统和方法

Country Status (3)

Country Link
US (2) US10410710B2 (zh)
CN (1) CN111164699A (zh)
WO (1) WO2019133074A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206375A (zh) * 2021-04-01 2022-10-18 美光科技公司 存储器装置数据存取方案以及相关装置、系统和方法
US11721382B2 (en) 2020-11-04 2023-08-08 Changxin Memory Technologies, Inc. Refresh circuit and memory
WO2024032076A1 (zh) * 2022-08-10 2024-02-15 长鑫存储技术有限公司 地址刷新校验方法及装置、存储介质及电子设备

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10410710B2 (en) * 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11031066B2 (en) * 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10930336B1 (en) * 2019-07-31 2021-02-23 Winbond Electronics Corp. Memory device and row-hammer refresh method thereof
KR20210017241A (ko) * 2019-08-07 2021-02-17 에스케이하이닉스 주식회사 메모리 시스템
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11276456B2 (en) * 2020-05-29 2022-03-15 Micron Technology, Inc. Systems and methods for capture and replacement of hammered word line address
FR3111731B1 (fr) * 2020-06-23 2023-01-06 Upmem Procédé et circuit de protection d’un dispositif de mémoire DRAM de l’effet de martelagede rang
US11361811B2 (en) * 2020-06-23 2022-06-14 Upmem Method and circuit for protecting a DRAM memory device from the row hammer effect
US11176985B1 (en) 2020-07-09 2021-11-16 Micron Technology, Inc. Boundary protection in memory
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11790975B2 (en) 2020-12-10 2023-10-17 SK Hynix Inc. Memory controller and memory system
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
KR20220118147A (ko) * 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 메모리 및 메모리의 동작 방법
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US12027199B2 (en) * 2021-05-26 2024-07-02 Samsung Electronics Co., Ltd. Memory device and method of controlling row hammer
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US12086060B2 (en) * 2021-09-07 2024-09-10 Rambus Inc. Interconnect based address mapping for improved reliability
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN115985379B (zh) * 2023-02-09 2023-08-04 长鑫存储技术有限公司 Mbist控制电路、方法、存储器及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140219043A1 (en) * 2013-02-04 2014-08-07 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
CN105378851A (zh) * 2013-03-22 2016-03-02 株式会社东芝 半导体存储器装置
CN107039083A (zh) * 2015-12-24 2017-08-11 三星电子株式会社 执行封装后修复操作的存储器设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
WO2014142254A1 (ja) 2013-03-15 2014-09-18 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備えるシステム
JP2015219938A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
US10061541B1 (en) 2017-08-14 2018-08-28 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US10504580B2 (en) 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US10141041B1 (en) 2017-11-01 2018-11-27 Micron Technology, Inc. Systems and methods for maintaining refresh operations of memory banks using a shared
US10410710B2 (en) * 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140219043A1 (en) * 2013-02-04 2014-08-07 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
CN105378851A (zh) * 2013-03-22 2016-03-02 株式会社东芝 半导体存储器装置
CN107039083A (zh) * 2015-12-24 2017-08-11 三星电子株式会社 执行封装后修复操作的存储器设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721382B2 (en) 2020-11-04 2023-08-08 Changxin Memory Technologies, Inc. Refresh circuit and memory
CN115206375A (zh) * 2021-04-01 2022-10-18 美光科技公司 存储器装置数据存取方案以及相关装置、系统和方法
WO2024032076A1 (zh) * 2022-08-10 2024-02-15 长鑫存储技术有限公司 地址刷新校验方法及装置、存储介质及电子设备

Also Published As

Publication number Publication date
US20190333571A1 (en) 2019-10-31
US10410710B2 (en) 2019-09-10
US20190198090A1 (en) 2019-06-27
US10839885B2 (en) 2020-11-17
WO2019133074A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
US10839885B2 (en) Systems and methods for performing row hammer refresh operations in redundant memory
CN110800056B (zh) 用于使用共享地址路径在存取存储器排组的同时刷新另一存储器排组的系统和方法
US10497458B2 (en) Post-packaging repair of redundant rows
US10224091B1 (en) Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US11276456B2 (en) Systems and methods for capture and replacement of hammered word line address
US10795603B2 (en) Systems and methods for writing zeros to a memory array
CN111095412B (zh) 用于使用共享地址路径来维持存储体刷新操作的系统和方法
US11417411B2 (en) Systems and methods for power savings in row repaired memory
CN114121075B (zh) 用于存储器刷新的系统及方法
CN111627487B (zh) 占据面积减少的熔丝电路
US20210406208A1 (en) Apparatuses and methods for writing data to a memory
CN111108561A (zh) 用于改进ddr存储器装置中的写入前同步码的系统和方法
US11734108B2 (en) Semiconductor memory apparatus and operation method of the semiconductor memory apparatus, and memory system having the semiconductor memory apparatus
CN113362883B (zh) 可配置软封装后修复(sppr)方案
CN113314177A (zh) 用于锁存器复位逻辑的设备、系统及方法
US20240028221A1 (en) Semiconductor memory device and memory system including the same
US20230121163A1 (en) Routing Assignments Based on Error Correction Capabilities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20240510