CN111146244A - 电致发光显示装置 - Google Patents

电致发光显示装置 Download PDF

Info

Publication number
CN111146244A
CN111146244A CN201911030091.2A CN201911030091A CN111146244A CN 111146244 A CN111146244 A CN 111146244A CN 201911030091 A CN201911030091 A CN 201911030091A CN 111146244 A CN111146244 A CN 111146244A
Authority
CN
China
Prior art keywords
bank
sub
region
disposed
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911030091.2A
Other languages
English (en)
Other versions
CN111146244B (zh
Inventor
沈成斌
金秀炫
梁维哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111146244A publication Critical patent/CN111146244A/zh
Application granted granted Critical
Publication of CN111146244B publication Critical patent/CN111146244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种电致发光显示装置。该电致发光显示装置包括：基板，所述基板包括第一子像素和第二子像素；平坦化层，所述平坦化层位于所述基板上；第一电极，所述第一电极位于所述平坦化层上的所述第一子像素和所述第二子像素中的每一个中；堤部，所述堤部位于所述第一子像素的第一电极和所述第二子像素的第一电极之间；发光层，所述发光层位于所述第一电极和所述堤部上；以及第二电极，所述第二电极位于所述发光层上。所述平坦化层在与所述堤部交叠的区域中包括多个凹槽，堤部在与所述多个凹槽中的一些凹槽交叠的区域中包括堤孔，并且所述堤孔沿着所述第一子像素和所述第二子像素之间的边界延伸。

Description

电致发光显示装置
技术领域
本发明涉及一种电致发光显示装置，更具体地，涉及一种用于发射白光的电致发光显示装置。
背景技术
电致发光显示装置是这样的装置，其中，发光层设置在两个电极(即，阳极和阴极)之间，并且利用在两个电极之间产生的电场发光，从而显示图像。
发光层可以由有机材料或诸如量子点的无机材料形成。在发光层中，通过电子和空穴的复合产生激子，并且当激子从激发态转变为基态时发射光。
发光层可以在子像素中发射不同颜色(例如，红色，绿色和蓝色)的光，并且可以在子像素中发射相同颜色(例如，白光)的光。
在发光层以子像素为单位发射不同颜色的光的情况下，由于不同的发光层应该通过使用掩模沉积在子像素中，因此存在额外执行掩模处理的限制，并且当掩模没有精确对准时，存在难以在每个子像素中沉积发光层的问题。
另一方面，在发光层在子像素中发射相同颜色的光(例如，白光)的情况下，不需要用于形成发光层的图案的掩模，因此，不会发生由掩模工艺引起的问题。
然而，在没有掩模工艺的情况下形成针对每个子像素发射相同颜色的光的发光层的情况下，电荷通过发光层在彼此相邻的子像素之间移动，并且由此，发生漏电流，导致图像质量劣化。
发明内容
因此，本公开旨在提供一种电致发光显示装置，其基本上消除了由于现有技术的限制和缺点导致的一个或多个问题。
本公开的一个方面旨在提供一种用于降低由漏电流引起的图像质量劣化的电致发光显示装置。
本发明的其他优点和特征将部分地在下面的描述中阐述，并且部分地对于本领域普通技术人员在研究以下内容后将变得显而易见，或者可以从本公开的实践中获知。本公开的目的和其他优点可以通过书面描述及其权利要求以及附图中特别指出的结构来实现和获得。
为了实现这些和其他优点并且根据本公开的目的，如本文所体现和广泛描述的，提供了一种电致发光显示装置，其包括：基板，所述基板包括第一子像素和第二子像素；平坦化层，所述平坦化层位于所述基板上；第一电极，所述第一电极位于所述平坦化层上的所述第一子像素和所述第二子像素中的每一个中；堤部，所述堤部位于所述第一子像素的第一电极和所述第二子像素的第一电极之间；发光层，所述发光层位于所述第一电极和所述堤部上；以及第二电极，所述第二电极位于所述发光层上，其中，所述平坦化层在与所述堤部交叠的区域中包括多个凹槽，堤部在与所述多个凹槽中的一些凹槽交叠的区域中包括堤孔，并且所述堤孔沿着所述第一子像素和所述第二子像素之间的边界延伸。
在本公开的另一方面，提供了一种电致发光显示装置，其包括：基板，所述基板包括第一子像素和第二子像素；堤部区域，在所述第一子像素和所述第二子像素之间的边界中设置的堤部被设置在所述堤部区域处；发光区域，所述发光区域由所述堤部区域限定并设置在所述第一子像素和所述第二子像素中的每一个中；堤孔区域，沿着所述第一子像素和所述第二子像素之间的边界延伸并穿过所述堤部的堤孔被设置在所述堤孔区域处；以及凹槽形成区域，所述凹槽形成区域在所述堤孔区域下方与所述堤孔区域交叠并且包括多个凹槽。
在本公开的另一方面，提供了一种电致发光显示装置，其包括：基板，所述基板包括第一子像素和第二子像素；平坦化层，所述平坦化层位于所述基板上；第一电极，所述第一电极位于平坦化层上的所述第一子像素和所述第二子像素中的每一个中；堤部，所述堤部位于所述第一子像素的第一电极和所述第二子像素的第一电极之间；发光层，所述发光层位于所述第一电极和所述堤部上；以及第二电极，所述第二电极位于所述发光层上，其中，所述堤部包括堤孔，并且所述堤孔沿着所述第一子像素和所述第二子像素之间的边界延伸，并且其中，所述发光层的至少一部分在与所述堤孔交叠的区域中断开。
在本公开的另一方面，提供了一种电致发光显示装置，其包括：基板，所述基板包括第一子像素和第二子像素；堤部区域，在所述第一子像素和所述第二子像素之间的边界中设置的堤部被设置在所述堤部区域处；发光区域，所述发光区域由所述堤部区域限定并设置在所述第一子像素和所述第二子像素中的每一个中；堤孔区域，沿着所述第一子像素和所述第二子像素之间的边界延伸并穿过所述堤部的堤孔被设置在所述堤孔区域处；以及发光层，所述发光层设置在所述发光区域中，其中，所述发光层与所述堤部区域交叠，并且所述发光层的至少一部分在与所述堤孔区域交叠的区域中断开。
应理解的是，本公开的前述一般描述和以下详细描述都是示例性和解释性的，并且旨在提供对要求保护的本公开的进一步说明。
附记1.一种电致发光显示装置，所述电致发光显示装置包括：
基板，所述基板包括第一子像素和第二子像素；
平坦化层，所述平坦化层位于所述基板上；
第一电极，所述第一电极位于所述平坦化层上的所述第一子像素和所述第二子像素中的每一个中；
堤部，所述堤部位于所述第一子像素的第一电极和所述第二子像素的第一电极之间；
发光层，所述发光层位于所述第一电极和所述堤部上；以及
第二电极，所述第二电极位于所述发光层上，
其中，所述平坦化层在与所述堤部交叠的区域中包括多个凹槽，堤部在与所述多个凹槽中的一些凹槽交叠的区域中包括堤孔，并且所述堤孔沿着所述第一子像素和所述第二子像素之间的边界延伸。
附记2.根据附记1所述的电致发光显示装置，其中，所述堤孔延伸以穿过所述堤部，并且设置在所述平坦化层中的所述一些凹槽在所述堤孔处暴露。
附记3.根据附记1所述的电致发光显示装置，其中，所述堤孔的入口包括具有第一宽度的区域、具有小于所述第一宽度的第二宽度的区域以及具有从所述第一宽度逐渐减小至所述第二宽度的宽度的区域中的至少一个。
附记4.根据附记3所述的电致发光显示装置，其中，在具有所述第一宽度的区域中在向下方向上延伸的堤孔的内部具有大于所述第一宽度的第三宽度，并且在具有所述第二宽度的区域中在向下方向上延伸的所述堤孔的内部具有大于所述第二宽度的第四宽度。
附记5.根据附记1所述的电致发光显示装置，其中，所述堤孔的入口设置成具有重复的波形图案结构，其中，所述波形图案结构的宽度逐渐增加然后逐渐减小。
附记6.根据附记1所述的电致发光显示装置，其中，所述平坦化层还包括与堤部交叠的区域中的所述一些凹槽之间的平坦表面，并且所述平坦表面的至少一部分在堤孔处暴露。
附记7.根据附记1所述的电致发光显示装置，其中，所述多个凹槽设置成彼此交叠。
附记8.根据附记1所述的电致发光显示装置，其中，所述多个凹槽在与所述堤孔的延伸方向相同的方向上布置成一行，并且在与所述堤孔的延伸方向垂直的方向上不布置成一行。
附记9.根据附记1所述的电致发光显示装置，其中，所述多个凹槽被布置成具有在与所述堤孔的延伸方向垂直的方向上布置的列的形式，并且所述堤孔被设置为与至少一列交叠。
附记10.根据附记1所述的电致发光显示装置，其中，
所述堤部覆盖所述第一电极的边缘，
所述第一电极的未被所述堤部覆盖而被暴露的暴露区域构造成发光区域，并且
所述多个凹槽不与所述发光区域交叠。
附记11.根据附记1所述的电致发光显示装置，其中，所述第一电极的一部分延伸到所述多个凹槽当中的一个凹槽的内部。
附记12.根据附记1所述的电致发光显示装置，其中，所述发光层的至少一部分在与所述堤孔交叠的区域中断开。
附记13.根据附记12所述的电致发光显示装置，其中，所述发光层的至少一部分设置在所述堤孔处暴露的所述一些凹槽中。
附记14.根据附记1所述的电致发光显示装置，所述电致发光显示装置还包括：
透镜阵列，所述透镜阵列与所述基板间隔开；以及
容纳壳体，所述容纳壳体容纳所述基板和所述透镜阵列。
附记15.一种电致发光显示装置，所述电致发光显示装置包括：
基板，所述基板包括第一子像素和第二子像素；
堤部区域，在所述第一子像素和所述第二子像素之间的边界中设置的堤部被设置在所述堤部区域处；
发光区域，所述发光区域由所述堤部区域限定并设置在所述第一子像素和所述第二子像素中的每一个中；
堤孔区域，沿着所述第一子像素和所述第二子像素之间的边界延伸并穿过所述堤部的堤孔被设置在所述堤孔区域处；以及
凹槽形成区域，所述凹槽形成区域在所述堤孔区域下方与所述堤孔区域交叠并且包括多个凹槽。
附记16.根据附记15所述的电致发光显示装置，其中，所述堤孔的入口的宽度不是恒定的，并且从所述堤孔的入口延伸的所述堤孔的内部的宽度大于所述堤孔的入口的宽度。
附记17.根据附记15所述的电致发光显示装置，其中，所述凹槽形成区域与所述堤部区域交叠。
附记18.根据附记15所述的电致发光显示装置，其中，所述凹槽形成区域包括设置在所述多个凹槽之间的平坦表面，并且所述平坦表面和所述多个凹槽在所述堤孔处暴露。
附记19.根据附记15所述的电致发光显示装置，所述电致发光显示装置还包括设置在所述发光区域中的发光层，
其中，所述发光层与所述堤部区域交叠，并且所述发光层的至少一部分在与所述堤孔区域交叠的区域中断开。
附记20.根据附记15所述的电致发光显示装置，所述电致发光显示装置还包括：
透镜阵列，所述透镜阵列与所述基板间隔开；以及
容纳壳体，所述容纳壳体容纳所述基板和所述透镜阵列。
附记21.一种电致发光显示装置，所述电致发光显示装置包括：
基板，所述基板包括第一子像素和第二子像素；
平坦化层，所述平坦化层位于所述基板上；
第一电极，所述第一电极位于平坦化层上的所述第一子像素和所述第二子像素中的每一个中；
堤部，所述堤部位于所述第一子像素的第一电极和所述第二子像素的第一电极之间；
发光层，所述发光层位于所述第一电极和所述堤部上；以及
第二电极，所述第二电极位于所述发光层上，
其中，所述堤部包括堤孔，并且所述堤孔沿着所述第一子像素和所述第二子像素之间的边界延伸，并且
其中，所述发光层的至少一部分在与所述堤孔交叠的区域中断开。
附记22.一种电致发光显示装置，所述电致发光显示装置包括：
基板，所述基板包括第一子像素和第二子像素；
堤部区域，在所述第一子像素和所述第二子像素之间的边界中设置的堤部被设置在所述堤部区域处；
发光区域，所述发光区域由所述堤部区域限定并设置在所述第一子像素和所述第二子像素中的每一个中；
堤孔区域，沿着所述第一子像素和所述第二子像素之间的边界延伸并穿过所述堤部的堤孔被设置在所述堤孔区域处；以及
发光层，所述发光层设置在所述发光区域中，
其中，所述发光层与所述堤部区域交叠，并且所述发光层的至少一部分在与所述堤孔区域交叠的区域中断开。
附图说明
附图被包括进来以提供对本发明的进一步理解，其被并入且构成本说明书的一部分，附图示出了本发明的实施方式，并与说明书一起用于解释本发明的原理。附图中：
图1是根据本发明实施方式的电致发光显示装置的示意性平面图；
图2是图1的区域A的放大图，并且示出了在图1中另外设置的平坦化层的示例；
图3是根据本公开的实施方式的电致发光显示装置的示意性截面图，并且是沿着图2中的线A-B截取的截面图；
图4是根据本公开的实施方式的电致发光显示装置的示意性截面图，并且是沿着图2的线C-D截取的截面图；
图5是根据本公开另一实施方式的电致发光显示装置的示意性平面图，对应于图1的区域A，并且示出了在图1中另外设置的平坦化层的示例；
图6是根据本公开另一实施方式的电致发光显示装置的示意性截面图，并且是沿着图5中的线A-B截取的截面图；
图7是根据本公开另一实施方式的电致发光显示装置的示意性截面图，并且是沿着图5中的线C-D截取的截面图；
图8是根据本公开另一实施方式的电致发光显示装置的示意性平面图，对应于图1的区域A，并且示出了在图1中另外设置的平坦化层的示例；
图9是根据本公开另一实施方式的电致发光显示装置的示意性平面图，对应于图1的区域A，并且示出了在图1中另外设置的平坦化层的示例；以及
图10A至图10C涉及根据本公开另一实施方式的电致发光显示装置，并且涉及头戴式显示器(HMD)装置。
具体实施方式
现在将详细参考本公开的示例性实施方式，其示例在附图中示出。只要有可能，在整个附图中将使用相同的附图标记来表示相同或相似的部分。
通过以下参考附图描述的实施方式，将阐明本公开的优点和特征及其实现方法。然而，本公开可以以不同的形式实施，并且不应该被解释为限于这里阐述的实施方式。相反，提供这些实施方式是为了使本公开彻底和完整，并且将本公开的范围完全传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
用于描述本公开的实施方式的附图中公开的形状、尺寸、比率、角度和数量仅仅是示例，因此，本公开不限于所示出的细节。相同的附图标记始终表示相同的元件。在以下描述中，当确定相关已知功能或配置的详细描述不必要地模糊本公开的重点时，将省略详细描述。
在构造元素时，该元素被解释为包括误差范围，尽管没有明确的描述。
在描述位置关系时，例如，当两个部分之间的位置关系被描述为“在～上面”，“在～上方”，“在～下方”和“挨着～”时，一个或多个其他部分可以是除非使用“恰恰”或“直接”，否则处于两部分之间。
在描述时间关系时，例如，当时间顺序被描述为“在～之后”，“～后续”，“～下一个”和“在～之前”时，可以包括不连续的情况，除非使用“恰恰”或“直接”。
应当理解，尽管这里可以使用术语“第一”，“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元素与另一个元素。例如，第一元素可以被称为第二元素，并且类似地，第二元素可以被称为第一元素，而不脱离本公开的范围。
本公开的各种实施方式的特征可以部分地或整体地彼此耦合或组合，并且可以彼此不同地互操作并且在技术上被驱动，如本领域技术人员可以充分理解的。本公开的实施方式可以彼此独立地执行，或者可以以相互依赖的关系一起执行。
在下文中，将参考附图详细描述本公开的示例性实施方式。
图1是根据本公开的实施方式的电致发光显示装置的示意性平面图。
如图1所示，根据本公开的实施方式的电致发光显示装置可包括基板100，多个第一电极310至330以及堤部400。
多个子像素P1至P3可以设置在基板100中。
多个子像素P1至P3可以包括第一子像素P1、第二子像素P2和第三子像素P3。第一子像素P1、第二子像素P2和第三子像素P3可以在宽度方向上顺序布置，因此，第一子像素P1和第二子像素P2可以彼此相邻地布置，并且第二子像素P2和第三子像素P3可以彼此相邻地设置。在一个实施方式中，可以设置第一子像素P1以发射具有红色(R)、绿色(G)和蓝色(B)的一种颜色的光，可以设置第二子像素P2以发射具有红色(R)、绿色(G)和蓝色(B)中的另一种颜色的光，并且可以设置第三子像素P3以发射具有与第一子像素P1和第二子像素P2不同的颜色的光。
在一种实施方式中，发射相同颜色的光的子像素(例如P1至P3)可以在长度方向上布置成一行，但是不限于此。多个子像素P1至P3的布置结构可以改变为本领域技术人员已知的各种结构。
第一电极310至330可以分别在子像素P1至P3中图案化。也就是说，一个第一电极310可以设置在第一子像素P1中，另一个第一电极320可以设置在第二子像素P2中，另一个第一电极330可以设置在第三子像素P3中。第一电极310至330中的每一个可以用作电致发光显示装置的阳极。第一电极310至330可以以四方结构设置，但不限于此，并且可以修改为本领域技术人员已知的各种结构。
堤部400可以设置在多个子像素P1至P3中的两个之间的边界区域中，以覆盖第一电极310至330中的每一个的边缘。堤部400可以设置在彼此垂直和水平相邻的多个子像素P1至P3之间的边界区域中，因此可以完全以矩阵结构设置。可以通过堤部400在多个子像素P1至P3中的每一个中限定发光区域EA。即，第一电极310至330中每一个的未被堤部400覆盖而被暴露的暴露区域可以构造发光区域EA。
堤孔450可以设置在堤部400中。堤孔450可以设置成垂直穿过堤部400的某个区域。因此，形成堤部400的材料可以不设置在堤孔450的区域中，并且设置在堤部400下方的平坦化层可以暴露在堤孔450的区域中。
堤孔450可以设置在多个子像素P1至P3之间的边界区域中。因此，堤孔450可以设置为不与发光区域EA交叠，并且特别地，可以设置为不与第一电极310至330交叠。
详细地，堤孔450可以沿着多个子像素P1至P3之间的边界区域延伸，并且可以与堤部400类似地全部地设置在矩阵结构中。因此，堤孔450可以包括在第一方向(例如，垂直方向)上延伸的第一堤孔451，在第二方向(例如，水平方向)上延伸的第二堤孔452。第一堤孔451可以设置在彼此相邻的第一子像素P1和第二子像素P2之间以及彼此相邻的第二子像素P2和第三子像素P3之间。而且，第二堤孔452可以设置在彼此相邻的一个第一子像素P1和另一个第一子像素P1之间、可以设置在彼此相邻的一个第二子像素P2和另一个第二子像素P2之间以及设置在彼此相邻的一个第三子像素P3和另一个第三子像素P3之间。
堤孔450的宽度可以不是恒定的。详细地，堤孔450可以包括具有第一宽度D1的区域和具有第二宽度D2的区域。堤孔450的宽度D1和D2可以表示堤孔450的一端与堤孔450的相对端之间在垂直于堤孔450的延伸方向的方向上的距离。因此，沿着垂直方向延伸的第一堤孔451可具有与水平方向上的距离相对应的第一宽度D1和第二宽度D2，并且沿着水平方向延伸的第二堤孔452可具有与垂直方向上的距离相对应的第一宽度D1和第二宽度D2。在这种情况下，第二堤孔452的第一宽度D1和第二宽度D2可以基于位置不同地设置。如在下面描述的横截面视图中所见，在平面图中堤孔450的宽度D1和D2可以对应于设置在堤部400的上表面中的堤孔450的入口的宽度D1和D2。
详细地，堤孔450的宽度D1和D2可以包括相对较大的第一宽度D1和相对较小的第二宽度D2。另外，堤孔450可以包括在从第一宽度D1到第二宽度D2的方向上宽度逐渐减小的区域。特别地，可以将限定堤孔450的宽度D1和D2的堤孔450的一端450a和另一端450b中的每一个设置为在堤孔450的延伸方向上具有波形图案结构或莫尔图案结构，因此，堤孔450可以沿着子像素P1至P3之间的边界延伸，以具有波形图案结构或莫尔图案结构，其中其宽度逐渐增加然后逐渐减小的结构被重复。在这种情况下，在堤孔450的一端450a和另一端450b彼此最接近的位置处的堤孔450的宽度可以是第二宽度D2，并且在第二宽度D2的位置处，并且在堤部450的端部450a和另一端部450b彼此相距最远的位置处，堤孔450的宽度可以是第一宽度D1。
堤孔450可以防止在彼此相邻的子像素P1至P3之间发生漏电流。在子像素P1至P3之间的间隔非常短以实现高分辨率的情况下，当从子像素P1至P3中的一个中的发光层发射光时，可能存在电荷会在发光层中移动到相邻的子像素以产生漏电流。
因此，在本公开的实施方式中，堤孔450可以设置在子像素P1至P3之间的边界中，因此，发光层的一部分可以在与堤孔交叠的区域中断开，因此，防止在彼此相邻的子像素P1至P3之间发生漏电流。
图2是图1的区域A的放大图，并示出了图1中另外设置的平坦化层270的示例。
参照图2，一个第一电极310可以设置在第一子像素P1中，另一个第一电极320可以设置在第二子像素P2中，堤部400可以设置在第一子像素P1和第二子像素P2之间的边界区域中以覆盖第一电极310和320的边缘，并且堤孔450可以设置在堤部400中。
第一电极310和320中的每一个未被堤部400覆盖而暴露的区域可以是发光区域EA。设置堤部400的区域可以是堤部区域BA。在彼此相邻的一个第一电极310和另一个第一电极320之间没有设置堤部400的区域可以是堤孔区域BHA。
平坦化层270可以设置在第一电极310和320以及堤部400下方。平坦化层270可以包括凹槽形成区域GA和凹槽非形成区域NGA。
凹槽形成区域GA可以与堤部区域BA和堤孔区域BHA交叠，并且可以与发光区域EA部分地交叠。多个凹槽G可以设置在凹槽形成区域GA中的平坦化层270的上表面中。
多个凹槽G可以在平坦化层270的上表面中以凹陷图案设置，而不在垂直方向上穿过平坦化层270。多个凹槽G可以在平面图中设置为圆形，但是不限于此，并且可以设置为椭圆形。根据情况，多个凹槽G可以在平面图中设置为多边形结构。
平坦化层270的上表面是平坦的多个第一平坦表面F1可以设置在多个凹槽G之间。因此，多个凹槽G和多个第一平坦表面F1可以设置在凹槽形成区域GA中。
多个凹槽G可以设置为具有沿着与堤孔450的延伸方向垂直的方向布置的多个列C1至C5的形式。多个凹槽G可以布置在列C1至C5中的每一列中，布置在一排中。布置在列C1至C5中的每一个中的多个凹槽G可以彼此相邻地布置，但是不限于此。
凹槽形成区域GA可以与堤孔450交叠，并且多个凹槽G中的一些和多个第一平坦表面F1中的一些可以位于与堤孔450交叠的凹槽形成区域GA中。在这种情况下，多个第一平坦表面F1中的每一个的高度可以高于多个凹槽G中的每个的高度，因此，可以在多个凹槽中形成更深的空隙。参考下面描述的截面图，这可以更容易理解。在与堤孔450交叠的区域中设置深空隙的情况下，发光层的至少一部分可以更容易地断开。因此，与多个凹槽G彼此间隔开的情况相比，在多个凹槽G交叠的情况下，更容易形成在与堤孔450交叠的区域中设置的深空隙，但不限于此。同样，在凹槽形成区域GA中，多个凹槽G的区域可以比第一平坦表面F1的区域宽。
根据实施方式，多个凹槽G可以在多个列C1至C5之间以交错排列结构布置。例如，多个凹槽G可以在与堤孔450的延伸方向相同的长度方向上布置成一排，也可以不布置成一排并且可以沿着与堤孔450的延伸方向垂直的宽度方向以锯齿形布置。因此，设置在列C1至C5中的一列中的一个凹槽G可以接触设置在与其相邻的另一列中的多个凹槽G中的两个凹槽。
如上所述，在多个凹槽G以多个列C1至C5之间的交错排列结构布置的情况下，第一平坦表面F1和凹槽G可以交替地布置在线A-B和线C-D中的每一个中，因此，可以在与堤孔450交叠的区域中形成深空隙，由此可以容易地断开发光层的至少一部分。参考下面描述的横截面图可以容易地理解这一点。
凹槽非形成区域NGA可以与发光区域EA交叠。在凹槽非形成区域NGA中，平坦化层270的上表面可以包括平坦的第二平坦表面F2。然而，平坦化层270的整个上表面在凹槽非形成区域NGA中可以不是平坦的，用于将第一电极310和320中的每一个连接到驱动薄膜晶体管(TFT)的接触孔可以是设置在凹槽非形成区域NGA中，并且平坦化层270的上表面可以设置成在接触孔区域中不具有平坦结构。接触孔可以在垂直方向上穿过平坦化层270，并且可以暴露设置在平坦化层270下方的驱动TFT的源极或漏极。
在下文中，将参考横截面结构更详细地描述根据本公开的实施方式的电致发光显示装置。
图3是根据本公开的实施方式的电致发光显示装置的示意性截面图，并且是沿着图2中的线A-B截取的截面图。
参照图3，根据本公开实施方式的电致发光显示装置可包括基板100、电路器件层200、多个第一电极310和320、堤部400、发光层500、第二电极600、封装层700和多个滤色器810和820。
基板100可以由玻璃或塑料形成，但不限于此，并且可以由诸如硅晶片的半导体材料形成。基板100可以由透明材料或不透明材料形成。第一子像素P1和第二子像素P2可以设置在基板100中。
根据本公开的实施方式的电致发光显示装置可以实现为顶部发射型，其中发射的光被释放到上部。因此，基板100的材料可以使用不透明材料以及透明材料。
电路器件层200可以设置在基板100上。
可以在第一子像素P1和第二子像素P2中的每一个中的电路器件层200中设置包括各种信号线、TFT、电容器等的电路器件。
信号线可以包括选通线、数据线、电力线和参考线，并且TFT可以包括开关TFT、驱动TFT和感测TFT。
开关TFT可以根据通过选通线提供的选通信号导通，并且可以将通过数据线提供的数据电压传输到驱动TFT。
可以利用通过开关TFT提供的数据电压使驱动TFT导通，并且可以从通过电力线供应的电力产生数据电流，以将数据电流提供给第一电极310和320。
感测TFT可以感测导致图像质量劣化的驱动TFT的阈值电压偏差，并且可以响应于通过选通线或单独的传感线提供的感测控制信号将驱动TFT的电流提供给参考线。
电容器可以在一帧期间保持提供给驱动TFT的数据电压，并且可以连接到驱动TFT的栅极端子和源极端子。
开关TFT、驱动TFT和感测TFT中的每一个可以包括设置在基板100上的栅极210、设置在栅极210上的栅绝缘层220、设置在栅绝缘层220上的半导体层230以及在半导体层230上彼此面对地设置的源极240和漏极250。开关TFT、驱动TFT和感测TFT中的每一个除了可以设置在底栅结构中以外还可以设置在顶栅结构中，但不限于此，并且可以改变为本领域技术人员已知的各种结构。
电路器件层200还可以包括设置在源极240和漏极250上的钝化层260，以及设置在钝化层260上的平坦化层270。钝化层260可以保护开关TFT、驱动TFT和感测TFT，并且可以由无机绝缘材料形成，但不限于此。平坦化层270可以平坦化基板100的上表面并且可以由有机绝缘材料形成，但是不限于此。
多个凹槽G可以设置在平坦化层270的上表面中，并且第一平坦表面F1可以设置在多个凹槽G之间的区域中。多个凹槽G可以以凹透镜形状设置。而且，第二平坦表面F2可以设置在平坦化层270的上表面中，与发光区域EA交叠。第一平坦表面F1和第二平坦表面F2可以设置为具有相同的高度。设置在平坦化层270中的多个凹槽G可以通过本领域技术人员已知的各种图案化工艺(如使用曝光和显影的光刻工艺)形成。
第一电极310和320可以在电路器件层200上图案化，并且更详细地，可以在平坦化层270上的第一子像素P1和第二子像素P中的每一个中图案化。第一电极310和320中的每个的一部分可以延伸到设置在平坦化层270的上表面中的一个凹槽G的内部。也就是说，第一电极310和320中的每个的一部分可以与平坦化层270的上表面中设置的多个凹槽G中的一些交叠。设置在第一子像素P1中的第一电极310和设置在第二子像素P2中的第一电极320可以彼此间隔开，并且特别地，可以使设置在平坦化层270的上表面中的第一平坦表面F1位于其间而彼此间隔开。
第一电极310和320可以连接到设置在电路器件层200中的驱动TFT。详细地，第一电极310和320可以通过设置在钝化层260和平坦化层270中的接触孔CH1连接到驱动TFT的漏极250。然而，第一电极310和320可以通过设置在钝化层260和平坦化层270中的接触孔CH1连接到驱动TFT的源极240。接触孔CH1可以被设置为穿过钝化层260和平坦化层270，并且可以暴露驱动TFT的源极240或漏极250。
堤部400可以设置在第一电极310和320上。具体地，堤部400可以被设置为覆盖第一电极310和320中的每个的端部的上表面，并且第一电极310和320中的每一个的端部的侧表面可以暴露而不被堤部400覆盖。然而，本公开不限于此，并且第一电极310和320中的每一个的端部的侧表面可以被堤部400覆盖。
堤孔450可以设置在堤部400中，并且平坦化层270的第一平坦表面F1和多个凹槽G可以位于堤孔450的下部。
堤孔450的入口可以具有第一宽度D1，堤孔450从具有第一宽度D1的堤孔450的入口沿着向下方向延伸的内部可以具有第三宽度D3，并且第三宽度D3可以大于第一宽度D1。堤孔450可以通过暴露和蚀刻堤部400的某个区域的工艺形成。在这种情况下，未暴露的区域可以发生在堤部400的下部，并且由此，堤部400与堤孔450接触的一侧的下部可以被过度蚀刻以产生底切UC。由于底切UC发生，所以堤孔450的内部的第三宽度D3可以大于堤孔450的入口的第一宽度D1。另外，由于堤孔450内部的第三宽度D3大于堤孔450的入口的第一宽度D1，多个凹槽G可以在堤孔450的内部暴露，并且因此，堤孔450的深度可以更加深，从而在与堤孔450交叠的区域中，发光层500的至少一部分可以更容易地断开。为了通过在堤部400的下部中形成未暴露区域来实现底切UC结构，堤部400可包括光吸收材料(例如，黑色材料)，但不限于此。
发光层500可以设置在第一电极310和320以及堤部400上。发光层500可以设置在多个子像素P1和P2之间的边界区域中。也就是说，发光层500可以设置在发光区域EA中并与堤部区域BA交叠。
发光层500可以被设置为发射白色(W)光。为此，发光层500可以包括发射不同颜色的光的多个叠层。详细地，发光层500可以包括第一叠层510、第二叠层530和设置在第一叠层510和第二叠层530之间的电荷产生层(CGL)520。
发光层500可以设置在堤孔450中和堤孔450上方。根据本公开的实施方式，发光层500的至少一部分可以在堤孔450中或在堤孔450上方断开，因此，可以防止在相邻的子像素P1和P2之间发生漏电流。
第一叠层510可以设置在堤孔450的内侧表面中，而且，可以设置在堤孔450的内下表面中。因此，第一叠层510可以设置在平坦化层270的第一平坦表面F1上，并且根据情况，可以设置在平坦化层270的多个凹槽G中。在这种情况下，设置在堤孔450的内侧表面中的第一叠层510的一部分可以与设置在堤孔450的内下表面中的第一叠层510的一部分断开。因此，设置在堤孔450的内左表面中的第一叠层510的一部分可以与设置在堤孔450的内右表面中的第一叠层510的一部分断开。因此，电荷可以不通过第一叠层510在彼此相邻设置的、其间具有堤孔450的子像素P1和P2之间移动。
此外，电荷产生层520可以设置在堤孔450的内侧表面中的第一叠层510上，或者可以设置在堤孔450上方的第一叠层510上而不延伸到堤孔450的内部。在这种情况下，电荷产生层520可以在堤孔450的内左表面和堤孔450的内右表面之间断开或者在堤孔450的左上部与堤孔450的右上部之间断开。因此，电荷可以不通过电荷产生层520在彼此相邻设置的、其间具有堤孔450的子像素P1和P2之间移动。
此外，在电荷产生层520上，第二叠层530可以连接在彼此相邻设置的、其间具有堤孔450的子电极P1和P2之间。因此，电荷可以通过第二叠层530在彼此相邻设置的、其间具有堤孔450的子像素P1和P2之间移动。然而，本公开不限于此，并且通过适当地调整堤孔450的形状和在发光层500上执行的沉积工艺，第二叠层530可以在彼此相邻设置的、其间具有堤孔450的子像素P1和P2之间断开。具体地，在子像素P1和P2之间的区域中，可以仅断开与电荷产生层520相邻的第二叠层530的下部的一部分(例如第二叠层530的HTL)。
空隙H可以通过第一叠层510、电荷产生层520和第二叠层530形成在堤孔450的内部和堤孔450的上部区域中。空隙H可以由平坦化层270、堤部400和发光层500限定。空隙H可以包括堤孔450，并且可以设置为具有大于堤孔450的尺寸。空隙H可以被设置在彼此相邻的子像素P1和P2之间的边界中。
第一叠层510可以以其中顺序堆叠空穴注入层(HIL)，空穴传输层(HTL)和蓝色(B)发光层(EML(B))的结构设置，但是不限于此。
电荷产生层520可以设置在第一叠层510和第二叠层530之间，并且可以向第一叠层510和第二叠层530提供电荷。电荷产生层520可以包括N型电荷产生层以用于向第一叠层510提供电子以及P型电荷产生层以用于向第二叠层530提供空穴。N型电荷产生层可以包括作为金属材料的掺杂剂。
构成电荷产生层520的N型电荷产生层可以包括金属材料，因此，电荷产生层520的导电率可以高于第一叠层510和第二叠层530的导电率。因此，可以通过电荷产生层520实现彼此相邻设置的子像素P1和P2之间的电荷的移动，并且通过第二叠层530移动的电荷量可以非常小。因此，根据本公开的实施方式，电荷产生层520可以在与堤孔450交叠的区域中断开，所以可以阻挡彼此相邻设置的子像素P1和P2之间的电荷的移动，从而防止漏电流的发生。
第二叠层530可以设置在电荷产生层520上，以具有空穴传输层(HTL)、黄绿色(YG)发光层(EML(YG))、电子传输层(ETL)和电子注入层(EIL)依次堆叠的结构，但不限于此。
在本公开中，第一叠层510和第二叠层530的堆叠结构以及从第一叠层510和第二叠层530中的每一个发射的光的波长可以改变为本领域技术人员已知的各种结构。
第二电极600可以设置在发光层500上。第二电极600可以用作电致发光显示设备的阴极。第二电极600可以设置在子像素P1和P2中的每一个中以及它们之间的边界区域中。
由于根据本公开的实施方式的电致发光显示装置被实现为顶部发射型，所以第二电极600可以包括透明导电材料，用于将从发光层500发射的光朝向上部透射。而且，第二电极600可以是半透明电极，因此，可以针对每个子像素P1和P2获得微腔效应。当第二电极600是半透明电极时，可以在第二电极600与第一电极310和320之间重复光的反射和再反射，因此，可以获得微腔效应，从而提高光效率。
封装层700可以设置在第二电极600上并且可以防止外部水渗透到发光层500中。封装层700可以由无机绝缘材料形成或者可以形成为无机绝缘材料和有机绝缘材料交替堆叠的结构，但不限于此。
滤色器层可以设置在封装层700上。滤色器层可以包括例如设置在第一子像素P1中的第一滤色器810和设置在第二子像素P2中的第二滤色器820。虽然未示出，但是第三子像素可以与第二子像素P2相邻地设置，并且第三滤色器可以设置在第三子像素中。第一滤色器810可以是具有红色、绿色和蓝色中的一种颜色的滤色器，第二滤色器820可以是具有红色、绿色和蓝色的另一种颜色的滤色器，并且第三滤色器可以是具有红色、绿色和蓝色的另一种颜色的滤色器。尽管未示出，但是可以在滤色器810和820之间另外设置黑底，并且可以防止光在子像素P1和P2之间的边界中泄漏。
图4是根据本公开的实施方式的电致发光显示装置的示意性截面图，并且是沿着图2的线C-D截取的截面图。
参照图4，电路器件层200可以设置在基板100上，多个第一电极310和320可以设置在电路器件层200上，堤部400可以设置在第一电极310和320上，发光层500可以设置在第一电极310和320以及堤部400上，第二电极600可以设置在发光层500上，封装层700可以设置在第二电极600上，以及多个滤色器810和820可以设置在封装层700上。
电路器件层200可以如上参考图3所述，因此，为了方便起见，在图4中省略了电路器件层200的详细配置。在TFT和电路线中，图2的线C-D中的电路器件层200的横截面结构可以不同于图2的线A-B中的电路器件层200的截面结构。在图4中，凹槽G和第一平坦表面F1可以交替地布置在电路器件层200的上表面(即，平坦化层270的上表面)中。
第一电极310和320中的每一个的一部分可以延伸到凹槽G，每个第一平坦表面F1设置在电路器件层200的上表面中，并且设置在第一子像素P1中的第一电极310和设置在第二子像素P2中的第一电极320可以彼此间隔开，其间具有凹槽G。
堤部400可以被设置为覆盖每个第一电极310和320的端部的所有上表面和侧表面。此外，电路器件层200的凹槽G可以位于设置在堤部400中的堤孔450的下部，因此，堤孔450的深度可以加深，从而发光层500的至少一部分可以在与堤孔450交叠的区域中更容易地断开。
堤孔450的入口可以具有第二宽度D2，堤孔450从具有第二宽度D2的堤孔450的入口向下方向延伸的内部可以具有第四宽度D4，第四宽度D4可以大于第二宽度D2。与上面的描述类似，这是因为堤部400与堤孔450接触的一侧的下部被过蚀刻以导致底切UC。由于发生底切UC，堤孔450的内部的第四宽度D4可以大于第二宽度D2，因此，在与堤孔450交叠的区域中，发光层500的至少一部分可以更容易地断开。
发光层500可以与如上描述的图3的图示类似地配置。
详细地，第一叠层510可以设置在堤孔450的内部的侧表面和下表面中，因此可以设置在平坦化层270的凹槽G中。在这种情况下，设置在堤孔450的内侧表面中的第一叠层510的一部分可以与设置在堤孔450的内下表面中的第一叠层510的一部分断开。因此，电荷可以不通过第一叠层510在彼此相邻设置的、其间具有堤孔450的子像素P1和P2之间移动。
此外，电荷产生层520可以在堤孔450的内左表面和堤孔450的内右表面之间断开或者在堤孔450的左上部与堤孔450的右上部之间断开。因此，电荷可以不通过电荷产生层520在彼此相邻设置的、其间具有堤孔450的子像素P1和P2之间移动。
此外，在电荷产生层520上，第二叠层530可以连接在彼此相邻设置的、其间具有堤孔450的子像素P1和P2之间，但是不限于此。在其他实施方式中，第二叠层530的与电荷产生层520相邻的下部的一部分可以在子像素P1和P2之间的区域中断开。
第二电极600、封装层700和滤色器层(例如，包括第一滤色器810和第二滤色器820)如上参考图3所述。因此，省略了其重复描述。
图5是根据本公开另一实施方式的电致发光显示装置的示意性平面图，对应于图1的区域A，并且示出了图1中另外设置的平坦化层270的示例。
除了改变平坦化层270的凹槽形成区域GA的结构之外，图5的电致发光显示装置与图2的上述电致发光显示装置相同。因此，相同的附图标记表示相同的元件。在下文中，将仅描述不同的元件。
如图5所示，多个凹槽G和多个第一平坦表面F1可以设置在平坦化层270的凹槽形成区域GA中，并且多个凹槽G可以设置为具有列C1至C5的形式。
在这种情况下，多个凹槽G可以在列C1至C5中的每一个中以相同的布置结构设置，因此，多个凹槽G可以在列C1至C5之间布置成一行。例如，多个凹槽G可以在与堤孔450的延伸方向相同的长度方向上布置成一排，或者可以在垂直于堤孔450的延伸方向的宽度方向上布置成一排。因此，设置在列C1至C5之一中的一个凹槽G可以接触设置在与其相邻的另一列中的多个凹槽G中的一个。
如上所述，在多个凹槽G在多个列C1至C5之间布置成一排的情况下，与线A-B上的堤孔450交叠的区域和与线C-D上堤孔450交叠的区域可以不同地配置。下面将参考图6和图7的横截面图详细描述这一点。
图6是根据本公开另一实施方式的电致发光显示装置的示意性截面图，并且是沿着图5中的线A-B截取的截面图。
如图6所示，根据本公开另一实施方式的电致发光显示装置可包括基板100、电路器件层200、多个第一电极310和320、堤部400、发光层500、第二电极600、封装层700和多个滤色器810和820。
基板100、第二电极600、封装层700和滤色器层(例如，包括第一滤色器810和第二滤色器820)如上参考图3所述，因此，下面仅描述不同的元件。
除了平坦化层270的结构之外，电路器件层200与如上所述的图3的例示相同。可以不在平坦化层270的上表面中设置多个凹槽G，并且可以在平坦化层270的上表面中设置与堤部400交叠的第一平坦表面F1和与发光区域EA交叠的第二平坦表面F2。
第一电极310和320可以设置在平坦化层270的上表面中，并且特别地，可以设置在第一平坦表面F1和第二平坦表面F2上。
堤部400可以被设置为覆盖第一电极310和320中的每一个的端部的上表面和侧表面。堤孔450可以设置在堤部400中，并且平坦化层270的平坦表面F1可以延伸到堤孔450的下部。
堤孔450的入口可以具有第一宽度D1，堤孔450的内部可以具有第三宽度D3，并且第三宽度D3可以大于第一宽度D1。这是因为堤部400与堤孔450接触的一侧的下部被过蚀刻以导致底切UC。
与图3不同，在图6中，由于凹槽G不位于堤孔450的下部中，并且仅第一平坦表面F1位于堤孔450的下部中，因此可以减小过蚀刻的程度以减小底切UC的尺寸，从而图6的第三宽度D3可以小于图3的第三宽度D3。而且，在图6中，由于凹槽G不位于堤孔450的下部中，因此与图3相比，堤孔450的深度可以减小。因此，为了通过加深堤孔450的深度来更容易地在与堤孔450交叠的区域中断开发光层500的至少一部分，与图3相比，堤部400的高度可以增加。
如图3，发光层500可以在堤孔450中或在堤孔450上方断开，因此，可以防止在相邻的子像素P1和P2之间发生漏电流。也就是说，第一叠层510和电荷产生层520中的每一个可以在与堤孔450交叠的区域中断开，因此，电荷可以不通过第一叠层510和电荷产生层520在彼此相邻设置的、其间具有堤孔450的子像素P1和P2之间移动，但不限于此。另一方面，与电荷产生层520相邻的第二叠层530的下部的一部分可以在子像素P1和P2之间断开。
图7是根据本公开另一实施方式的电致发光显示装置的示意性截面图，并且是沿着图5中的线C-D截取的截面图。
除了修改电路器件层200的上表面以及第一电极310和第二电极320以及堤部400中的每一个的结构之外，图7与图4相同。因此，在下文中，将仅描述电路器件层200的上表面、第一电极310和第二电极320以及堤部400。
如图7所示，与堤部400交叠的多个凹槽G可以在电路器件层200的上表面(即，平坦化层270的上表面)中彼此相邻地设置，并且与发光区域EA交叠的第二平坦表面F2可以设置在电路器件层200的上表面中。
因此，第一电极310和320中的每一个的一部分可以延伸到设置在电路器件层200的上表面中的凹槽G，并且设置在第一子像素P1中的第一电极310和设置在第二子像素P2中的第一电极320可以彼此间隔开，其间具有凹槽G。
堤部400可以被设置为覆盖第一电极310和320中的每一个的端部的所有上表面和侧表面，并且可以被设置在电路器件层200的凹槽G中。此外，电路器件层200的凹槽G可以位于设置在堤部400中的堤孔450的下部。在图中，示出了仅一个凹槽G位于堤孔450的下部的示例，但是，可以设置多个凹槽G。
堤孔450的入口可以具有第二宽度D2，堤孔450的内部可以具有第四宽度D4，第四宽度D4可以大于第二宽度D2。特别地，因为多个凹槽G在堤孔450下方彼此相邻地布置，所以底切UC的尺寸可以由于过蚀刻而增加，因此，与图4的第四宽度D4相比，图7的第四宽度D4可以增大。
图8是根据本公开另一实施方式的电致发光显示装置的示意性平面图，对应于图1的区域A，并且示出了图1中另外设置的平坦化层270的示例。
除了改变堤孔450的结构之外，图8的电致发光显示装置与图2的上述电致发光显示装置相同。因此，相同的附图标记表示相同的元件。在下文中，将仅描述不同的元件。
在图2中，堤孔450可以被设置成与列C1至C5当中的一列C3交叠，其中，在列C1至C5处布置了在平坦化层270中设置的多个凹槽G。另一方面，在图8中，堤孔450可以被设置为与布置了在平坦化层270中设置的多个凹槽G的多个列C1至C5当中的一些列C2至C4交叠。特别地，堤孔450可以完全与一列C3交叠，并且可以与其他列C2和C4部分地交叠。因此，图8的堤孔450的宽度D1和D2可以被设置为大于图2的堤孔450的宽度D1和D2。
当堤孔450的宽度D1和D2中的每一个太小时，发光层500的至少一部分可能在与堤孔450交叠的区域中不会断开，并且由此，可能会发生漏电流。当堤孔450的宽度D1和D2中的每一个太大时，第二电极600可以在与堤孔450交叠的区域中断开，并且由此，可以不从子像素P1到P2中的每一个发射光。因此，可以调节堤孔450的宽度D1和D2，使得发光层500的至少一部分断开，并且第二电极600在与堤孔450交叠的区域中不断开，并且考虑到这一点，堤孔450的宽度D1和D2中的每一个可以在0.1μm至0.2μm的范围内。然而，本公开不限于此。
为了使堤孔450不与列C2至C4交叠，设置在平坦化层270中的凹槽G的直径可以小于堤孔450的第一宽度D1。
当堤孔450设置为与列C2至C4交叠时，凹槽G和第一平坦表面F1可以交替地布置在与堤孔450交叠的区域中，因此，发光层500的至少一部分可以被有效地断开。
图9是根据本公开另一实施方式的电致发光显示装置的示意性平面图，对应于图1的区域A，并且示出了图1中另外设置的平坦化层270的示例。
除了改变设置在平坦化层270中的多个凹槽G的布置结构之外，图9的电致发光显示装置与图2的上述电致发光显示装置相同。因此，相同的附图标记表示相同的元件。在下文中，将仅描述不同的元件。
在图2中，设置在平坦化层270中的凹槽G可以设置为与发光区域EA部分交叠。另一方面，在图9中，设置在平坦化层270中的凹槽G可以被设置为不与发光区域EA交叠。也就是说，凹槽形成区域GA可以与堤部区域BA和堤孔区域BHA交叠，但是可以不与发光区域EA交叠，并且凹槽非形成区域NGA可以与发光区域EA交叠。
如上所述，当凹槽G被设置为不与发光区域EA交叠时，设置在发光区域EA中的平坦化层270的上表面可以是平坦的，因此，发光层500的表面在发光区域EA中可以是均匀的。
图10A至10C涉及根据本公开另一实施方式的电致发光显示装置，并且涉及头戴式显示器(HMD)装置。图10A是示意性透视图，图10B是虚拟现实(VR)结构的示意性平面图，并且图10C是增强现实(AR)结构的示意性截面图。
如图10A所示，根据本公开的HMD设备可包括容纳壳体10和头戴式带30。
容纳壳体10可以容纳诸如显示装置、透镜阵列和目镜透镜之类的元件。
头戴式带30可以固定到容纳壳体10。头戴式带30被示出为被设置为围绕用户的两个侧面和上面，但是不限于此。头戴式带30可以将HMD设备固定到用户的头部，并且可以由眼镜框架型结构或头盔型结构代替。
如图10B所示，根据本公开的具有VR结构的HMD设备可包括左眼显示设备12、右眼显示设备11、透镜阵列13、左眼目镜透镜20a和右眼目镜透镜20b。
左眼显示设备12、右眼显示设备11、透镜阵列13、左眼目镜透镜20a和右眼目镜透镜20b可以容纳在容纳壳体10中。
左眼显示设备12和右眼显示设备11可以显示相同的图像，并且在这种情况下，用户可以观看二维(2D)图像。可选的，左眼显示设备12可以显示左眼图像，并且右眼显示设备11可以显示右眼图像。左眼显示设备12和右眼显示设备11中的每一个可以被配置为图1至图9中的每一个的电致发光显示设备。在这种情况下，在图1至图9中，与显示图像的表面对应的上部(例如，滤色器810和820)可以面向透镜阵列13。
透镜阵列13可以与左眼目镜透镜20a和左眼显示设备12中的每一个间隔开，并且可以设置在左眼目镜透镜20a和左眼显示设备12之间。也就是说，透镜阵列13可以设置在左眼目镜透镜20a的前面并且在左眼显示设备12的后面。另外，透镜阵列13可以与右眼目镜透镜20b和右眼显示设备11中的每一个间隔开，并且可以设置在右眼目镜透镜20b和右眼显示设备11之间。也就是说，透镜阵列13可以设置在右眼目镜透镜20b的前面并且可以在右眼显示装置11后面。
透镜阵列13可以是微透镜阵列。透镜阵列13可以由针孔阵列代替。通过使用透镜阵列13，由左眼显示设备12或右眼显示设备11显示的图像可以以特定放大率放大，因此，用户可以看到放大的图像。
用户的左眼LE可以位于左眼目镜透镜20a处，并且用户的右眼RE可以位于右眼目镜透镜20b处。
如图10C所示，根据本公开的具有AR结构的HMD设备可以包括左眼显示设备12、透镜阵列13、左眼目镜透镜20a、透射反射部分14和透射窗口15。在图10C中，为方便起见，仅示出了左眼元件，并且右眼元件可以与左眼元件相同。
左眼显示设备12、透镜阵列13、左眼目镜透镜20a、透射反射部分14和透射窗15可以容纳在容纳壳体10中。
左眼显示设备12可以设置在透射反射部分14的一侧(例如，上侧)而不覆盖透射窗口15。因此，左眼显示设备12可以向透射反射部分14提供图像，而不覆盖透过透射窗15可见的外部背景。
左眼显示设备12可以被配置为图1至图9中的每一个的电致发光显示设备。在这种情况下，在图1至图9中，与显示图像的表面对应的上部(例如，滤色器810和820)可以面向透射反射部14。
透镜阵列13可以设置在左眼目镜透镜20a和透射反射部分14之间。
用户的左眼可位于左眼目镜透镜20a处。
透射反射部分14可以设置在透镜阵列13和透射窗口15之间。透射反射部分14可以包括透射一部分光并反射光的其它部分的反射表面14a。可以设置反射表面14a以使得由左眼显示设备12显示的图像行进到透镜阵列13。因此，用户可以通过透射窗口15看到所有外部背景和由左眼显示设备12显示的图像。即，用户可以看到包括真实背景和虚拟图像的一个图像，因此，可以实现AR。
透射窗口15可以设置在透射反射部分14的前面。
如上所述，根据本公开的实施方式，由于堤孔设置在相邻子像素之间的边界区域中，并且多个凹槽设置在堤孔下方，因此，发光层的至少一部分可以在与堤孔交叠的区域中断开，从而可以防止在相邻子像素之间发生漏电流，从而解决了由于漏电流导致图像质量下降的问题。
本公开的上述特征，结构和效果包括在本公开的至少一个实施方式中，但不仅限于一个实施方式。此外，本公开的至少一个实施方式中描述的特征、结构和效果可以通过本领域技术人员通过组合或修改其他实施方式来实现。因此，与组合和修改相关联的内容应被解释为在本公开的范围内。
对于本领域技术人员显而易见的是，在不脱离本公开的精神或范围的情况下，可以在本公开中进行各种修改和变化。因此，本公开旨在覆盖本公开的修改和变化，只要它们落入所附权利要求及其等同物的范围内。
相关申请的交叉引用
本申请要求2018年11月2日提交的韩国专利申请No.10-2018-0133246的权益，该申请通过引用结合于此，如同在此完全阐述一样。

Claims (10)

1.一种电致发光显示装置，所述电致发光显示装置包括：
基板，所述基板包括第一子像素和第二子像素；
平坦化层，所述平坦化层位于所述基板上；
第一电极，所述第一电极位于所述平坦化层上的所述第一子像素和所述第二子像素中的每一个中；
堤部，所述堤部位于所述第一子像素的第一电极和所述第二子像素的第一电极之间；
发光层，所述发光层位于所述第一电极和所述堤部上；以及
第二电极，所述第二电极位于所述发光层上，
其中，所述平坦化层在与所述堤部交叠的区域中包括多个凹槽，堤部在与所述多个凹槽中的一些凹槽交叠的区域中包括堤孔，并且所述堤孔沿着所述第一子像素和所述第二子像素之间的边界延伸。
2.根据权利要求1所述的电致发光显示装置，其中，所述堤孔延伸以穿过所述堤部，并且设置在所述平坦化层中的所述一些凹槽在所述堤孔处暴露。
3.根据权利要求1所述的电致发光显示装置，其中，所述堤孔的入口包括具有第一宽度的区域、具有小于所述第一宽度的第二宽度的区域以及具有从所述第一宽度逐渐减小至所述第二宽度的宽度的区域中的至少一个。
4.根据权利要求3所述的电致发光显示装置，其中，在具有所述第一宽度的区域中在向下方向上延伸的堤孔的内部具有大于所述第一宽度的第三宽度，并且在具有所述第二宽度的区域中在向下方向上延伸的所述堤孔的内部具有大于所述第二宽度的第四宽度。
5.根据权利要求1所述的电致发光显示装置，其中，所述堤孔的入口设置成具有重复的波形图案结构，其中，所述波形图案结构的宽度逐渐增加然后逐渐减小。
6.根据权利要求1所述的电致发光显示装置，其中，所述平坦化层还包括与堤部交叠的区域中的所述一些凹槽之间的平坦表面，并且所述平坦表面的至少一部分在堤孔处暴露。
7.根据权利要求1所述的电致发光显示装置，其中，所述多个凹槽设置成彼此交叠。
8.一种电致发光显示装置，所述电致发光显示装置包括：
基板，所述基板包括第一子像素和第二子像素；
堤部区域，在所述第一子像素和所述第二子像素之间的边界中设置的堤部被设置在所述堤部区域处；
发光区域，所述发光区域由所述堤部区域限定并设置在所述第一子像素和所述第二子像素中的每一个中；
堤孔区域，沿着所述第一子像素和所述第二子像素之间的边界延伸并穿过所述堤部的堤孔被设置在所述堤孔区域处；以及
凹槽形成区域，所述凹槽形成区域在所述堤孔区域下方与所述堤孔区域交叠并且包括多个凹槽。
9.一种电致发光显示装置，所述电致发光显示装置包括：
基板，所述基板包括第一子像素和第二子像素；
平坦化层，所述平坦化层位于所述基板上；
第一电极，所述第一电极位于平坦化层上的所述第一子像素和所述第二子像素中的每一个中；
堤部，所述堤部位于所述第一子像素的第一电极和所述第二子像素的第一电极之间；
发光层，所述发光层位于所述第一电极和所述堤部上；以及
第二电极，所述第二电极位于所述发光层上，
其中，所述堤部包括堤孔，并且所述堤孔沿着所述第一子像素和所述第二子像素之间的边界延伸，并且
其中，所述发光层的至少一部分在与所述堤孔交叠的区域中断开。
10.一种电致发光显示装置，所述电致发光显示装置包括：
基板，所述基板包括第一子像素和第二子像素；
堤部区域，在所述第一子像素和所述第二子像素之间的边界中设置的堤部被设置在所述堤部区域处；
发光区域，所述发光区域由所述堤部区域限定并设置在所述第一子像素和所述第二子像素中的每一个中；
堤孔区域，沿着所述第一子像素和所述第二子像素之间的边界延伸并穿过所述堤部的堤孔被设置在所述堤孔区域处；以及
发光层，所述发光层设置在所述发光区域中，
其中，所述发光层与所述堤部区域交叠，并且所述发光层的至少一部分在与所述堤孔区域交叠的区域中断开。
CN201911030091.2A 2018-11-02 2019-10-28 电致发光显示装置 Active CN111146244B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180133246A KR102646218B1 (ko) 2018-11-02 2018-11-02 전계 발광 표시 장치
KR10-2018-0133246 2018-11-02

Publications (2)

Publication Number Publication Date
CN111146244A true CN111146244A (zh) 2020-05-12
CN111146244B CN111146244B (zh) 2023-07-25

Family

ID=70459089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911030091.2A Active CN111146244B (zh) 2018-11-02 2019-10-28 电致发光显示装置

Country Status (4)

Country Link
US (1) US11302757B2 (zh)
JP (1) JP6827504B2 (zh)
KR (1) KR102646218B1 (zh)
CN (1) CN111146244B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122084A (zh) * 2021-11-09 2022-03-01 深圳市华星光电半导体显示技术有限公司 顶发射oled显示面板
CN116075188A (zh) * 2023-03-21 2023-05-05 北京京东方技术开发有限公司 一种显示基板及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220090025A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 전계 발광 표시 장치
US20240065036A1 (en) * 2021-01-08 2024-02-22 Semiconductor Energy Laboratory Co., Ltd. Display Device, Method For Manufacturing The Display Device, and Electronic Device
CN113540194B (zh) * 2021-07-12 2022-08-23 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
WO2023053451A1 (ja) * 2021-10-01 2023-04-06 シャープディスプレイテクノロジー株式会社 発光素子、表示装置、および発光素子の製造方法
CN115132948B (zh) * 2022-06-30 2024-02-27 武汉华星光电半导体显示技术有限公司 显示面板和电子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332069A (ja) * 2002-05-16 2003-11-21 Tohoku Pioneer Corp 有機ｅｌ素子及びその製造方法
JP2005141960A (ja) * 2003-11-05 2005-06-02 Denso Corp 有機ｅｌ表示装置
US20170098686A1 (en) * 2015-10-02 2017-04-06 Samsung Display Co., Ltd. Organic light emitting diode display
CN107039486A (zh) * 2015-11-03 2017-08-11 乐金显示有限公司 有机发光显示装置及其制造方法
US20170271421A1 (en) * 2016-03-18 2017-09-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US20180062106A1 (en) * 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
CN107799564A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 有机发光阵列和使用其的有机发光显示装置
CN107799555A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 有机发光显示装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535454B (en) 1999-10-21 2003-06-01 Semiconductor Energy Lab Electro-optical device
KR20160063709A (ko) * 2014-11-27 2016-06-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR101797018B1 (ko) * 2015-11-30 2017-11-13 엘지디스플레이 주식회사 유기발광 표시장치와 그를 포함한 헤드 장착형 디스플레이
KR102479673B1 (ko) * 2015-12-29 2022-12-21 엘지디스플레이 주식회사 유기전계발광표시 장치 및 이의 제조방법
KR102624878B1 (ko) * 2016-06-30 2024-01-16 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
CN108735791A (zh) * 2018-07-05 2018-11-02 云谷（固安）科技有限公司 显示面板及其制造方法和显示终端

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332069A (ja) * 2002-05-16 2003-11-21 Tohoku Pioneer Corp 有機ｅｌ素子及びその製造方法
JP2005141960A (ja) * 2003-11-05 2005-06-02 Denso Corp 有機ｅｌ表示装置
US20170098686A1 (en) * 2015-10-02 2017-04-06 Samsung Display Co., Ltd. Organic light emitting diode display
CN107039486A (zh) * 2015-11-03 2017-08-11 乐金显示有限公司 有机发光显示装置及其制造方法
US20170271421A1 (en) * 2016-03-18 2017-09-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US20180062106A1 (en) * 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
CN107799564A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 有机发光阵列和使用其的有机发光显示装置
CN107799555A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 有机发光显示装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122084A (zh) * 2021-11-09 2022-03-01 深圳市华星光电半导体显示技术有限公司 顶发射oled显示面板
CN114122084B (zh) * 2021-11-09 2024-04-30 深圳市华星光电半导体显示技术有限公司 顶发射oled显示面板
CN116075188A (zh) * 2023-03-21 2023-05-05 北京京东方技术开发有限公司 一种显示基板及显示装置
CN116075188B (zh) * 2023-03-21 2023-08-22 北京京东方技术开发有限公司 一种显示基板及显示装置

Also Published As

Publication number Publication date
US20200144342A1 (en) 2020-05-07
JP2020072084A (ja) 2020-05-07
CN111146244B (zh) 2023-07-25
KR102646218B1 (ko) 2024-03-08
JP6827504B2 (ja) 2021-02-10
US11302757B2 (en) 2022-04-12
KR20200050547A (ko) 2020-05-12

Similar Documents

Publication Publication Date Title
CN111146244B (zh) 电致发光显示装置
CN112397546B (zh) 电致发光显示装置和头戴式显示设备
US11917877B2 (en) Display device with auxiliary electrode in trench
CN111293139B (zh) 电致发光显示装置
CN110783380B (zh) 显示装置
CN111106142B (zh) 电致发光显示装置
KR20210037949A (ko) 전계 발광 표시 장치
US20220208880A1 (en) Electroluminescent Display Apparatus
CN111244138B (zh) 电致发光显示装置
CN111276512B (zh) 电致发光显示设备
US11158696B2 (en) Electroluminescent display apparatus
CN111326545B (zh) 电致发光显示装置
US11302885B2 (en) Electroluminescent display device
CN112713173A (zh) 电致发光显示装置
CN111276511B (zh) 电致发光显示设备和显示设备
KR102655936B1 (ko) 표시장치
US20230189613A1 (en) Display apparatus
CN114551507A (zh) 电致发光显示装置和头戴式显示装置
CN113053958A (zh) 电致发光显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant