CN111133599A - 多层金属-绝缘体-金属（mim）结构 - Google Patents

多层金属-绝缘体-金属（mim）结构 Download PDF

Info

Publication number
CN111133599A
CN111133599A CN201780095317.XA CN201780095317A CN111133599A CN 111133599 A CN111133599 A CN 111133599A CN 201780095317 A CN201780095317 A CN 201780095317A CN 111133599 A CN111133599 A CN 111133599A
Authority
CN
China
Prior art keywords
layer
opening
layers
spacers
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780095317.XA
Other languages
English (en)
Inventor
K.林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111133599A publication Critical patent/CN111133599A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种装置，其包括第一多个层与第二多个层交错的堆叠。在示例中，第一多个层包括导电材料，并且第二多个层包括绝缘材料。在示例中，第一多个层包括上层和下层。第一通孔可以延伸穿过堆叠的至少一部分，其中第一通孔可以与上层和下层接触。第二通孔可以延伸穿过堆叠的至少一部分，其中第二通孔可以与上层和下层隔离。

Description

多层金属-绝缘体-金属（MIM）结构
背景技术
集成电路芯片通常还包括无源组件，诸如电容器、电阻器、电感器等。金属-绝缘体-金属（MIM）电容器是无源组件，其可以在许多应用（诸如射频（RF）应用）、在模拟集成电路中使用等。MIM电容器因其高电容密度（其可提供小面积、增加电路密度并进一步降低制造成本）而备受关注。
在具有多个导电层的常规MIM中，导电层可以相对于彼此水平或横向偏移（offset），例如，使得通孔可以连接至相应导电层。例如，多个掩模可以被用于形成多个导电层，这会增加形成多个导电层的成本和/或时间。而且，由于多个导电层可能偏移，因此这可能增加形成多个导电层的面积。
附图说明
本公开的实施例将根据下文给出的具体描述并且根据本公开的各种实施例的附图而被更全面地理解，然而，这不应当被理解成将本公开限制成具体实施例，而是仅用于解释和理解。
图1图示了根据一些实施例的MIM，其包括耦合至奇数编号的导电层的第一通孔和耦合至偶数编号的导电层的第二通孔。
图2A图示了根据一些实施例的被间隔物围绕的通孔的平面图。
图2B示意性地图示了根据一些实施例的图1的MIM的一些连接。
图3A、3B、3C、3D、3E、3F、3G、3H、3I、3J、3K、3L、3M、3N、3O、3P、3Q、3R和3S图示了根据一些实施例的形成图1的MIM的示例过程。
图4是图示了根据一些实施例的形成MIM（例如，图1的MIM）的方法的流程图。
图5图示了根据一些实施例的另一MIM，其包括耦合至奇数编号的导电层的第一通孔和耦合至偶数编号的导电层的第二通孔。
图6图示了根据一些实施例的包括使用图1-5中讨论的MIM所形成的电容器的计算设备或SoC（片上系统）。
具体实施方式
MIM电容器是一种特殊类型的电容器，其具有通过电容器电介质分开的顶部金属板和底部金属板，它们通常在集成电路中实现。在示例中，MIM电容器可以具有多个堆叠的导电层，每个导电层通过绝缘体层与相邻的导电层分开。
在一些实施例中，MIM电容器具有穿过多个堆叠的导电层所形成的两个通孔。例如，第一通孔可以耦合至第一一个或多个的多个堆叠的导电层（例如，至偶数编号的导电层），以及第二通孔可以耦合至第二一个或多个的多个堆叠的导电层（例如，至奇数编号的导电层）。如本文中进一步详细讨论的，以这种方式形成具有多个堆叠的导电层的MIM电容器可以导致使用单个掩模来形成导电层和绝缘层的堆叠。
如本文中讨论的，导电层不需要偏移（例如，可以被对准，并且可以具有相似的长度和宽度）。例如，单个掩模可以被用来形成导电层和绝缘层的堆叠。使用单个掩模形成导电层和绝缘层的堆叠可以导致成本、时间和/或面积的改善。其他技术效果根据各种实施例和附图将是明显的。
在下面的描述中，讨论了众多细节来提供对本公开的实施例的更透彻的解释。然而，对本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其它实例中，以框图形式而非详细地示出公知的结构和器件，以避免使本公开的实施例晦涩难懂。
注意的是，在实施例的对应附图中，信号用线表示。一些线可以是更粗的，以指示更大的构成信号路径，和/或在一个或多个端部具有箭头以指示主要信息流方向。这样的指示并不意图是限制性的。而是，线与一个或多个示例性实施例相结合地使用以便于更容易地理解电路或逻辑单元。如设计需要或偏好所指示的，任何所表示的信号实际上可以包括可以在任一方向上行进的一个或多个信号，并且可以利用任何合适类型的信号方案来实现。
遍及本说明书以及在权利要求中，术语“连接的”意指直接连接，诸如在所连接的事物之间的电学连接、机械连接或磁性连接，而没有任何中间器件。术语“耦合的”意指直接或间接连接，诸如在所连接的事物之间的直接的电学连接、机械连接或磁性连接或通过一个或多个无源或有源中间器件的间接连接。术语“电路”或“模块”可以指代被布置成彼此协作以提供期望功能的一个或多个无源和/或有源组件。术语“信号”可以指代至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”、“一个”以及“该”的意义包括复数引用。“在......中”的意义包括“在......中”和“在......上”。术语“基本上”、“靠近”、“几乎”、“接近”和“大约”一般指代处于目标值的+/-10%内。
除非另行指定，使用序数形容词“第一”、“第二”和“第三”等来描述普通对象仅仅指示正指代的相同对象的不同实例，并且不意图暗示如此描述的对象必须以给出的顺序，该顺序或者是时间上的、空间上的、以排名或以任何其他方式。
出于本公开的目的，短语“A和/或B”和“A或B”意指（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。描述中和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“在......上方”、“在......下方”等等（如果有的话）被用于描述性目的，而不必然用于描述永久的相对方位。
图1图示了根据一些实施例的MIM 100，其包括耦合至奇数编号的导电层104_1、104_3的第一通孔114和耦合至偶数编号的导电层104_2、104_4的第二通孔118。在一些实施例中，MIM 100包括导电层104_1、104_2、104_3、104_4以及绝缘层108a、108b、108c。
在本文中用共同的附图标记后面带有特定的数字或字母所指代的元素可以由单独的附图标记统称。例如，导电层104_1、104_2、104_3、104_4可以统称为以复数形式的导电层104和以单数形式的导电层104。类似地，绝缘层108a、108b、108c可以被统称为以复数形式的绝缘层108和以单数形式的绝缘层108。
在一些实施例中，导电层104和绝缘层108以交错的布置进行堆叠。因此，在一些实施例中，绝缘层108将两个垂直（例如，图1中的z轴）相邻的导电层104分开。例如，绝缘层108a可以将相邻的导电层104_1和104_2分开。
在一些实施例中，导电层104包括导电材料，诸如但不限于以下各项中的一个或多个：铂（Pt）、铝铜（AlCu）、氮化钛（TiN）、金（Au）、钛（Ti）、钽（Ta）、氮化钽（TaN）、钨（W）、氮化钨（WN）、铜（Cu）和/或类似的。例如，导电层104可以包括可以被减性蚀刻的任何适当的导电材料。在一些实施例中，绝缘层108包括绝缘或介电材料，诸如但不限于以下各项中的一个或多个：氧化镍（NiO）、氧化钛（TiO）、氧化铪（HfO）、氧化锆（ZrO）、氧化锌（ZnO）、氧化钨（WO3）、氧化铝（Al2O3）、氧化钽（TaO）、氧化钼（MoO）、氧化铜（CuO）、二氧化硅（SiO2）、氮化硅（Si3N4）、聚酰亚胺和/或类似的。
在一些实施例中，导电层104被标识为奇数编号的导电层和偶数编号的导电层。例如，导电层104_1、104_3可以是奇数编号的导电层，并且导电层104_2、104_2可以是偶数编号的导电层。
在一些实施例中，MIM 100在衬底134上方，并且MIM 100的最靠近衬底134的一侧被称为MIM 100的底侧。MIM 100的顶侧可以与底侧相反。在示例中，MIM 100的顶侧上的最顶部导电层104（例如，导电层104_1）可以是奇数编号的导电层。例如，基于导电层相对于最顶部导电层104_1的方位，其他导电层104可以被称为奇数或偶数编号的导电层。因此，例如，第二最顶部导电层104_2可以是奇数编号的导电层，第三最顶部导电层104_3可以是偶数编号的导电层等等。
尽管图1图示了四个导电层（例如，两个偶数编号的和两个奇数编号的导电层），但是在一些实施例中，本公开的原理可以应用于形成包括N数量个导电层104的MIM，其中N可以是2、3、4、5或任何适当的更大整数（例如，在图1中N=4）。因此，在示例中，N≧2。在一些实施例中，在MIM中存在至少一个奇数编号的导电层104和至少一个偶数编号的导电层104（例如，在这样的示例中N≧2）。
在一些实施例中，MIM 100具有通孔114，该通孔114延伸穿过导电层104和绝缘层108中的至少一些。例如，通孔114可以延伸穿过导电层104_1、104_2和104_3以及绝缘层108a和108b。在一些实施例中，通孔114耦合到（例如，直接接触并附接到）导电层104_1和104_3。在一些实施例中，尽管通孔114延伸穿过导电层104_2，但是通孔114与导电层104_2接触或连接、附接或耦合至导电层104_2。例如，一个或多个间隔物122可以将通孔114与导电层104_2隔离（例如，物理地和/或电气地隔离）。例如，间隔物122可以充当阻挡层以将通孔114与导电层104_2阻挡开或隔离。例如，间隔物122可以在导电层104_2的侧壁与延伸穿过导电层104_2的通孔114的一部分之间。因此，在一些实施例中，通孔114耦合到奇数编号的导电层104_1、104_3，同时与偶数编号的导电层104_2、104_4隔离。
在一些实施例中，MIM 100包括穿过导电层104和绝缘层108中的至少一些形成的通孔118。例如，通孔118可以穿过导电层104_1、104_2和104_3（并且可以与导电层104_4接触或穿过导电层104_4形成）以及绝缘层108a、108b和108c形成。在一些实施例中，通孔118耦合到（例如，直接接触并附接到）导电层104_2和104_4。在一些实施例中，尽管可以通过导电层104_1和104_3形成通孔114，但是通孔114可以不与导电层104_1和104_3接触、附着、连接或耦合。例如，一个或多个间隔物126可以将通孔118与导电层104_1隔离（例如，物理地和/或电气地隔离），并且一个或多个间隔物130可以将通孔118与导电层104_3隔离（例如，物理地和/或电气地隔离）。例如，间隔物122、130可以充当阻挡层以将通孔114分别与导电层104_1和104_3阻挡开或隔离。例如，间隔物126可以在导电层104_1的侧壁与延伸穿过导电层104_1的通孔118的一部分之间。例如，间隔物130可以在导电层104_3的侧壁与延伸穿过导电层104_3的通孔118的一部分之间。在一些实施例中，通孔118耦合到偶数编号的导电层104_2、104_4，同时与奇数编号的导电层104_1、104_3隔离。
在一些实施例中，间隔物122、126、130包括任何电介质或绝缘材料，例如，其可以使导电层104与通孔114或118中的对应一个绝缘。例如，间隔物122、126、130包括以下材料，诸如但不限于以下各项中的一个或多个：氧化镍（NiO）、氧化钛（TiO）、氧化铪（HfO）、氧化锆（ZrO）、氧化锌（ZnO）、氧化钨（WO3）、氧化铝（Al2O3）、氧化钽（TaO）、氧化钼（MoO）、氧化铜（CuO）、二氧化硅（SiO2）、氮化硅（Si3N4）、聚酰亚胺和/或类似的。在一些实施例中，如图1中图示的，最顶部导电层104_1至少部分地被硬掩模层102、140覆盖。
图2A图示了根据一些实施例的被间隔物126围绕的通孔118的平面图。例如，图2A的平面图可以是沿图1的线A的平面图。如图2A图示的，间隔物126可以将通孔118与导电层104_1隔离。例如，间隔物126可以在导电层104_1的侧壁与延伸穿过导电层104_1的通孔118的一部分之间。尽管在图2A中未图示其他间隔物122和130的平面图，但是根据图2A，间隔物122和130的平面图对于本领域技术人员将是显而易见的。
再次参考图1，在一些实施例中，一个或多个导电层104和/或一个或多个绝缘层108（例如，所有导电层104和所有绝缘层108）具有相似的尺寸（例如，相似的长度和宽度，尽管高度可能不同）。例如，如本文中稍后讨论的，在一些实施例中，导电层104和绝缘层108使用共同的掩模工艺形成，因此，导电层104和绝缘层108可以具有相似的尺寸（例如，导电层104和绝缘层108的外围可以具有相似的形状、大小和/或尺寸）。
在一些实施例中，通孔114的至少一部分具有比通孔118的更大的横截面直径或周长。例如，通孔114的尺寸（例如，其中通孔114穿过最顶部导电层104_1）可以大于通孔118的尺寸（例如，其中通孔118穿过最顶部导电层104_1）。例如，通孔114的直径或宽度（例如，其中通孔穿过最顶部导电层104_1）可以是通孔118的直径或宽度（例如，其中通孔118穿过最顶部导电层104_1）的至少两倍或大于通孔118的直径或宽度。在一些实施例中，通孔114和118的尺寸上的这种差异便于形成通孔114和118，如本文中进一步详细讨论的。
通孔118具有第一部分，该第一部分具有第一直径，该第一部分延伸穿过导电层104_1（例如，与间隔物126相邻）；通孔118具有第二部分，该第二部分具有第二直径，该第二部分延伸穿过导电层104_2；以及通孔118具有第三部分，该第三部分具有第三直径，该第三部分延伸穿过导电层104_3（例如，与间隔物130相邻）。在一些实施例中，第二直径比第一直径小至少间隔物126的厚度的两倍。在一些实施例中，第三直径比第二直径小至少间隔物130的厚度的两倍。
图2B示意性地图示了根据一些实施例的图1的MIM 100的示例连接。例如，图示了导电层104和通孔114、118，而出于说明清楚的目的，在图2B中没有图示间隔物122、126、130和绝缘层108。在图2B中，通孔114与导电层104_2之间的空间象征性地指示通孔114与导电层104_2电隔离。类似地，图2B还象征性地指示通孔118与导电层104_1和104_3电隔离。
在一些实施例中，功率连接或接地连接之一耦合至通孔114，并且功率连接或接地连接中的另一个耦合至通孔118。在图2B的示例中，功率连接211耦合至通孔114，并且接地连接213耦合至通孔118。由于导电层104之间的间隙，可以在由通孔114和118表示的端子之间形成电容。因此，在一些实施例中，MIM 100被用作电容器器件。
图3A-3S图示了根据一些实施例的用于形成图1的MIM 100的示例过程。例如，图3A-3S是随着实行用于形成MIM 100的示例性操作而演变的MIM 100的截面图。
参考图3A，可以在衬底134上方形成多个交错和堆叠的导电层104_1、104_2、104_3、104_4以及绝缘层108a、108b、108c。尽管在图3A中未图示，但是在一些实施例中，导电层104和绝缘层108的多个堆叠层通过使用图案化和蚀刻的光刻法而形成。例如，导电层104和绝缘层108的薄膜可以沉积在基板134上方，并且然后被蚀刻（例如，使用单个掩模）以形成图3A中图示的层。在一些实施例中，因为导电层104和绝缘层108是使用单个掩模形成的，所以导电层104和绝缘层108具有相似的尺寸，如关于图1所讨论的。
现在参考图3B，可以在最顶部导电层104_1上沉积硬掩模层102。可以在硬掩模层102上方图案化包括光致抗蚀剂材料的光致抗蚀剂层303。在一些实施例中，光致抗蚀剂层303中的第一开口314的直径a1大幅度地大于（例如，两倍或更大）光致抗蚀剂层303中的第二开口318的直径a2。
现在参考图3C，可以蚀刻通过光致抗蚀剂层303暴露的硬掩模层102，并且然后可以去除光致抗蚀剂层303。随后，可以在开口314和318中沉积共形的硬掩模层304。
在一些实施例中，如图3C中图示的，由于开口314的直径a1大于开口318的直径a2，共形的硬掩模层304在开口314内形成脊、凹陷或低深度区域。注意到，尽管图3C中的开口314和318分别被共形的硬掩模层304部分地和大约完全填充，但是这些开口的方位在该图中被标记（例如，使得也可以在后续附图中使用相同的标记314和318来标记处于这样的方位中的开口）。
现在参考图3D，可以蚀刻共形的硬掩模层304。可以采用任何适当的蚀刻技术，诸如各向异性干法蚀刻、湿法化学蚀刻等。图3D的蚀刻可以导致最顶部导电层104_1通过开口314而暴露，而开口318仍可以被共形的硬掩模层304填充，如图3D中图示的。因此，由于开口314和318的大小上的差异（例如，这最终可能导致通孔114和118的大小上的差异），最顶部导电层104_1可以通过开口314而暴露（并且没有通过开口318而暴露）。
现在参考图3E-3F，可以通过开口314选择性地蚀刻导电层104_1和104_2以及绝缘层108a。例如，在图3E中，导电层104_1可以通过开口314被部分地和选择性地蚀刻；并且在图3F中，可以通过开口314部分地且选择性地蚀刻导电层104_2和绝缘层108a。图3E-3F中的蚀刻可以使用任何适当的蚀刻技术（例如，干法蚀刻、湿法化学蚀刻等）来实行。所使用的蚀刻剂可以是对导电层104和绝缘层108的材料是选择性的。
现在参考图3G，在一些实施例中，间隔物层122沉积在开口314的侧壁上。例如，间隔物层122可以共形地沉积在开口314内，并且然后被选择性地各向异性地蚀刻，例如，使得间隔物层122保留在开口314的侧壁上。因此，在图3G中，间隔物层122可以沉积在导电层104_1和104_2上以及沉积在开口314内的绝缘层108a上。
在一些实施例中，图3H-3J图示了使间隔物层122凹陷的示例过程（例如，使用牺牲硬掩模层322）。例如，现在参考图3H，可以在MIM 300的顶侧上沉积牺牲硬掩模层322，使得牺牲硬掩模层322覆盖开口314和318。参考图3I，可以通过部分地去除牺牲硬掩模层322来使牺牲硬掩模层322凹陷，例如，使得剩余的牺牲硬掩模层322仍然覆盖间隔层122的与绝缘层108a相邻的部分以及导电层104_2的在开口314内的部分。因此，在图3I中可以暴露间隔物层122的与导电层104_1相邻的部分。参考图3J，可以去除间隔物层122的暴露部分（例如，通过适当的蚀刻操作）。间隔物层122的被牺牲硬掩模层322覆盖的部分没有被去除。随后，如图3J中图示的，可以去除牺牲硬掩模层322。因此，在图3J中，间隔物层122可以阻挡导电层104_2以及至少一部分绝缘层108a，而不阻挡导电层104_1。
尽管图3H-3J图示了使用牺牲硬掩模层322选择性地去除间隔物层122的部分，但是在一些其他实施例中，使用另一适当的方式（例如，适当的选择性各向异性刻蚀过程）来部分地刻蚀间隔物层122。
现在参考图3K，在一些实施例中，通过选择性地蚀刻绝缘层108b和导电层104_3来进一步延伸开口314。例如，最初可以使用蚀刻绝缘层108而不是导电层104的选择性蚀刻剂通过开口314来蚀刻绝缘层108b。随后，可以使用蚀刻导电层104而不是绝缘层108的选择性蚀刻剂通过开口314来蚀刻导电层104_3。现在参考图3L，在一些实施例中，开口314填充有导电材料（例如，适当的金属），并且然后被抛光以例如形成通孔114。
因此，如图1和图3L中图示的，可以穿过导电层104_1、104_2和104_3以及绝缘层108a和108b来形成通孔114。在一些实施例中，通孔114耦合到（例如，接触）导电层104_1和104_3（例如，具有奇数编号的导电层）。在一些实施例中，尽管通孔114延伸穿过导电层104_2，但是通孔114不与导电层104_2接触或连接或不耦合到导电层104_2。例如，间隔物122可以使通孔114与导电层104_2隔离（例如，物理地和/或电气地隔离）。因此，在一些实施例中，通孔114耦合至奇数编号的导电层104_1、104_3，同时与偶数编号的导电层104_2、104_4隔离。
现在参考图3M，可以去除硬掩模层304。硬掩模层304的去除可以再次导致开口318的形成，并且还可以导致与通孔114的顶部相邻的开口319的形成，如图3M中图示的。
现在参考图3N，硬掩模层140可以沉积在MIM 100的顶侧上，由此至少覆盖开口318和319。随后，可以部分地蚀刻硬掩模层140，从而导致了在开口318内的硬掩模层140中的凹陷，如图3N中图示的。要注意的是，由于开口318比开口319大得多，所以硬掩模层140的蚀刻可以在开口318中形成凹陷（例如，其可以暴露最顶部导电层104_1），而没有在开口319中形成这样的凹陷。
现在参考图3O，可以使用例如选择性蚀刻剂通过开口318来蚀刻最顶部导电层104_1和绝缘层108a。例如，最初可以使用比绝缘层108更快地蚀刻导电层104的选择性蚀刻剂来穿过开口318蚀刻导电层104_1。随后，可以使用比导电层104更快地蚀刻绝缘层108的选择性蚀刻剂来穿过开口318蚀刻绝缘层108a。
现在参考图3P，间隔物层126可以沉积在开口318的侧壁上。例如，间隔物层126可以共形地沉积在开口318中，并且然后被各向异性地部分蚀刻，以使得间隔物层126的部分保留在开口318的侧壁上。
现在参考图3Q，如关于图3O讨论的，可以使用例如选择性蚀刻剂在开口318内蚀刻导电层104_2和104_3以及绝缘层108b和108c。
现在参考图3R，间隔物130可以沉积在开口318的部分上，例如，以使得间隔物130可以将导电层104_3与开口318阻挡开（例如，完全阻挡）。在示例中，间隔物130还可以将绝缘层108b和/或108c的至少一部分（或整个部分）与开口318阻挡开。例如，已经参照图3G-3J讨论了在开口的侧壁的部分上形成间隔物的示例。
现在参考图3S，在一些实施例中，开口318填充有导电材料（例如，适当的金属），并且然后被抛光以例如形成通孔118。
如关于图1所讨论的，可以穿过导电层104和绝缘层108中的至少一些来形成通孔118。例如，通孔118可以被形成为穿过导电层104_1、104_2和104_3（并且可以与导电层104_4接触或穿过导电层104_4而形成）以及绝缘层108a、108b和108c。在一些实施例中，间隔物126将通孔118与导电层104_1隔离（例如，物理地和/或电气地隔离），并且间隔物130可以使通孔118与导电层104_3隔离（例如，物理地和/或电气地隔离）。例如，间隔物122、130可以充当阻挡层以将通孔114分别与奇数编号的导电层104_1和104_3阻挡开或隔离。因此，在一些实施例中，通孔118耦合至偶数编号的导电层104_2、104_4，同时与奇数编号的导电层104_1、104_3隔离。
如本文中讨论的，导电层104不需要偏移（例如，可以彼此对准，并且可以具有相似的长度和宽度），例如，因为单个掩模可以被用来形成导电层104和绝缘层108的堆叠。使用单个掩模来形成导电层104和绝缘层108的堆叠可以导致成本、时间和/或芯片面积的改善。
图4是图示了根据一些实施例的形成图1的MIM 100的方法400的流程图。尽管以特定次序示出了参考图4的流程图中的框，但是可以修改动作的次序。因此，图示的实施例可以采用不同的次序来实行，并且一些动作/框可以并行实行。根据某些实施例，图4中列出的一些框和/或操作可以是可选的。所呈现的框的编号是为了清楚起见，而不是意图规定各种框必须出现的操作次序。
在一些实施例中，方法400包括：在404处，形成包括导电材料的第一多个层（例如，导电层104）和包括绝缘材料的第二多个层（例如，绝缘层108）的交错堆叠。在408处，可以至少部分地穿过第一多个层和第二多个层来形成第一通孔（例如，通孔114）和第二通孔（例如，通孔118）。在412处，可以形成将第一通孔与第一多个层的第一一个或多个层（例如，导电层104_2）隔离的第一一个或多个阻挡层（例如，间隔物122）。在416处，可以形成将第二通孔与第一多个层的第二一个或多个层（例如，导电层104_1、104_3）隔离的第二一个或多个阻挡层（例如，间隔物126、130）。
尽管图1和图3A-3S图示了MIM 100的示例结构，但是MIM 100可以具有任何其他适当的结构。例如，根据一些实施例，图5图示了MIM 100’，其包括耦合到奇数编号的导电层104_1、104_3的第一通孔114和耦合到偶数编号的导电层104_2、104_4的第二通孔118。在示例中，MIM 100’可以在增强型动态随机存取存储器（eDRAM）或另一适当的组件中实现，例如，作为电容器器件来实现。MIM 100’中的导电层104的非线性结构可以增加每单位面积的电容。MIM 100’的形成或另外的细节例如基于图1-3S的MIM 100对于本领域技术人员而言可以是显而易见的，并且因此在本文中将不进一步详细讨论。
尽管关于各种附图讨论的各种实施例包括包含四个导电层的器件，但是在一些实施例中，本公开的原理可以应用于形成包括N数量个导电层104的MIM，其中N可以是2、3、4，5或任何适当的更大整数（例如，图1中的N=4）。因此，在示例中，N≧2。仅作为示例，MIM可以具有两个导电层，例如，包括导电材料的上层和下层与包括绝缘材料的中间层交错的堆叠。MIM可以包括第一通孔和第二通孔（例如，其中通孔包括导电材料）。第一通孔可以与上层接触并且隔离下层。第二通孔可以延伸穿过上层和中间层，并且可以与下层接触。第二通孔可以通过包括介电材料的间隔物与上层隔离，该间隔物给上层的侧壁加衬。根据本文关于四个导电层MIM的讨论，这种MIM的结构和形成方法对于本领域技术人员而言将是显而易见的。
图6图示了根据一些实施例的包括使用图1-5中讨论的MIM（例如，MIM 100或MIM100’）形成的电容器的计算设备或SoC（片上系统）2100。指出的是，图6的与任何其他附图的元件具有相同附图标记（或名称）的那些元件可以采用与所描述的方式类似的任何方式进行操作或起作用，但不限于这样。
在一些实施例中，计算设备2100表示适当的计算设备，诸如计算平板设备、移动电话或智能电话、膝上型计算机、台式计算机、IOT设备、服务器、机顶盒、启用无线功能的电子阅读器等等。将理解的是，一般地示出了某些组件，并且没有在计算设备2100中示出这样的设备的全部组件。
在一些实施例中，计算设备2100包括第一处理器2110。本公开的各种实施例还可以包括：2170内的网络接口，诸如无线接口，以使得系统实施例可以结合到无线设备中，该无线设备例如是蜂窝电话或个人数字助理。
在一些实施例中，处理器2110可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理部件。由处理器2110实行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与关于人类用户或关于其他设备的I/O有关的操作、与功率管理有关的操作和/或与将计算设备2100连接至另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一个实施例中，计算设备2100包括：音频子系统2120，其表示与向计算设备提供音频功能相关联的硬件（例如，音频硬件和音频电路）和软件（例如，驱动器、编解码器）组件。音频功能可以包括扬声器和/或耳机输出，以及传声器输入。用于这样的功能的设备可以被集成到计算设备2100中，或被连接至计算设备2100。在一个实施例中，用户通过提供由处理器2110接收并处理的音频命令而与计算设备2100交互。
显示子系统2130表示了为用户提供视觉和/或触觉显示以与计算设备2100交互的硬件（例如，显示设备）和软件（例如，驱动器）组件。显示子系统2130包括：显示接口2132，其包括被用来向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口2132包括：用以实行与显示有关的至少一些处理的与处理器2110分离的逻辑。在一个实施例中，显示子系统2130包括：向用户提供输出和输入两者的触摸屏（或触摸板）设备。
I/O控制器2140表示与同用户的交互有关的硬件设备和软件组件。I/O控制器2140可以操作以管理作为音频子系统2120和/或显示子系统2130的部分的硬件。附加地，I/O控制器2140图示了针对连接至计算设备2100的附加设备的连接点，用户通过该连接点可以与系统进行交互。例如，可以被附接至计算设备2100的设备可以包括：传声器设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备，或用于供特定应用使用的其他I/O设备，该特定应用诸如是读卡器或其他设备。
如上面所提及的，I/O控制器2140可以与音频子系统2120和/或显示子系统2130交互。例如，通过传声器或其他音频设备的输入可以为计算设备2100的一个或多个应用或功能提供输入或命令。附加地，代替显示输出或除了显示输出之外，可以提供音频输出。在另一示例中，如果显示子系统2130包括触摸屏，则显示设备还充当输入设备，其可以至少部分由I/O控制器2140来管理。计算设备2100上还可以存在附加的按钮或开关以提供由I/O控制器2140管理的I/O功能。
在一个实施例中，I/O控制器2140管理诸如加速度计、相机、光传感器或其他环境传感器或可以被包括在计算设备2100中的其他硬件之类的设备。输入可以是直接用户交互的部分，以及向系统提供环境输入以影响其操作（诸如针对噪声的滤波、为了亮度检测而调整显示器、应用相机的闪光灯或其他特征）。
在一个实施例中，计算设备2100包括：功率管理2150，其管理电池电力使用、电池的充电和与电力节省操作有关的特征。存储器子系统2160包括：用于将信息存储在计算设备2100中的存储器设备。存储器可以包括非易失性（如果对存储器设备的电力中断，状态并不改变）和/或易失性（如果对存储器设备的电力中断，状态是不确定的）存储器设备。存储器子系统2160可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算系统2100的应用和功能的执行有关的系统数据（不管是长期的还是暂时的）。在一个实施例中，计算设备2100包括时钟生成子系统2152以生成时钟信号。
也将实施例的元件提供为机器可读介质（例如，存储器2160），以用于存储计算机可执行指令（例如，用以实现本文中讨论的任何其他过程的指令）。机器可读介质（例如，存储器2160）可以包括但不限于闪速存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器（PCM）或适用于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以被下载作为计算机程序（例如，BIOS)，该计算机程序经通信链路（例如，调制解调器或网络连接）被从远程计算机（例如，服务器）传递给请求的计算机（例如，客户机）。
连通性（connectivity）2170包括用以使得计算设备2100能够与外部设备通信的硬件设备（例如，无线和/或有线连接器和通信硬件）和软件组件（例如，驱动器、协议栈）。计算设备2100可以是单独的设备，诸如是其他计算设备、无线接入点或基站以及外围设备（诸如耳机、打印机或其他设备）。
连通性2170可以包括多个不同类型的连通性。概括来说，计算设备2100被图示有蜂窝连通性2172和无线连通性2174。蜂窝连通性2172一般指代由无线载波提供的蜂窝网络连通性，诸如经由GSM（全球移动通信系统）或变型或衍生物、CDMA（码多分址）或变型或衍生物、TDM（时分复用）或变型或衍生物或其他蜂窝服务标准提供的。无线连通性（或无线接口）2174指代非蜂窝的无线连通性，并且可以包括个域网（诸如蓝牙、近场等）、局域网（诸如WiFi）和/或广域网（诸如WiMax）或其他无线通信。
外围连接2180包括硬件接口和连接器，以及用以做出外围连接的软件组件（例如，驱动器、协议栈）。将理解的是，计算设备2100可以既是至其他计算设备的外围设备（“去往”2182），又具有连接到它的外围设备（“来自”2184）。计算设备2100通常具有出于诸如管理（例如，下载和/或上传、改变、同步）计算设备2100上的内容的目的而连接至其他计算设备的“对接”连接器。附加地，对接连接器可以允许计算设备2100连接到某些外围设备，该某些外围设备允许计算设备2100控制例如至视听系统或其他系统的内容输出。
除了专有对接连接器或其他专有连接硬件之外，计算设备2100还可以经由常见的或基于标准的连接器做出外围连接2180。常见类型可以包括通用串行总线（USB）连接器（其可以包括许多不同硬件接口中的任一种）、包括迷你显示端口（MDP）的显示端口、高清晰度多媒体接口（HDMI）、火线或其他类型。
在一些实施例中，MIM 100（或MIM 100’）可以被用作计算设备2100的任何适当组件中的电容器。MIM 100可以例如相对于图3A-4所讨论的那样形成。在一些实施例中，MIM100（或MIM 100’）可以被用于计算设备2100的任何适当的应用，例如，在要使用电容器的地方。
说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意指结合实施例所描述的特定特征、结构或特性被包括在至少一些实施例而不一定是所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指代相同的实施例。如果本说明书陈述“可以”、“可能”或者“能够”包括组件、特征、结构或特性，则不要求包括该特定组件、特征、结构或特性。如果说明书或权利要求提及“一”或“一个”元件，这不意味着仅存在一个元件。如果说明书或权利要求提及“附加的”元件，这不排除存在多于一个附加的元件。
此外，特定的特征、结构、功能或特性可以以任何适当的方式在一个或多个实施例中进行组合。例如，在与第一实施例和第二实施例相关联的特定特征、结构、功能或特性没有互相排斥的任何地方，这两个实施例可以组合。
虽然已经结合本公开的具体实施例描述了本公开，但是根据前面的描述，这样的实施例的许多替换方案、修改和变化对于本领域普通技术人员将是显而易见的。本公开的数量意图涵盖落入所附权利要求的宽泛范围内的全部这样的替换方案、修改和变化。
另外，为了图示和讨论的简单性起见，并以便不使本公开混晦涩难懂，对集成电路（IC）芯片和其他组件的公知的功率/接地连接可以或可以没有在附图内示出。此外，可能以框图形式示出布置以便避免使本公开晦涩难懂，并且还鉴于下述事实：关于这样的框图布置的实现方式的详情高度取决于实施例要在其中实现的平台（即，这样的详情应当良好地处于本领域技术人员的视界内）。在阐述具体细节（例如，电路）以便描述本公开的示例实施例的情况下，对本领域技术人员应当明显的是，本公开可以在没有这些具体细节或者在具有这些具体细节的变型的情况下来实践。本描述因此被认为是说明性的而非限制性的。
下面的示例条款涉及另外的实施例。可以在一个或多个实施例中的任何地方使用示例中的细节。还可以关于方法或过程来实现本文中描述的装置的全部可选特征。
示例1. 一种装置，包括：包括导电材料的第一多个层与包括绝缘材料的第二多个层交错的堆叠，其中该第一多个层包括上层和下层；包括导电材料的第一通孔，其中该第一通孔延伸穿过该堆叠的至少一部分，其中该第一通孔与上层和下层接触；以及包括导电材料的第二通孔，其中该第二通孔延伸穿过该堆叠的至少一部分，其中第二通孔与上层和下层隔离。
示例2. 示例1或任何其他示例的装置，其中第一多个层包括：在上层与下层之间的中间层，其中第一通孔与中间层隔离，并且其中第二通孔与中间层接触。
示例3. 示例2或任何其他示例的装置，其中第一通孔至少延伸穿过上层和中间层；以及第二通孔至少延伸穿过上层、中间层和下层。
示例4. 示例2或任何其他示例的装置，其中第一通孔通过包括介电材料的间隔物与中间层隔离，该间隔物给中间层的侧壁加衬。
示例5. 示例4或任何其他示例的装置，其中第二通孔通过包括介电材料的第二间隔物与上层隔离，该第二间隔物在上层的侧壁与延伸穿过上层的第二通孔的第一部分之间。
示例6. 示例5或任何其他示例的装置，其中：下层在第一多个层的底层与中间层之间；第二通孔与底层接触；以及第二通孔通过包括介电材料的第三间隔物与下层隔离，该第三间隔物在下层的侧壁与延伸穿过下层的第二通孔的第二部分之间。
示例7. 示例6或任何其他示例的装置，其中：第二通孔具有延伸穿过中间层的第三部分；第二通孔具有延伸穿过下层的第二部分；以及第二通孔的第二部分的直径比第二通孔的第三部分的直径小至少第三间隔物的厚度的两倍。
示例8. 示例6或任何其他示例的装置，其中：第二通孔具有延伸穿过上层的第一部分；第二通孔具有延伸穿过中间层的第三部分；以及第二通孔的第三部分的直径比第二通孔的第一部分的直径小至少第二间隔物的厚度的两倍。
示例9. 示例4或任何其他示例的装置，其中：第一通孔具有第一部分，该第一部分具有延伸穿过上层的第一直径；第一通孔具有第二部分，该第二部分具有延伸穿过中间层的第二直径；以及第二直径比第一直径小至少第一间隔物的厚度的两倍。
示例10. 示例1-9或任何其他示例的装置，其中：第一通孔具有以第一直径的第一部分，该第一部分延伸穿过上层；第二通孔具有以第二直径的第二部分，该第二部分延伸穿过上层；以及第一直径是第二直径的至少两倍。
示例11. 示例1-9或任何其他示例的装置，其中该装置是电容器，该电容器的第一端子包括第一通孔，并且第二端子包括第二通孔。
示例12. 一种系统，包括：存储器，用以存储指令；以及耦合到存储器的处理器，该处理器用以执行指令，其中存储器、处理器或系统的另一组件中的一个包括电容器，该电容器包括：包括导电材料的第一多个层与包括绝缘材料的第二多个层交错，第一多个层和第二多个层以堆叠进行布置；第一通孔，其延伸穿过堆叠的至少一部分并与第一多个层的第一子集接触，以及第二通孔，其延伸穿过堆叠的至少一部分并与第一多个层的第二子集接触。
示例13. 示例12或任何其他示例的系统，进一步包括：第一一个或多个间隔物，以将第一通孔与第一多个导电层的第二子集隔离；以及第二一个或多个间隔物，以将第二通孔与第一多个导电层的第一子集隔离。
示例14. 示例13或任何其他示例的系统，其中：第一通孔包括第一部分，该第一部分延伸穿过第一多个导电层的第二子集中的第一导电层；以及第一一个或多个间隔物包括在第一导电层的侧壁与第一通孔的第一部分之间的第一间隔物。
示例15. 一种方法，包括：形成包括导电材料的第一多个层与包括绝缘材料的第二多个层交错的堆叠；在堆叠上方形成第一硬掩模层，该第一硬掩模层包括第一开口和第二开口；在第一硬掩模层上方共形地沉积第二硬掩模层；选择性地蚀刻第二硬掩模层，使得堆叠通过第二硬掩模层中的第一开口暴露，其中第二硬掩模层在选择性蚀刻第二硬掩模层之后覆盖第二开口；以及延伸第一开口穿过堆叠的至少一部分，而不延伸第二开口。
示例16. 示例15或任何其他示例的方法，其中第一多个层至少包括上层、下层以及在上层与下层之间的中间层，并且其中，该方法进一步包括：
形成给第一开口的侧壁的一部分加衬的一个或多个间隔物，使得一个或多个间隔物将第一开口与中间层隔离。
示例17. 示例16或任何其他示例的方法，其中形成给第一开口的侧壁的部分加衬的一个或多个间隔物包括：沉积给第一开口的侧壁加衬的间隔物层；以及选择性地去除间隔物层，使得一个或多个间隔物给第一开口的侧壁的部分加衬。
示例18. 示例16或任何其他示例的方法，进一步包括：在形成一个或多个间隔物之后，进一步延伸第一开口，以使得第一开口延伸穿过上层和中间层，并且至少与下层接触。
示例19. 示例18或任何其他示例的方法，进一步包括：在进一步延伸第一开口之后，在第一开口中沉积导电材料，以在第一开口中形成第一通孔，以使得一个或多个间隔物将第一通孔与中间层隔离，其中第一通孔耦合到上层和下层。
示例20. 示例15或任何其他示例的方法，进一步包括：在第一开口中形成第一通孔；去除第二硬掩模层；在第一硬掩模层上方共形地沉积第三硬掩模层；选择性地蚀刻第三硬掩模层，以使得堆叠通过第三硬掩模层中的第二开口暴露；以及延伸第二开口穿过堆叠的至少一部分。
示例21. 示例20或任何其他示例的方法，其中第一多个层至少包括上层、下层以及在上层与下层之间的中间层，并且其中该方法进一步包括：形成给第二开口的侧壁的一部分加衬的一个或多个间隔物，其中一个或多个间隔物要将第二开口与上层隔离；以及在形成第一一个或多个间隔物之后，进一步延伸第二开口，使得第二开口延伸穿过上层、中间层和下层。
示例22. 示例21或任何其他示例的方法，其中第一多个层包括底层，使得下层在中间层与底层之间，其中第二开口进一步延伸直到至少底层，其中一个或多个间隔物包括第一或多个间隔物，并且其中该方法进一步包括：形成给第二开口的侧壁的另一部分加衬的第二一个或多个间隔物，其中第二一个或多个间隔物要将第二开口与下层隔离。
示例23. 示例22或任何其他示例的方法，进一步包括：在形成第二一个或多个间隔物之后，在第二开口中沉积导电材料，以在第二开口中形成第二通孔。
示例24. 一种装置，包括：包括导电材料的上层和下层与包括绝缘材料的中间层交错的堆叠；包括导电材料的第一通孔，其中第一通孔与上层接触并与下层隔离；以及包括导电材料的第二通孔，其中第二通孔延伸穿过上层和中间层并与下层接触，并且其中第二通孔与上层隔离。
示例25. 示例24或任何其他示例的装置，第二通孔通过包括介电材料的间隔物与上层隔离，该间隔物给上层的侧壁加衬。
示例26. 一种装置，包括：用于实行示例15-23或任何其他示例中任一项的方法的部件。
示例27. 一种装置，包括：用于形成包括导电材料的第一多个层与包括绝缘材料的第二多个层交错的堆叠的部件；用于在堆叠上方形成第一硬掩模层的部件，该第一硬掩模层包括第一开口和第二开口；用于在第一硬掩模层上方共形地沉积第二硬掩模层的部件；用于选择性地蚀刻第二硬掩模层的部件，使得该堆叠通过第二硬掩模层中的第一开口暴露，其中第二硬掩模层在选择性蚀刻第二硬掩模层之后覆盖第二开口；以及用于延伸第一开口穿过堆叠的至少一部分而不延伸第二开口的部件。
示例28. 示例27或任何其他示例的装置，其中第一多个层至少包括上层、下层以及在上层和下层之间的中间层，并且其中该装置进一步包括：用于形成给第一开口的侧壁的一部分加衬的一个或多个间隔物的部件，以使得一个或多个间隔物将第一开口与中间层隔离。
示例29. 示例28或任何其他示例的装置，其中用于形成给第一开口的侧壁的一部分加衬的一个或多个间隔物包括：用于沉积给第一开口的侧壁加衬的间隔物层的部件；以及用于选择性地去除间隔物层的部件，使得一个或多个间隔物给第一开口的侧壁的部分加衬。
示例30. 示例28或任何其他示例的装置，进一步包括：用于在形成一个或多个间隔物之后进一步延伸第一开口的部件，以使得第一开口延伸穿过上层和中间层，并且至少与下层接触。
示例31. 示例30或任何其他示例的装置，进一步包括：用于在进一步延伸第一开口之后在第一开口中沉积导电材料的部件，以在第一开口中形成第一通孔，以使得一个或多个间隔物将第一通孔与中间层隔离，其中第一通孔耦合到上层和下层。
示例32. 示例27或任何其他示例的装置，进一步包括：用于在第一开口中形成第一通孔的部件；用于去除第二硬掩模层的部件；用于在第一硬掩模层上方共形地沉积第三硬掩模层的部件；用于选择性地蚀刻第三硬掩模层的部件，以使得该堆叠通过第三硬掩模层中的第二开口暴露；以及用于延伸第二开口穿过堆叠的至少一部分的部件。
示例33. 示例32或任何其他示例的装置，其中第一多个层至少包括上层、下层以及在上层与下层之间的中间层，并且其中该装置进一步包括：用于形成给第二开口的侧壁的一部分加衬的一个或多个间隔物的部件，其中一个或多个间隔物要将第二开口与上层隔离；以及用于在形成第一一个或多个间隔物之后进一步延伸第二开口的部件，使得第二开口延伸穿过上层、中间层和下层。
示例34. 示例33或任何其他示例的装置，其中第一多个层包括底层，使得该下层在中间层与底层之间，其中第二开口进一步延伸直到至少底层，其中一个或多个间隔物包括第一或多个间隔物，并且其中该装置进一步包括：用于形成给第二开口的侧壁的另一部分加衬的第二一个或多个间隔物的部件，其中第二一个或多个间隔物要将第二开口与下层隔离。
示例35. 示例34或任何其他示例的装置，进一步包括：用于在形成第二一个或多个间隔物之后在第二开口中沉积导电材料以在第二开口中形成第二通孔的部件。
提供摘要，以允许读者确定本技术公开内容的性质和要旨。在理解该摘要将不被用来限制权利要求的范围或含义的情况下提交该摘要。所附权利要求在此被并入到具体实施方式中，其中每个权利要求独自作为单独的实施例。

Claims (25)

1.一种装置，包括：
包括导电材料的第一多个层与包括绝缘材料的第二多个层交错的堆叠，其中所述第一多个层包括上层和下层；
包括导电材料的第一通孔，其中所述第一通孔延伸穿过所述堆叠的至少一部分，其中所述第一通孔与所述上层和所述下层接触；以及
包括导电材料的第二通孔，其中所述第二通孔延伸穿过所述堆叠的至少一部分，其中所述第二通孔与所述上层和下层隔离。
2.根据权利要求1所述的装置，其中所述第一多个层包括：
在所述上层与所述下层之间的中间层，
其中所述第一通孔与所述中间层隔离，以及
其中所述第二通孔与所述中间层接触。
3.根据权利要求2所述的装置，其中：
所述第一通孔至少延伸穿过所述上层和所述中间层；以及
所述第二通孔至少延伸穿过所述上层、所述中间层和所述下层。
4.根据权利要求2所述的装置，其中所述第一通孔通过包括介电材料的间隔物与所述中间层隔离，所述间隔物给所述中间层的侧壁加衬。
5.根据权利要求4所述的装置，其中所述第二通孔通过包括介电材料的第二间隔物与所述上层隔离，所述第二间隔物在所述上层的侧壁与延伸穿过所述上层的第二通孔的第一部分之间。
6.根据权利要求5所述的装置，其中：
所述下层在所述第一多个层的底层与所述中间层之间；
所述第二通孔与所述底层接触；以及
所述第二通孔通过包括介电材料的第三间隔物与所述下层隔离，所述第三间隔物在所述下层的侧壁与延伸穿过所述下层的第二通孔的第二部分之间。
7.根据权利要求6所述的装置，其中：
所述第二通孔具有延伸穿过所述中间层的第三部分；
所述第二通孔具有延伸穿过所述下层的第二部分；以及
所述第二通孔的第二部分的直径比所述第二通孔的第三部分的直径小至少所述第三间隔物的厚度的两倍。
8.根据权利要求6所述的装置，其中：
所述第二通孔具有延伸穿过所述上层的第一部分，
所述第二通孔具有延伸穿过所述中间层的第三部分；以及
所述第二通孔的第三部分的直径比所述第二通孔的第一部分的直径小至少所述第二间隔物的厚度的两倍。
9.根据权利要求4所述的装置，其中：
所述第一通孔具有第一部分，所述第一部分具有延伸穿过所述上层的第一直径；
所述第一通孔具有第二部分，所述第二部分具有延伸穿过所述中间层的第二直径；以及
所述第二直径比所述第一直径小至少所述第一间隔物的厚度的两倍。
10.根据权利要求1-9中任一项所述的装置，其中：
所述第一通孔具有以第一直径的第一部分，所述第一部分延伸穿过所述上层；
所述第二通孔具有以第二直径的第二部分，所述第二部分延伸穿过所述上层；以及
所述第一直径是所述第二直径的至少两倍。
11.根据权利要求1-9中任一项所述的装置，其中，所述装置是电容器，所述电容器的第一端子包括所述第一通孔，并且所述第二端子包括所述第二通孔。
12.一种系统，包括：
存储器，用以存储指令；以及
耦合到所述存储器的处理器，所述处理器用以执行所述指令，
其中，所述存储器、所述处理器或所述系统的另一组件中的一个包括电容器，该电容器包括：
包括导电材料的第一多个层与包括绝缘材料的第二多个层交错，所述第一多个层和所述第二多个层以堆叠进行布置，
第一通孔，其延伸穿过所述堆叠的至少一部分并与所述第一多个层的第一子集接触，以及
第二通孔，其延伸穿过所述堆叠的至少一部分并与所述第一多个层的第二子集接触。
13.根据权利要求12所述的系统，进一步包括：
第一一个或多个间隔物，以将所述第一通孔与所述第一多个导电层的第二子集隔离；以及
第二一个或多个间隔物，以将所述第二通孔与所述第一多个导电层的第一子集隔离。
14.根据权利要求13所述的系统，其中：
所述第一通孔包括第一部分，所述第一部分延伸穿过所述第一多个导电层的第二子集中的第一导电层；以及
所述第一一个或多个间隔物包括在所述第一导电层的侧壁与所述第一通孔的第一部分之间的第一间隔物。
15.一种方法，包括：
形成包括导电材料的第一多个层与包括绝缘材料的第二多个层交错的堆叠；
在所述堆叠上方形成第一硬掩模层，所述第一硬掩模层包括第一开口和第二开口；
在所述第一硬掩模层上方共形地沉积第二硬掩模层；
选择性地蚀刻所述第二硬掩模层，使得所述堆叠通过所述第二硬掩模层中的第一开口暴露，其中所述第二硬掩模层在选择性蚀刻所述第二硬掩模层之后覆盖所述第二开口；以及
延伸所述第一开口穿过所述堆叠的至少一部分，而不延伸所述第二开口。
16.根据权利要求15所述的方法，其中所述第一多个层至少包括上层、下层以及在所述上层与所述下层之间的中间层，并且其中，所述方法进一步包括：
形成给所述第一开口的侧壁的一部分加衬的一个或多个间隔物，使得所述一个或多个间隔物将所述第一开口与所述中间层隔离。
17.根据权利要求16所述的方法，其中形成给所述第一开口的侧壁的部分加衬的一个或多个间隔物包括：
沉积给所述第一开口的侧壁加衬的间隔物层；以及
选择性地去除所述间隔物层，使得所述一个或多个间隔物给所述第一开口的侧壁的部分加衬。
18.根据权利要求16所述的方法，进一步包括：
在形成所述一个或多个间隔物之后，进一步延伸所述第一开口，以使得所述第一开口延伸穿过所述上层和所述中间层，并且至少与所述下层接触。
19.根据权利要求18所述的方法，进一步包括：
在进一步延伸所述第一开口之后，在所述第一开口中沉积导电材料，以在所述第一开口中形成第一通孔，以使得所述一个或多个间隔物将所述第一通孔与所述中间层隔离，
其中所述第一通孔耦合到所述上层和所述下层。
20.根据权利要求15所述的方法，进一步包括：
在所述第一开口中形成第一通孔；
去除所述第二硬掩模层；
在所述第一硬掩模层上方共形地沉积第三硬掩模层；
选择性地蚀刻所述第三硬掩模层，以使得所述堆叠通过所述第三硬掩模层中的第二开口暴露；以及
延伸所述第二开口穿过所述堆叠的至少一部分。
21.根据权利要求20所述的方法，其中，所述第一多个层至少包括上层、下层以及在所述上层与下层之间的中间层，并且其中所述方法进一步包括：
形成给所述第二开口的侧壁的一部分加衬的一个或多个间隔物，其中所述一个或多个间隔物要将所述第二开口与所述上层隔离；以及
在形成第一一个或多个间隔物之后，进一步延伸所述第二开口，使得所述第二开口延伸穿过所述上层、所述中间层和所述下层。
22.根据权利要求21所述的方法，其中所述第一多个层包括底层，使得所述下层在所述中间层与所述底层之间，其中所述第二开口进一步延伸直到至少所述底层，其中所述一个或多个间隔物包括第一或多个间隔物，并且其中所述方法进一步包括：
形成给所述第二开口的侧壁的另一部分加衬的第二一个或多个间隔物，其中所述第二一个或多个间隔物要将所述第二开口与所述下层隔离。
23.根据权利要求22所述的方法，进一步包括：
在形成所述第二一个或多个间隔物之后，在所述第二开口中沉积导电材料，以在所述第二开口中形成第二通孔。
24.一种装置，包括：
包括导电材料的上层和下层与包括绝缘材料的中间层交错的堆叠；
包括导电材料的第一通孔，其中所述第一通孔与所述上层接触并与所述下层隔离；以及
包括导电材料的第二通孔，其中所述第二通孔延伸穿过所述上层和所述中间层并与所述下层接触，并且其中所述第二通孔与所述上层隔离。
25.根据权利要求24所述的装置，其中所述第二通孔通过包括介电材料的间隔物与所述上层隔离，所述间隔物给所述上层的侧壁加衬。
CN201780095317.XA 2017-12-27 2017-12-27 多层金属-绝缘体-金属（mim）结构 Pending CN111133599A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/068587 WO2019132897A1 (en) 2017-12-27 2017-12-27 Multiple layer metal-insulator-metal (mim) structure

Publications (1)

Publication Number Publication Date
CN111133599A true CN111133599A (zh) 2020-05-08

Family

ID=67064071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780095317.XA Pending CN111133599A (zh) 2017-12-27 2017-12-27 多层金属-绝缘体-金属（mim）结构

Country Status (3)

Country Link
US (1) US11502031B2 (zh)
CN (1) CN111133599A (zh)
WO (1) WO2019132897A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111133599A (zh) 2017-12-27 2020-05-08 英特尔公司 多层金属-绝缘体-金属（mim）结构
US10971393B2 (en) * 2017-12-27 2021-04-06 Intel Corporation Metal-insulator-metal (MIM) structure supporting high voltage applications and low voltage applications
US11557536B2 (en) 2017-12-27 2023-01-17 Intel Corporation Integrated circuits (IC's) with electro-migration (EM)—resistant segments in an interconnect level
US11205586B2 (en) 2017-12-27 2021-12-21 Intel Corporation Integrated circuits with line breaks and line bridges within a single interconnect level
KR20200128315A (ko) 2019-05-03 2020-11-12 삼성전자주식회사 반도체 소자
US11152284B1 (en) * 2020-05-07 2021-10-19 Sandisk Technologies Llc Three-dimensional memory device with a dielectric isolation spacer and methods of forming the same

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285017A (en) 1991-12-31 1994-02-08 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5439731A (en) 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
US6245996B1 (en) 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
US5950107A (en) 1996-12-17 1999-09-07 Intel Corporation In-situ pre-ILD deposition treatment to improve ILD to metal adhesion
US5935868A (en) 1997-03-31 1999-08-10 Intel Corporation Interconnect structure and method to achieve unlanded vias for low dielectric constant materials
US6191481B1 (en) 1998-12-18 2001-02-20 Philips Electronics North America Corp. Electromigration impeding composite metallization lines and methods for making the same
US7535079B2 (en) 2005-06-09 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device comprising passive components
KR100809321B1 (ko) 2005-02-01 2008-03-05 삼성전자주식회사 다중 ｍｉｍ 캐패시터 및 이의 제조 방법
DE102006007331A1 (de) * 2006-02-16 2007-08-23 Infineon Technologies Ag Mehrlagen-Kapazitäts-Anordnung und Verfahren zum Herstellen derselben
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
JP2009016400A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
US7759242B2 (en) * 2007-08-22 2010-07-20 Qimonda Ag Method of fabricating an integrated circuit
JP2009200443A (ja) * 2008-02-25 2009-09-03 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US8013446B2 (en) 2008-08-12 2011-09-06 International Business Machines Corporation Nitrogen-containing metal cap for interconnect structures
US8541831B2 (en) * 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
US8114768B2 (en) 2008-12-29 2012-02-14 International Business Machines Corporation Electromigration resistant via-to-line interconnect
KR101562969B1 (ko) * 2009-03-03 2015-10-26 삼성전자주식회사 반도체 장치
TWI406436B (zh) * 2009-07-10 2013-08-21 Ind Tech Res Inst 堆疊式壓電元件及其製造方法
US8375539B2 (en) 2009-08-05 2013-02-19 International Business Machines Corporation Method of manufacturing complimentary metal-insulator-metal (MIM) capacitors
US8191217B2 (en) 2009-08-05 2012-06-05 International Business Machines Corporation Complimentary metal-insulator-metal (MIM) capacitors and method of manufacture
US8383512B2 (en) * 2011-01-19 2013-02-26 Macronix International Co., Ltd. Method for making multilayer connection structure
US8435884B2 (en) 2010-09-07 2013-05-07 Globalfoundries Inc. Method for forming an interconnect structure
US8298953B2 (en) 2010-12-20 2012-10-30 Infineon Technologies Ag Method for defining a separating structure within a semiconductor device
US8372743B2 (en) 2011-03-02 2013-02-12 Texas Instruments Incorporated Hybrid pitch-split pattern-split lithography process
US8765598B2 (en) * 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US8841181B2 (en) 2012-03-07 2014-09-23 United Microelectronics Corp. Method for fabricating semiconductor device and PMOS device fabricated by the method
US8946899B2 (en) 2012-07-24 2015-02-03 Invensas Corporation Via in substrate with deposited layer
US8704205B2 (en) 2012-08-24 2014-04-22 Macronix International Co., Ltd. Semiconductor structure with improved capacitance of bit line
TWI487004B (zh) 2013-03-01 2015-06-01 Winbond Electronics Corp 圖案化的方法及記憶體元件的形成方法
US9524963B2 (en) 2013-03-15 2016-12-20 X-Fab Semiconductor Foundries Ag Semiconductor device
US9041148B2 (en) 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
US9466486B2 (en) 2013-08-30 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US10515949B2 (en) 2013-10-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
US9391019B2 (en) 2014-03-20 2016-07-12 Intel Corporation Scalable interconnect structures with selective via posts
KR102377372B1 (ko) 2014-04-02 2022-03-21 어플라이드 머티어리얼스, 인코포레이티드 인터커넥트들을 형성하기 위한 방법
US9666520B2 (en) 2014-04-30 2017-05-30 Taiwan Semiconductor Manufactuing Company, Ltd. 3D stacked-chip package
US9887129B2 (en) 2014-09-04 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with contact plug
JP2016076560A (ja) 2014-10-03 2016-05-12 株式会社東芝 記憶装置及びその製造方法
US9449966B2 (en) 2015-01-14 2016-09-20 Macronix International Co., Ltd. Three-dimensional semiconductor device and method of manufacturing the same
US9437543B2 (en) 2015-01-22 2016-09-06 Sandisk Technologies Llc Composite contact via structure containing an upper portion which fills a cavity within a lower portion
US9412655B1 (en) 2015-01-29 2016-08-09 Globalfoundries Inc. Forming merged lines in a metallization layer by replacing sacrificial lines with conductive lines
US10770291B2 (en) 2015-12-21 2020-09-08 Intel Corporation Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
DE112016006659T5 (de) 2016-05-27 2018-12-13 Intel Corporation Damaszierte Stopfen- und Zungenstrukturbildung mittels Photobuckets für auf Abstandhalter basierende Back-End-of-Line (BEOL)-Verbindungen
US9991156B2 (en) 2016-06-03 2018-06-05 International Business Machines Corporation Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs
EP3479397B1 (en) 2016-07-01 2021-05-19 INTEL Corporation Dielectric helmet-based approaches for back end of line (beol) interconnect fabrication and structures resulting therefrom
US9786603B1 (en) 2016-09-22 2017-10-10 International Business Machines Corporation Surface nitridation in metal interconnects
KR102593707B1 (ko) 2016-10-05 2023-10-25 삼성전자주식회사 반도체 장치
WO2018182717A1 (en) 2017-03-31 2018-10-04 Intel Corporation Colored self-aligned subtractive patterning
US10141330B1 (en) 2017-05-26 2018-11-27 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures, semiconductor devices, and electronic systems
US10083863B1 (en) 2017-05-30 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
KR102335266B1 (ko) 2017-06-01 2021-12-07 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US10651085B2 (en) 2017-09-28 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
CN111133599A (zh) 2017-12-27 2020-05-08 英特尔公司 多层金属-绝缘体-金属（mim）结构
JP2019153694A (ja) 2018-03-02 2019-09-12 東芝メモリ株式会社 半導体装置およびその製造方法
JP2019165093A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体記憶装置およびその製造方法
US10714578B2 (en) 2018-05-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming recesses in source/drain regions and devices formed thereof
US11469189B2 (en) 2018-06-29 2022-10-11 Intel Corporation Inductor and transmission line with air gap
US10586872B2 (en) 2018-07-03 2020-03-10 International Business Machines Corporation Formation of wrap-around-contact to reduce contact resistivity
JP2020035932A (ja) 2018-08-30 2020-03-05 キオクシア株式会社 半導体記憶装置
US20200152502A1 (en) 2018-11-08 2020-05-14 NEO Semiconductor, Inc. Methods and apparatus for a three-dimensional (3d) array having aligned deep-trench contacts
US11276644B2 (en) 2018-12-17 2022-03-15 Intel Corporation Integrated circuits and methods for forming thin film crystal layers
US11670588B2 (en) 2019-01-09 2023-06-06 Intel Corporation Selectable vias for back end of line interconnects
US10903111B2 (en) 2019-03-20 2021-01-26 International Business Machines Corporation Semiconductor device with linerless contacts
US11362070B2 (en) * 2019-10-17 2022-06-14 Micron Technology, Inc. Microelectronic device assemblies and packages including multiple device stacks and related methods

Also Published As

Publication number Publication date
WO2019132897A1 (en) 2019-07-04
US11502031B2 (en) 2022-11-15
US20200227348A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
US11502031B2 (en) Multiple layer metal-insulator-metal (MIM) structure
CN111435661A (zh) 3d 1t1c堆叠dram结构及制造方法
US9818751B2 (en) Methods of forming buried vertical capacitors and structures formed thereby
US8604586B2 (en) High breakdown voltage embedded MIM capacitor structure
US11799029B2 (en) Multilayer insulator stack for ferroelectric transistor and capacitor
US9177960B2 (en) Method of forming semiconductor device
US11664270B2 (en) Metal-insulator-metal (MIM) structure supporting high voltage applications and low voltage applications
US9685450B2 (en) Semiconductor devices and methods of fabricating the same
CN100547766C (zh) 具有增加电容的嵌入式dram及其制造方法
EP3706168A1 (en) Ultra-dense ferroelectric memory with self-aligned patterning
US10964779B2 (en) Vertical plate capacitors exhibiting high capacitance manufactured with directed self-assembly
WO2018182681A1 (en) Engineered porosity using pillar and air gap structures for resonator isolation from bulk
US20190169020A1 (en) Package substrate integrated devices
WO2019132879A1 (en) Compensation of resistance in thin film resistor
US20200203358A1 (en) Ferroelectrics using thin alloy of para-electric materials
WO2018182710A1 (en) Edge patterning for resonator spurious mode suppression

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination