CN111130475A - 增益误差可配置的仪表放大器及其配置方法 - Google Patents

增益误差可配置的仪表放大器及其配置方法 Download PDF

Info

Publication number
CN111130475A
CN111130475A CN201911419714.5A CN201911419714A CN111130475A CN 111130475 A CN111130475 A CN 111130475A CN 201911419714 A CN201911419714 A CN 201911419714A CN 111130475 A CN111130475 A CN 111130475A
Authority
CN
China
Prior art keywords
resistor
operational amplifier
gate
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911419714.5A
Other languages
English (en)
Other versions
CN111130475B (zh
Inventor
张明
杨金权
焦炜杰
马学龙
王新安
汪波
石方敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Runshi Technology Co ltd
Original Assignee
Jiangsu Runshi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Runshi Technology Co ltd filed Critical Jiangsu Runshi Technology Co ltd
Priority to CN201911419714.5A priority Critical patent/CN111130475B/zh
Publication of CN111130475A publication Critical patent/CN111130475A/zh
Application granted granted Critical
Publication of CN111130475B publication Critical patent/CN111130475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种增益误差可配置的仪表放大器及其配置方法，其包括运算放大器U1A、运算放大器U1B、第一电阻串、第二电阻串、连接电阻串、第一开关阵、第二开关阵以及开关控制电路；开关控制电路与第一开关阵、第二开关阵配合，以得到等效电阻RF1、等效电阻RF2以及与等效电阻RF1、等效电阻RF2适配连接的等效增益切换电阻RG，且根据所得到等效电阻RF1、等效电阻RF2以及等效增益切换电阻RG能使得所述仪表放大器的增益误差G能与增益误差目标值匹配。本发明能有效实现仪表放大器增益误差的配置控制，确保仪表放大器增益误差的精度，与现有工艺兼容，安全可靠。

Description

增益误差可配置的仪表放大器及其配置方法
技术领域
本发明涉及一种仪表放大器及其增益误差的配置方法，尤其是一种增益误差可配置的仪表放大器及其配置方法，属于仪表放大器的技术领域。
背景技术
仪表放大器的主要作用在于放大差分信号，抑制共模信号，提高信噪比，是高精度信号采集系统的常用电路模块。如图1所示，为现有常用仪表放大器的电路图，具体地，仪表放大器包括运算放大器U1A、运算放大器U1B以及运算放大器U1C，其中，运算放大器U1A的同相端与差分信号VIN连接，运算放大器U1A的输出端与电阻RF1的一端、电阻RG3的一端连接，电阻RF1的另一端与运算放大器U1A的反相端以及增益切换电阻RG的一端连接，增益切换电阻RG的另一端与电阻RF2的一端以及运算放大器U1B的反相端连接，运算放大器U1B的同相端与差分信号VIP连接，运算放大器U1B的输出端与电阻RF2的另一端以及电阻RG4的一端连接，电阻RG4的另一端与运算放大器U1C的反相端以及电阻RF4的一端连接，电阻RF4的另一端与电压VREF连接；电阻RG3的另一端与运算放大器U1C的同相端以及电阻RF3的一端连接，电阻RF3的另一端与运算放大器U1C的输出端连接，且运算放大器U1C的输出端与电阻RF3连接后能形成仪表放大器的输出端VOUT。
对于上述的仪表放大器，运算放大器U1A、电阻RF1、电阻RF2、运算放大器U1B、电阻RG3、电阻RG4、电阻RF3、电阻RF4以及运算放大器U1C采用半导体工艺集成于同一电路中。为了能得到所需增益误差G的仪表放大器，增益切换电阻RG一般采用外挂电阻，即在进行电路集成时，集成电路中未包含增益切换电阻增益RG，切换电阻RG位于集成有运算放大器U1A的集成电路外，增益切换电阻RG与集成有运算放大器U1A的集成电路采用非半导体工艺集成的方式连接配合。
一般地，为能与电阻RF1、电阻RF2适配，增益切换电阻RG一般包括电阻RG1以及电阻RG2，其中，电阻RG1的一端与运算放大器U1A的反相端以及电阻RF1的一端连接，电阻RG1的另一端与电阻RG2的一端连接，电阻RG2的另一端与运算放大器U1B的反相端以及电阻RF2连接。
对于上述的仪表放大器，仪表放大器的输出电压VOUT为：
VOUT＝(VIP-VIN)*G+VREF
其中，G为增益误差(Gain Error)，VREF为反馈电压。
具体实施时，有RF1＝RF2,RG1＝RG2，则能得到增益误差G为
Figure BDA0002352013170000011
根据上述增益误差G的表达式可知，增益误差G的大小与电阻RF1、电阻RG1的比值相关，对于一特定的仪表放大器，保证电阻RF1与电阻RG1的取值精度即可保证所形成仪表放大器增益误差的精度。
目前，国外的仪表放大器，如型号为AD620的运算放大器、型号为INA188的运算放大器，均采用图1的电路形式，即增益切换电阻RG一般采用外挂电阻的形式。为了能确保仪表放大器增益误差的精度，国外的仪表放大器主要采用如下的技术手段，具体地：
1)、为了能精确实现所需的增益误差G，可以通过采购高精度的增益切换电阻RG进行匹配。一般地，增益切换电阻RG的价格根据绝对值精度不同而不同，对1％精度的电阻，相应价格为几元可购买得到上千个电阻；对0.1％精度的电阻，价格为几分钱可购买一个电阻，对于0.01％精度的电阻，价格几角钱可购买一个电阻。不同精度要求的电阻均可采购获得，使用高精度外挂电阻可达到所需的增益误差，防止总增益精度的下降；但采购高精度的电阻会增加仪表放大器的成本。
2)、对于电阻RF1、电阻RF2等半导体工艺集成得到的电阻，有普通电阻和薄膜电阻之分，普通电阻与薄膜电阻在生产工艺的影响下，都有很大误差，薄膜电阻的生产工艺较普通电阻的生产工艺更为复杂，但与普通电阻的区别在于薄膜电阻能实现零温漂。目前，国外仪表放大器的厂家，在采用薄膜电阻基础上，可使用先进的激光刀设备对因生产工艺产生误差的薄膜电阻进行激光修调，直至使得上述电阻RF1、电阻RF2在修调后达到所需目标值。
综上，对于国外的仪表放大器，由于增益切换电阻RG可采用精度高的外挂电阻行驶，而电阻RF1、电阻RF2等可采用薄膜电阻的生产工艺，在工艺技术领先的基础上，以及通过激光刀修调绝对值很准的薄膜电阻，可以使增益误差G控制在很小的范围内，从而能保证仪表放大器增益误差的精度。
对于国内的仪表放大器，采购高精度的增益切换电阻RG能提高仪表放大器增益误差的精度，但无疑会导致成本增加，会降低国内仪表放大器的市场竞争力。目前国内的厂家无法有效进行薄膜电阻的生产与集成，集成于集成电路内部的电阻(如电阻RF1、电阻RF2)采用普通电阻的生产工艺时，除生产工艺会产生很大的误差外，还会带来温漂的问题，导致整个仪表放大器的精度更差。此外，国内能实现对电阻修调的激光刀设备紧缺，对于大量生产后的仪表放大器，即无法有效实现国外通过激光刀对电阻修调等方式进行阻值精确调整的目的，从而无法有效控制集成电路内电阻采用普通电阻时所导致增益误差G的精度问题。
综上，国内的仪表放大器，在现有工艺的基础上，当采用增益切换电阻RG采用高精度的外挂电阻时，会导致成本高；由于没有薄膜电阻的生产工艺且缺少激光刀等能对电阻进行修调的设备，很难将仪表放大器的增益误差控制在允许的范围内，继而影响国内仪表放大器的使用与推广。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种增益误差可配置的仪表放大器及其配置方法，其能有效实现仪表放大器增益误差的配置控制，确保仪表放大器增益误差的精度，与现有工艺兼容，安全可靠。
按照本发明提供的技术方案，所述增益误差可配置的仪表放大器，包括运算放大器U1A以及运算放大器U1B，
在运算放大器U1A的输出端与所述运算放大器U1A的反相端间设置第一电阻串，在运算放大器U1B的输出端与所述运算放大器U1B的反相端间设置第二电阻串；第一电阻串、第二电阻串内均包括若干依次串接的电阻；运算放大器U1A的反相端、第一电阻串通过连接电阻串与运算放大器U1B的反相端以及第二电阻串适配连接；
还包括与第一电阻串适配的第一开关阵、与第二电阻串适配的第二开关阵以及能控制第一开关阵、第二开关阵内开关相应开关状态的开关控制电路，其中，运算放大器U1A、运算放大器U1B、第一电阻串、第二电阻串、连接电阻串、第一开关阵以及第二开关阵通过半导体集成工艺集成于同一电路中；
开关控制电路通过第一开关阵能控制第一电阻串内的电阻与运算放大器U1A的连接状态，并通过第二开关阵能控制第二电阻串内的电阻与运算放大器U1B的连接状态，以得到连接运算放大器U1A的输出端与运算放大器U1A反相端的等效电阻RF1、连接运算放大器U1B的输出端与运算放大器U1B反相端的等效电阻RF2以及与等效电阻RF1、等效电阻RF2适配连接的等效增益切换电阻RG，且根据所得到等效电阻RF1、等效电阻RF2以及等效增益切换电阻RG能使得所述仪表放大器的增益误差G能与增益误差目标值匹配。
第一电阻串、第二电阻串内均具有(n+1)个电阻，
第一电阻串中，电阻R1、电阻R2，……，电阻Rn+1依次串接，且运算放大器U1A的输出端与电阻Rn+1直接连接，运算放大器U1A的反相端与电阻R1直接连接；
第二电阻串中，电阻R1'、电阻R2'，……，电阻Rn+1'依次串接，且运算放大器U1B的输出端与电阻Rn+1'直接连接，运算放大器U1B的反相端与电阻R1'直接连接，
第一开关阵、第二开关阵同时具有(n+2)个开关；第一电阻串中，每个电阻的端部均与第一开关阵中一相应开关的一端连接，所述开关的另一端与运算放大器U1A的反相端连接，第一开关阵中所有开关的控制端均与开关控制电路的输出端连接；第二电阻串中，每个电阻的端部与第二开关阵中一相应开关的一端连接，所述开关的另一端与运算放大器U1B的反相端连接，第二开关阵中所有开关的控制端均与开关控制电路的输出端连接；开关控制电路控制第一开关阵、第二开关阵相应的开关闭合时，能形成所需的等效电阻RF1以及等效电阻RF2；
同时，通过第一电阻串中形成等效电阻RF1外的电阻、第二电阻串中形成等效电阻RF2外的电阻与连接电阻串连接后能得到所需的等效增益切换电阻RG。
连接电阻串包括电阻R0以及与电阻R0连接的电阻R0'，且电阻R0与电阻R0'阻值相等；
对于第一电阻串与第二电阻串中，R1'＝R1，R2'＝R2，……，Rn+1'＝Rn+1，且第二电阻串中任一电阻与第一电阻串中阻值相等的电阻位置正对应；
开关控制电路控制第一开关阵中一开关闭合时，则第二开关阵中相对应的开关也同时闭合，以使得等效电阻RF1与等效电阻RF2相等。
所述开关控制电路包括用于接收PIN码的控制逻辑电路、与所述控制逻辑电路连接的移位寄存器、与所述移位寄存器连接的译码电路、与所述译码电路连接的温度计码电路，所述温度计码电路的输出端与第一开关阵、第二开关阵中所有开关的控制端对应连接，以能控制第一开关阵、第二开关阵相应开关的闭合。
所述运算放大器U1A的输出端与电阻RG3的一端连接，运算放大器U1B的输出端与电阻RG4的一端连接，电阻RG3的另一端与运算放大器U1C的同相端以及电阻RF3的一端连接，电阻RG4的一端与运算放大器U1C的反相端以及电阻RF4的一端连接，电阻RF3的另一端与运算放大器U1C的输出端连接，电阻RF4的另一端与反馈电压VREF连接；其中，电阻RF3与电阻RG3的比值与电阻RF4与电阻RG4的比值适配。
所述温度计码电路包括若干并列分布的信号扩展处理电路，所述信号扩展处理电路包括用于接收信号A1的非门U3A、用于接收信号A1的与门U3E、用于接收信号A1的与门U3H、用于接收信号A1的与门U3I、用于接收信号A2的非门U3B、用于接收信号A2的与门U3D、用于接收信号A2的与门U3E、用于接收信号A2的与门U3G、用于接收信号A2的与门U3H以及用于接收信号A2的与门U3I；
非门U3A的输出端接与门U3C的一输入端、与门U3D的输入端以及与门U3G的输入端，非门U3B的输出端接与门U3C的另一输入端、与门U3L的输入端，与门U3C的输出端、与门U3D的输出端、与门U3E的输出端与或门U3F的输入端连接，与门U3G的输出端、与门U3H的输出端与或门U3J的输入端连接，与门U3I的输出端接与门U3K的一输入端，与门U3K的另一输入端接电压VDD，电压VDD还与与门U3L的另一输入端连接，通过或门U3F的输出端得到输出信号KS0，通过或门U3J的输出端得到输出信号KS1，通过与门U3K的输出端得到输出信号KS2，通过与门U3L的输出端得到输出信号KS3。
所述运算放大器U1A包括输入级电路、输出级电路、与所述输出级电路适配连接的上共源共栅电路以及与所述输出级电路适配连接的下共源共栅电路；
还包括与输出级电路的差分输出端OUTN、差分输出端OUTP适配连接的压摆率保持电路以及能提供输入级电路、输出级电路、上共源共栅电路、下共源共栅电路所需电源的偏置电源电路；通过偏置电源电路减小流过上共源共栅电路的电流时，利用压摆率保持电路能提升经输出级电路的差分输出端OUTN、差分输出端OUTP输出电压的压摆率，以使得所述高压运算放大器的压摆率保持稳定。
所述输入级电路包括PMOS管PM20以及PMOS管PM21，所述PMOS管PM20的栅极端与差分输入信号INP连接，PMOS管PM21的栅极端与差分输入信号INN连接；所述PMOS管PM20的源极端、PMOS管PM21的源极端与偏置电源电路内的PMOS管PM5的漏极端连接；
所述PMOS管PM5的栅极端与偏置电源电路内PMOS管PM4的栅极端、PMOS管PM1的栅极端、PMOS管PM1的漏极端、NMOS管NM19的漏极端以及PMOS管PM17的栅极端连接；
PMOS管PM1的源极端、PMOS管PM2的源极端、PMOS管PM3的源极端以及上共源共栅电路内的PMOS管PM16的源极端、PMOS管PM18的源极端、PMOS管PM19的源极端均与电压VDD连接，PMOS管PM2的栅极端与PMOS管PM3的栅极端、PMOS管PM4的漏极端以及NMOS管NM20的漏极端连接；PMOS管PM3的漏极端与PMOS管PM5的源极端连接，PMOS管PM2的漏极端与PMOS管PM4的源极端连接，PMOS管PM19的栅极端与PMOS管PM18的栅极端、PMOS管PM16的栅极端连接、PMOS管PM17的漏极端以及NMOS管NM10的漏极端连接；
所述NMOS管NM19的栅极端、NMOS管NM20的栅极端、NMOS管NM18的栅极端、NMOS管NM17的栅极端、NMOS管NM17的漏极端均与偏置电流源的一输出端连接，NMOS管NM10的栅极端、NMOS管NM14的栅极端、NMOS管NM15的栅极端、NMOS管NM16的栅极端以及NMOS管NM18的漏极端均与偏置电流源的另一输出端连接；NMOS管NM18的源极端与NMOS管NM16的漏极端连接，NMOS管NM19的源极端与NMOS管NM15的漏极端连接，NMOS管NM20的源极端与NMOS管NM14的漏极端连接，PMOS管PM20的漏极端与NMOS管NM13的漏极端以及NMOS管NM13的栅极端连接，PMOS管PM21的漏极端与NMOS管NM12的漏极端以及NMOS管NM12的栅极端连接，NMOS管NM10的源极端、NMOS管NM12的源极端、NMOS管NM13的源极端、NMOS管NM14的源极端、NMOS管NM15的源极端、NMOS管NM16的源极端以及NMOS管NM17的源极端均接地，PMOS管PM20的漏极端、PMOS管PM21的漏极端还与输出级电路连接，PMOS管PM18的漏极端以及PMOS管PM19的漏极端与输出级电路适配连接。
一种增益误差可配置的仪表放大器的增益误差配置方法，包括运算放大器U1A以及运算放大器U1B，
在运算放大器U1A的输出端与所述运算放大器U1A的反相端间设置第一电阻串，在运算放大器U1B的输出端与所述运算放大器U1B的反相端间设置第二电阻串；第一电阻串、第二电阻串内均包括若干依次串接的电阻；运算放大器U1A的反相端、第一电阻串通过连接电阻串与运算放大器U1B的反相端以及第二电阻串适配连接；
还包括与第一电阻串适配的第一开关阵、与第二电阻串适配的第二开关阵以及能控制第一开关阵、第二开关阵内开关相应开关状态的开关控制电路，其中，运算放大器U1A、运算放大器U1B、第一电阻串、第二电阻串、连接电阻串、第一开关阵以及第二开关阵通过半导体集成工艺集成于同一电路中；
开关控制电路通过第一开关阵能控制第一电阻串内的电阻与运算放大器U1A的连接状态，并通过第二开关阵能控制第二电阻串内的电阻与运算放大器U1B的连接状态，以得到连接运算放大器U1A的输出端与运算放大器U1A反相端的等效电阻RF1、连接运算放大器U1B的输出端与运算放大器U1B反相端的等效电阻RF2以及与等效电阻RF1、等效电阻RF2适配连接的等效增益切换电阻RG，且根据所得到等效电阻RF1、等效电阻RF2以及等效增益切换电阻RG能使得所述仪表放大器的增益误差G能与增益误差目标值匹配。
第一电阻串、第二电阻串内均具有(n+1)个电阻，
第一电阻串中，电阻R1、电阻R2，……，电阻Rn+1依次串接，且运算放大器U1A的输出端与电阻Rn+1直接连接，运算放大器U1A的反相端与电阻R1以及电阻R0直接连接；
第二电阻串中，电阻R1'、电阻R2'，……，电阻Rn+1'依次串接，且运算放大器U1B的输出端与电阻Rn+1'直接连接，运算放大器U1B的反相端与电阻R1'直接连接，
第一开关阵、第二开关阵同时具有(n+2)个开关；第一电阻串中，每个电阻的端部均与第一开关阵中一相应开关的一端连接，所述开关的另一端与运算放大器U1A的反相端连接，第一开关阵中所有开关的控制端均与开关控制电路的输出端连接；第二电阻串中，每个电阻的端部与第二开关阵中一相应开关的一端连接，所述开关的另一端与运算放大器U1B的反相端连接，第二开关阵中所有开关的控制端均与开关控制电路的输出端连接；开关控制电路控制第一开关阵、第二开关阵相应的开关闭合时，能形成所需的等效电阻RF1以及等效电阻RF2；
同时，通过第一电阻串中形成等效电阻RF1外的电阻、第二电阻串中形成等效电阻RF2外的电阻与连接电阻串连接后能得到所需的等效增益切换电阻RG。
本发明的优点：开关控制电路通过第一开关阵能控制第一电阻串内的电阻与运算放大器U1A的连接状态，并通过第二开关阵能控制第二电阻串内的电阻与运算放大器U1B的连接状态，以得到连接运算放大器U1A的输出端与运算放大器U1A反相端的等效电阻RF1、连接运算放大器U1B的输出端与运算放大器U1B反相端的等效电阻RF2以及与等效电阻RF1、等效电阻RF2适配连接的等效增益切换电阻RG，且根据所得到等效电阻RF1、等效电阻RF2以及等效增益切换电阻RG能使得所述仪表放大器的增益误差G能与增益误差目标值匹配；
运算放大器U1A、运算放大器U1B、第一电阻串、第二电阻串、连接电阻串、第一开关阵以及第二开关阵通过半导体集成工艺集成于同一电路中，即得到的等效电阻RF1、等效电阻RF2以及增益切换电阻RG均采用半导体工艺集成得到且位于同一集成电路内，避免现有技术中等效电阻RF1、等效电阻RF2位于集成电路内而增益切换电阻RG位于集成电路外且采用外挂的配合所产生问题，同时，得到等效电阻RF1、等效电阻RF2以及增益切换电阻RG能消除温漂误差，能有效实现仪表放大器增益误差的配置控制，确保仪表放大器增益误差的精度，与现有工艺兼容，安全可靠。
附图说明
图1为现有仪表放大器的原理图。
图2为本发明仪表放大器的原理图。
图3为本发明具体实施时的原理图。
图4为本发明运算放大器U1A与第一电阻串、第一开关阵配合的原理图。
图5为本发明译码电路的一种实施情况示意图。
图6为本发明温度计码电路内信号扩展处理电路的原理图。
图7为本发明运算放大器U1A的电路原理图。
附图标记说明：1-控制逻辑电路、2-移位寄存器、3-译码电路、4-温度计码电路、5-偏置电流源、6-第一增益放大电路以及7-第二增益放大电路。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图2和图3所示：为例能有效实现仪表放大器增益误差的配置控制，确保仪表放大器增益误差的精度，与现有工艺兼容，本发明包括运算放大器U1A以及运算放大器U1B，
在运算放大器U1A的输出端与所述运算放大器U1A的反相端间设置第一电阻串，在运算放大器U1B的输出端与所述运算放大器U1B的反相端间设置第二电阻串；第一电阻串、第二电阻串内均包括若干依次串接的电阻；运算放大器U1A的反相端、第一电阻串通过连接电阻串与运算放大器U1B的反相端以及第二电阻串适配连接；
还包括与第一电阻串适配的第一开关阵、与第二电阻串适配的第二开关阵以及能控制第一开关阵、第二开关阵内开关相应开关状态的开关控制电路，其中，运算放大器U1A、运算放大器U1B、第一电阻串、第二电阻串、连接电阻串、第一开关阵以及第二开关阵通过半导体集成工艺集成于同一电路中；
开关控制电路通过第一开关阵能控制第一电阻串内的电阻与运算放大器U1A的连接状态，并通过第二开关阵能控制第二电阻串内的电阻与运算放大器U1B的连接状态，以得到连接运算放大器U1A的输出端与运算放大器U1A反相端的等效电阻RF1、连接运算放大器U1B的输出端与运算放大器U1B反相端的等效电阻RF2以及与等效电阻RF1、等效电阻RF2适配连接的等效增益切换电阻RG，且根据所得到等效电阻RF1、等效电阻RF2以及等效增益切换电阻RG能使得所述仪表放大器的增益误差G能与增益误差目标值匹配。
具体地，运算放大器U1A、运算放大器U1B的具体作用与现有仪表放大器内相应的运算放大器相一致，第一电阻串位于运算放大器U1A的输出端与所述运算放大器U1A的反相端之间，第二电阻串位于运算放大器U1B的输出端与所述运算放大器U1B的反相端之间。具体实施时，第一电阻串、第二电阻串内均包括多个电阻，通过连接电阻串能实现第一电阻串、第二电阻串、运算放大器U1A以及运算放大器U1B间的适配连接。
通过第一开关阵与第一电阻串配合，通过第二开关阵与第二电阻串配合，通过开关控制电路能实现对第一开关阵、第二开关阵内相应开关的开闭状态进行控制，即通过第一开关阵内开关的闭合状态能控制第一电阻串内相应的电阻与运算放大器U1A的输出端、运算放大器U1A的反相端间的连接配合关系，从而能得到连接运算放大器U1A输出端与运算放大器U1A反相端的等效电阻RF1；同理，通过第二开关阵内开关的闭合状态能控制第二电阻串内相应的电阻与运算放大器U1B的输出端、运算放大器U1B的反相端间的连接配合关系，从而能得到连接运算放大器U1B输出端与所述运算放大器U1B反相端的等效电阻RF2。在得到等效电阻RF1、等效电阻RF2后，第一电阻串内除形成等效电阻RF1外的其余电阻、第二电阻串内除形成等效电阻RF2外的其余电阻与连接电阻串串接后能形成增益切换电阻RG。
在得到等效电阻RF1、等效电阻RF2以及增益切换电阻RG后，根据仪表放大器的增益误差G的表达式
Figure BDA0002352013170000081
可知，能够计算得到仪表放大器当前的增益误差G。仪表放大器的增益误差G与增益误差目标值匹配，具体是指计算得到的增益误差G与增益误差目标值间误差可在一个允许的范围内波动，具体误差范围可以根据仪表放大器的具体使用需求进行确定，具体为本技术领域人员所熟知，此处不再赘述。当需要不同的增益误差目标值时，通过开关控制电路控制第一开关阵、第二开关阵内相应开关的闭合状态，能得到所需的等效电阻RF1、等效电阻RF2以及增益切换电阻RG，并根据得到的等效电阻RF1、等效电阻RF2以及增益切换电阻RG计算得到的增益误差G，当增益误差G与增益误差目标值匹配时，实现对仪表放大器增益误差G的有效配置，提高仪表放大器的适应范围。
本发明实施例中，运算放大器U1A、运算放大器U1B、第一电阻串、第二电阻串、连接电阻串、第一开关阵以及第二开关阵通过半导体集成工艺集成于同一电路中，即得到的等效电阻RF1、等效电阻RF2以及增益切换电阻RG均采用半导体工艺集成得到且位于同一集成电路内，避免现有技术中等效电阻RF1、等效电阻RF2位于集成电路内而增益切换电阻RG位于集成电路外且采用外挂的配合所产生问题，因此，等效电阻RF1、等效电阻RF2以及增益切换电阻RG之间具有相同的温漂系数，根据上述仪表放大器增益误差G的表达式可知，在具有相同温漂系数的情况下，等效电阻RF1、等效电阻RF2以及增益切换电阻RG相应的温漂系数可以消除，能使得整个仪表放大器的增益误差G不会跟随温度变化而变化，实现仪表放大器增益误差G的零温漂的目的。通过配置得到等效电阻RF1、等效电阻RF2适配连接的等效增益切换电阻RG时，在不需要激光刀等修调是被的情况下，能确保仪表放大器增益误差G的精度，且能根据实际需要配置不同的增益误差G。从而，在采用现有半导体集成工艺的条件下，能使得仪表放大器的增益误差G可配置，且能确保仪表放大器增益误差G的精度，与现有工艺兼容，不会增加仪表放大器的工艺等成本。
具体实施时，在得到并配置增益误差目标值适配的增益误差G后，仪表放大器的增益误差G保持不变，即不再通过开关控制电路控制第一开关阵、第二开关阵内开关的开闭状态进行变化。
进一步地，第一电阻串、第二电阻串内均具有(n+1)个电阻，
第一电阻串中，电阻R1、电阻R2，……，电阻Rn+1依次串接，且运算放大器U1A的输出端与电阻Rn+1直接连接，运算放大器U1A的反相端与电阻R1直接连接；
第二电阻串中，电阻R1'、电阻R2'，……，电阻Rn+1'依次串接，且运算放大器U1B的输出端与电阻Rn+1'直接连接，运算放大器U1B的反相端与电阻R1'直接连接，
第一开关阵、第二开关阵同时具有(n+2)个开关；第一电阻串中，每个电阻的端部均与第一开关阵中一相应开关的一端连接，所述开关的另一端与运算放大器U1A的反相端连接，第一开关阵中所有开关的控制端均与开关控制电路的输出端连接；第二电阻串中，每个电阻的端部与第二开关阵中一相应开关的一端连接，所述开关的另一端与运算放大器U1B的反相端连接，第二开关阵中所有开关的控制端均与开关控制电路的输出端连接；开关控制电路控制第一开关阵、第二开关阵相应的开关闭合时，能形成所需的等效电阻RF1以及等效电阻RF2；
同时，通过第一电阻串中形成等效电阻RF1外的电阻、第二电阻串中形成等效电阻RF2外的电阻与连接电阻串连接后能得到所需的等效增益切换电阻RG。
本发明实施例中，n为正整数，一般地，n较大时，能够配置得到增益误差G的数量也较多，n较小时，能够配置得到增益误差G的数量也较少，n的大小可以根据需要进行选择。
对于第一电阻串，电阻R1、电阻R2，……，电阻Rn+1依次串接，且运算放大器U1A的输出端与电阻Rn+1直接连接；第一开关阵内具有(n+1)个开关，所述开关可以采用MOS管，具体类型可以根据需要选择，此处不再赘述。沿电阻Rn+1指向电阻R1的方向上，开关S0，开关S1，……，开关Sn+1依次排列，即开关S0、开关S1分别位于电阻Rn+1的两端，且开关S0邻近运算放大器U1A的输出端，开关Sn+1、开关Sn位于电阻R1的两端，开关Sn+1的一端与电阻R1、连接电阻串的一端连接，开关Sn的一端与电阻R1、电阻R2连接，开关S0、开关S1……开关Sn、开关Sn+1的另一端与运算放大器U1A的反相端连接，第一开关阵内其余开关与第一电阻串内电阻以及运算放大器U1A的反相端间的连接状态，可以参考开关S0、开关S1、开关Sn以及开关Sn+1的说明，此处不再一一举例说明。
与第一电阻串类似，对于第二电阻串，电阻R1'、电阻R2'，……，电阻Rn+1'依次串接，且运算放大器U1B的输出端与电阻Rn+1'直接连接；第二开关阵内具有(n+2)个开关，所述开关可以采用MOS管，沿电阻Rn+1'指向电阻R1'的方向上，开关S0'，开关S1'，……，开关Sn+1'依次排列，即开关S0'、开关S1'分别位于电阻Rn+1'的两端，且开关S0'邻近运算放大器U1B的输出端，开关Sn+1'、开关Sn'位于电阻R1'的两端，开关Sn+1'的一端与电阻R1'、连接电阻串的另一端连接，开关Sn'的一端与电阻R1'、电阻R2'连接，开关S0'、开关S1'、……，开关Sn'、开关Sn+1'的另一端与运算放大器U1B的反相端连接，第二开关阵内其余开关与第二电阻串内电阻以及运算放大器U1B的反相端间的连接状态，可以参考开关S0'、开关S1'、开关Sn'以及开关Sn+1'的说明，此处不再一一举例说明。
如图3所示，当开关S0、开关S0'同时闭合时，则能得到等效电阻RF1、等效电阻RF2均为0，即运算放大器U1A的输出端与运算放大器U1A的反相端之间未有电阻连接，运算放大器U1B的输出端与运算放大器U1B的反相端之间也未有电阻连接，根据增益误差G的表达式可知，G＝1；而当开关S1以及开关S1'同时闭合时，等效电阻RF1为Rn+1，等效电阻RF2为Rn+1'，增益切换电阻RG为连接电阻串+R1+R2+…+Rn+R1'+R2'+…+Rn'，此时，
Figure BDA0002352013170000101
即根据等效电阻RF1、等效电阻RF2以及增益切换电阻RG的具体取值情况，能得到相应的增益误差G。当第一开关阵、第二开关阵内其余开关闭合时，可以参考上述的情况说明。
具体实施时，连接电阻串包括电阻R0以及与电阻R0连接的电阻R0'，且电阻R0与电阻R0'阻值相等；
对于第一电阻串与第二电阻串中，R1'＝R1，R2'＝R2，……，Rn+1'＝Rn+1，且第二电阻串中任一电阻与第一电阻串中阻值相等的电阻位置正对应；
开关控制电路控制第一开关阵中一开关闭合时，则第二开关阵中相对应的开关也同时闭合，以使得等效电阻RF1与等效电阻RF2相等。
本发明实施例中，为了能简化等效电阻RF1、等效电阻RF2以及增益切换电阻RG的确定，连接电阻串包括电阻R0与电阻R0'，且电阻R0与电阻R0'阻值相等；电阻R0与电阻R1、开关Sn+1的一端连接，电阻R0'与电阻R1'、开关Sn+1'的一端连接，电阻R0与电阻R0'间串接。
此外，对于第一电阻串与第二电阻串中，R1'＝R1，R2'＝R2，……，Rn+1'＝Rn+1，且第二电阻串中任一电阻与第一电阻串中阻值相等的电阻位置正对应，即第一电阻串、第二电阻串中电阻的排布情况完全一致。
开关控制电路控制第一开关阵中一开关闭合时，则第二开关阵中相对应的开关也同时闭合，以使得等效电阻RF1与等效电阻RF2相等。本发明实施例中，第一开关阵中开关与第二开关阵中的开关同时闭合，且闭合开关的位置对应一致，如同时闭合开关S0与开关S0'，同时闭合开关S1与开关S1'，闭合开关Si与开关Si'，i在1与n+1之间取值。
当采用上述情况时，则在同时闭合开关S1与开关S1'时，则等效电阻RF1为Rn+1，等效电阻RF2为Rn+1'，增益切换电阻RG＝R0+R0'+R1+R2+…+Rn+R1'+R2'+…+Rn'＝2(R0+R1+R2…+Rn)，从而增益误差G为
Figure BDA0002352013170000111
从而，确定电阻R0、电阻R1、电阻R2，…，电阻Rn、电阻Rn+1阻值的情况下，即能确定增益误差G的大小。一般情况下，需要预先确定电阻R0、电阻R1、电阻R2，…，电阻Rn、电阻Rn+1相应的阻值，然后根据增益误差目标值，再由开关控制电路选择第一开关阵、第二开关阵内相应开关的闭合，从而能使得得到所需的等效电阻RF1、等效电阻RF2以及增益切换电阻RG，即能使得得到的增益误差G与增益误差目标值匹配。
如图4所示，以运算放大器U1A与第一电阻串、第一开关阵、连接电阻串中电阻R0为例，对于具体情况进行说明。对于运算放大器U1B、第二电阻串、第二开关阵间的配合，均需选择与运算放大器U1A、第一电阻串、第一开关阵进行相同的选择。图中，当开关S0闭合时，则得到等效电阻RF1为0，同时，开关S0'闭合，等效电阻R'F2为0，增益切换电阻RG为2(R0+R1+R2+…+Rn+1)。当开关S1闭合时，则能得到等效电阻RF1为Rn+1，同时，开关S1'闭合，等效电阻RF2为Rn+1'，增益切换电阻RG为2(R0+R1+R2+…+Rn)。当开关S2闭合时，则能得到等效电阻RF1为Rn+Rn+1，开关S2'闭合时，等效电阻RF2为Rn'+Rn+1'，增益切换电阻RG为2(R0+R1+R2+…+Rn-1)，其余情况进行类推，此处不再赘述。
对于第一电阻串、第二电阻串内电阻的阻值情况，以n+1为3的情况为例进行具体说明。将电阻R0的阻值设定为R，当能够得到增益误差G为1、10、100或1000时，则有
Figure BDA0002352013170000121
从而能得到，R3取值为900R，电阻R2的取值为90R，电阻R1的取值为9R。具体地，当需要使得增益误差G为1时，则开关S0闭合；当需要使得增益误差G为10时，则需要开关S1闭合；当需要使得增益误差G为100时，则需要开关S2闭合；当需要使得增益误差G为100时，则需要使得开关S3闭合。当然，在具体实施时，需要对应的开关S0'、开关S1'、开关S2'、开关S3'相应同步闭合。
具体实施时，根据第一电阻串、第二电阻串以及连接电阻串的取值情况，设定多个备选的增益误差G，即通过相应的开关闭合，选择后能得到相应的增益误差G。在设定增益误差G后，根据增益误差的表达式以及相应的开关闭合顺序，能计算得到第一电阻串内每个电阻与电阻R0之间的关系，从而也能确定第二电阻串内每个电阻与电阻R0'之间的对应关系，具体确定电阻关系的过程可以参考上述n+1为3时的情况。当然，具体实施时，当第一电阻串、第二电阻串内的电阻足够多时，则通过相应的开关闭合配置，能得到更多备选的增益误差G。
进一步地，所述开关控制电路包括用于接收PIN码的控制逻辑电路1、与所述控制逻辑电路1连接的移位寄存器2、与所述移位寄存器2连接的译码电路3、与所述译码电路3连接的温度计码电路4，所述温度计码电路4的输出端与第一开关阵、第二开关阵中所有开关的控制端对应连接，以能控制第一开关阵、第二开关阵相应的开关闭合。
本发明实施例中，开关控制电路也采用半导体集成工艺与运算放大器U1A、运算放大器U1B进行集成。具体地，通过控制逻辑电路1能接收PIN码，通过移位寄存器2能进行移位寄存，通过译码电路3能对移位寄存后的数据进行译码，通过温度计码电路4能实现对译码电路3的输出进行信号扩展，以及实现对译码电路3输出的信号进行处理，避免译码电路3输出信号具有毛刺等情况时导致第一开关阵、第二开关阵中相应开关的误动作，确保第一开关阵、第二开关阵中开关闭合的准确性，提高对增益误差配置的可靠性。
具体实施时，集成后的电路具有PIN脚，在PIN脚烧写控制PIN码后，控制逻辑电路1能接收所述PIN码，通过控制逻辑电路1进行处理，如对接收的PIN码进行识别等，避免所输入的PIN码无法与上述备选的增益误差G适配，在确定PIN码为有效数据时，控制逻辑电路1根据PIN码生成相应的电平信号，控制逻辑电路1可以采用现有常用的电路形式，只要能实现PIN码进行处理的目的均可，具体类型以及结构形式为本技术领域人员所熟知，此处不再赘述。移位寄存器2可以选用现有常用的形式，通过译码电路3能对移位寄存器2移位寄存的信号进行译码，温度计电路4与译码电路3配合，能生成与第一开关阵、第二开关阵内开关数量相一致的控制信号，以便对第一开关阵、第二开关阵内相应开关独立控制，提高对第一开关阵、第二开关阵内开关状态控制的可靠性。
如图5所示，为译码电路3采用二-四译码的情况，图5中，信号A、信号B为经过移位寄存器2输出的信号，译码电路3包括非门U2A、非门U2B、或门U2C、或门U2D、或门U2E以及或门U2F，其中，信号A加载到非门U2A的输入端、或门U2C的一输入端、或门U2D的一输入端，信号B加载到非门U2B的输入端、或门U2C的另一输入端、或门U2E的一输入端；或门U2D的另一输入端与非门U2B的输出端连接，或门U2E另一输入端与非门U2A的输出端连接，或门U2F的输入端分别与非门U2A的输出端、非门U2B的输出端连接，通过或门U2C的输出端输出信号A1，通过或门U2D的输出端输出信号A2，通过或门U2E的输出端得到输出信号B1，通过或门U2F的输出端得到输出信号B2。
如图6所示，所述温度计码电路4包括若干并列分布的信号扩展处理电路，所述信号扩展处理电路包括用于接收信号A1的非门U3A、用于接收信号A1的与门U3E、用于接收信号A1的与门U3H、用于接收信号A1的与门U3I、用于接收信号A2的非门U3B、用于接收信号A2的与门U3D、用于接收信号A2的与门U3E、用于接收信号A2的与门U3G、用于接收信号A2的与门U3H以及用于接收信号A2的与门U3I；
非门U3A的输出端接与门U3C的一输入端、与门U3D的输入端以及与门U3G的输入端，非门U3B的输出端接与门U3C的另一输入端、与门U3L的输入端，与门U3C的输出端、与门U3D的输出端、与门U3E的输出端与或门U3F的输入端连接，与门U3G的输出端、与门U3H的输出端与或门U3J的输入端连接，与门U3I的输出端接与门U3K的一输入端，与门U3K的另一输入端接电压VDD，电压VDD还与与门U3L的另一端输入端连接，通过或门U3F的输出端得到输出信号KS0，通过或门U3J的输出端得到输出信号KS1，通过与门U3K的输出端得到输出信号KS2，通过与门U3L的输出端得到输出信号KS3。
本发明实施例中，温度计码电路4能具有信号扩展处理电路，多个信号扩展处理电路间相互独立，通过信号扩展处理电路能对译码电路3内输出的一组信号进行信号扩展，图6中实现对信号A1、信号A2进行扩展，且扩展后得到信号KS0、信号KS1、信号KS2以及信号KS3，通过信号KS0、信号KS1、信号KS2以及信号KS3实现对第一开关阵、第二开关阵内四个相应开关的开闭状态控制。当然，通过对信号B1、信号B2进行扩展后，能实现对第一开关阵、第二开关阵内四个相应开关的开闭控制。
温度计码电路4内信号扩展处理电路内的数量，可以与译码电路3输出的组信号数量相一致，如译码电路3采用二-四译码时，则通过温度计码电路4能得到实现对开关进行控制的开关信号，实现了信号扩展，降低了译码电路3的复杂度，当译码电路3采用其他的译码形式时，通过信号扩展处理电路进行所需的扩展，一般地，温度计码电路4输出的信号数量一般不少于第一开关阵、第二开关阵内开关的数量，即通过温度计码电路4输出的信号能实现开关的独立控制。当然，信号扩展处理电路还可以采用其他的实现形式，具体可以根据需要进行选择，此处不再赘述。
所述运算放大器U1A的输出端与电阻RG3的一端连接，运算放大器U1B的输出端与电阻RG4的一端连接，电阻RG3的另一端与运算放大器U1C的同相端以及电阻RF3的一端连接，电阻RG4的一端与运算放大器U1C的反相端以及电阻RF4的一端连接，电阻RF3的另一端与运算放大器U1C的输出端连接，电阻RF4的另一端与反馈电压VREF连接；其中，电阻RF3与电阻RG3的比值与电阻RF4与电阻RG4的比值适配。
本发明实施例中，当电阻RF3与电阻RG3的比值与电阻RF4与电阻RG4的比值适配时，能确保仪表放大器的共模抑制比符合设计要求。反馈电压VREF的具体情况与现有相一致，一般地，反馈电压VREF可以为0。具体实施时，电阻RF3与电阻RG3的比值与电阻RF4与电阻RG4的比值适配，具体是指，电阻RF3与电阻RG3的比值与电阻RF4、电阻RG4的比值的精度满足所需的要求，如比值的匹配精度为1％、0.1％等，当所述比值匹配精度不同时，则能使得整个仪表放大器具有不同的共模抑制比，具体形成不同共模抑制比的过程与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。
如图7所示，所述运算放大器U1A包括输入级电路、输出级电路、与所述输出级电路适配连接的上共源共栅电路以及与所述输出级电路适配连接的下共源共栅电路；
还包括与输出级电路的差分输出端OUTN、差分输出端OUTP适配连接的压摆率保持电路以及能提供输入级电路、输出级电路、上共源共栅电路、下共源共栅电路所需电源的偏置电源电路；通过偏置电源电路减小流过上共源共栅电路的电流时，利用压摆率保持电路能提升经输出级电路的差分输出端OUTN、差分输出端OUTP输出电压的压摆率，以使得所述高压运算放大器的压摆率保持稳定。
本发明实施例中，运算放大器U1A、运算放大器U1B以及运算放大器U1C一般采用相同的结构形式；具体实施时，输入级电路、输出级电路、上共源共栅电路、下共源共栅电路均可以采用现有常用的电路形式，输入级电路、输出级电路、上共源共栅电路、下共源共栅电路间的具体配合实现对差分信号的放大的过程以及原理与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。
本发明实施例中，在输出级电路的差分输出端OUTN、差分输出端OUTP间增加压摆率保持电路，通过偏置电源电路能提供输入级电路、输出级电路、上共源共栅电路、下共源共栅电路以及压摆率保持电路工作所需的电源，上共源共栅电路、下共源共栅电路以及输入级电路之间的电流状态关系与现有运算放大器的电流关系相一致，即输入级电路的电流为I1、上共源共栅电路的电流为I2、下共源共栅电路的电流为I3，I3＝0.5I1+I2。根据电流的传递关系，通过调整偏置电源电路的参数，能降低流过上共源共栅电路的电流，当流过上共源共栅电路的电流降低时，流过下共源共栅电路的电流也随着降低，根据电流与跨导、以及跨导与噪声的对应关系，从而能降低运算放大器U1A的噪声。
根据运算放大器的特性可知，流过上共源共栅电路、下共源共栅电路的电流降低后，会导致全差分高压运算放大器的压摆率降低。本发明实施例中，在差分输出端OUTN、差分输出端OUTP间增加压摆率保持电路，通过压摆率保持电路能提升经差分输出端OUTN、差分输出端OUTP输出电压的压摆率，从而使得高压运算放大器的压摆率保持稳定。具体地，高压运算放大器的压摆率保持稳定具体是指，在降低流过上共源共栅电路、下共源共栅电路电流的情况下，使得高压运算放大器的压摆率与流过上共源共栅电路、下共源共栅电路的电流不降低的情况下的压摆率相一致，所述压摆率相一致指压摆率可以在所允许的范围内波动，具体允许的范围可以根据实际应用的需求进行设定，具体设定的过程为本技术领域人员所熟知，此处不再赘述。
进一步地，所述输入级电路包括PMOS管PM20以及PMOS管PM21，所述PMOS管PM20的栅极端与差分输入信号INP连接，PMOS管PM21的栅极端与差分输入信号INN连接；所述PMOS管PM20的源极端、PMOS管PM21的源极端与偏置电源电路内的PMOS管PM5的漏极端连接；
所述PMOS管PM5的栅极端与偏置电源电路内PMOS管PM4的栅极端、PMOS管PM1的栅极端、PMOS管PM1的漏极端、NMOS管NM19的漏极端以及PMOS管PM17的栅极端连接；
PMOS管PM1的源极端、PMOS管PM2的源极端、PMOS管PM3的源极端以及上共源共栅电路内的PMOS管PM16的源极端、PMOS管PM18的源极端、PMOS管PM19的源极端均与电压VDD连接，PMOS管PM2的栅极端与PMOS管PM3的栅极端、PMOS管PM4的漏极端以及NMOS管NM20的漏极端连接；PMOS管PM3的漏极端与PMOS管PM5的源极端连接，PMOS管PM2的漏极端与PMOS管PM4的源极端连接，PMOS管PM19的栅极端与PMOS管PM18的栅极端、PMOS管PM16的栅极端连接、PMOS管PM17的漏极端以及NMOS管NM10的漏极端连接；
所述NMOS管NM19的栅极端、NMOS管NM20的栅极端、NMOS管NM18的栅极端、NMOS管NM17的栅极端、NMOS管NM17的漏极端均与偏置电流源5的一输出端连接，NMOS管NM10的栅极端、NMOS管NM14的栅极端、NMOS管NM15的栅极端、NMOS管NM16的栅极端以及NMOS管NM18的漏极端均与偏置电流源5的另一输出端连接；NMOS管NM18的源极端与NMOS管NM16的漏极端连接，NMOS管NM19的源极端与NMOS管NM15的漏极端连接，NMOS管NM20的源极端与NMOS管NM14的漏极端连接，PMOS管PM20的漏极端与NMOS管NM13的漏极端以及NMOS管NM13的栅极端连接，PMOS管PM21的漏极端与NMOS管NM12的漏极端以及NMOS管NM12的栅极端连接，NMOS管NM10的源极端、NMOS管NM12的源极端、NMOS管NM13的源极端、NMOS管NM14的源极端、NMOS管NM15的源极端、NMOS管NM16的源极端以及NMOS管NM17的源极端均接地，PMOS管PM20的漏极端、PMOS管PM21的漏极端还与输出级电路连接，PMOS管PM18的漏极端以及PMOS管PM19的漏极端与输出级电路适配连接。
本发明实施例中，PMOS管PM20以及PMOS管PM21构成输入级电路，PMOS管PM16、PMOS管PM18、PMOS管PM19构成上共源共栅电路，PMOS管PM1、PMOS管PM2、PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM17、NMOS管NM17、NMOS管NM18、NMOS管NM19、NMOS管NM20、NMOS管NM16、NMOS管NM15、NMOS管NM14、NMOS管NM13、NMOS管NM12以及NMOS管NM10构成偏置电源电路的一部分。
电压VDD的大小根据实际需要进行选择，具体为本技术领域人员所熟知。偏置电流源5可以采用现有常用的形式，偏置电流源5的两个输出端输出电流大小相同的电流，通过NMOS管NM17与偏置电流源5配合能提供NMOS管NM18、NMOS管NM19、NMOS管NM20、NMOS管NM16、NMOS管NM15、NMOS管NM14、NMOS管NM13、NMOS管NM12以及NMOS管NM10等所需的偏置电压，通过PMOS管PM1与电压VDD配合能提供PMOS管PM2、PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM17所需的偏置电压。
由上述电路可知，NMOS管NM18、NMOS管NM19、NMOS管NM20、NMOS管NM16、NMOS管NM15、NMOS管NM14以及NMOS管NM10形成电流镜，上共源共栅电路的电流经PMOS管PM17以及NMOS管NM10能形成通路，从而控制或调整流过NMOS管NM10的电流时，能调整流经上共源共栅电路的电流。本发明实施例中，通过减小流过NMOS管NM10的电流，即可减小流经上共源共栅电路的电流，同时，能减小流经下共源共栅电路的电流，达到降低高压运算放大器噪声的目的，具体减少流过NMOS管NM10电流的方式以及过程为本技术领域人员所熟知，此处不再赘述。
进一步地，还包括用于存储输入级电路失调电压的失调电压存储电路，所述失调电压存储电路包括PMOS管PM22以及PMOS管PM23，PMOS管PM22的栅极端与电容C2的一端连接，PMOS管PM23的栅极端与电容C1的一端连接，PMOS管PM22的漏极端与PMOS管PM20的漏极端连接，PMOS管PM23的漏极端与PMOS管PM21的漏极端连接；电容C1的另一端以及电容C2的另一端均接地；
PMOS管PM22的源极端、PMOS管PM23的源极端与PMOS管PM7的漏极端连接，PMOS管PM7的栅极端与PMOS管PM5的栅极端连接，PMOS管PM7的源极端与PMOS管PM6的漏极端连接，PMOS管PM6的栅极端与PMOS管PM3的栅极端连接，PMOS管PM6的源极端与电压VDD连接。
本发明实施例中，PMOS管PM22的漏极端、PMOS管PM23的漏极端还与输出级电路连接，通过PMOS管PM22与电容C2配合以及PMOS管PM23与电容C1配合，所述失调电压存储电路能检测并存储输入级电路的失调电压，输出级电路能对失调电压存储电路得到的失调电压进行抵消，从而能实现低失调与低温漂的目的。
进一步地，还包括能提供输出级电路所需共模电压的共模电压产生电路，所述共模电压产生电路包括PMOS管PM24、PMOS管PM25、NMOS管NM8以及NMOS管NM9；
所述NMOS管NM9的栅极端、NMOS管NM8的栅极端与NMOS管NM18的栅极端连接，NMOS管NM9的源极端与NMOS管NM10的漏极端、PMOS管PM24的漏极端以及PMOS管PM25的漏极端连接，NMOS管NM9的漏极端与PMOS管PM17的漏极端、PMOS管PM16的栅极端、PMOS管PM18的栅极端以及PMOS管PM19的栅极端连接；PMOS管PM24的栅极端、PMOS管PM25的栅极端与PMOS管PM9的漏极端、NMOS管NM11的漏极端以及NMOS管NM11的栅极端连接，NMOS管NM11的源极端接地；
PMOS管PM24的源极端与PMOS管PM11的漏极端以及输出级电路连接，PMOS管PM25的源极端与PMOS管PM13的漏极端以及输出级电路连接，NMOS管NM8的漏极端与PMOS管PM15的漏极端以及下共源共栅电路内NMOS管NM7的栅极端、NMOS管NM6的栅极端连接、NMOS管NM5的栅极端连接；NMOS管NM5的源极端、NMOS管NM6的源极端以及NMOS管NM7的源极端均接地，NMOS管NM7的漏极端与NMOS管NM8的源极端以及输出级电路连接，NMOS管NM5的漏极端、NMOS管NM6的漏极端与输出级电路连接；
PMOS管PM9的栅极端与PMOS管PM5的栅极端、PMOS管PM11的栅极端、PMOS管PM13的栅极端以及PMOS管PM15的栅极端连接，PMOS管PM9的源极端与PMOS管PM8的漏极端连接，PMOS管PM11的源极端与PMOS管PM10的漏极端连接，PMOS管PM13的源极端与PMOS管PM12的漏极端连接，PMOS管PM15的源极端与PMOS管PM14的漏极端连接，PMOS管PM8的源极端、PMOS管PM10的源极端、PMOS管PM12的源极端以及PMOS管PM14的源极端均与电压VDD连接，PMOS管PM8的栅极端与PMOS管PM3的栅极端、PMOS管PM10的栅极端、PMOS管PM12的栅极端以及PMOS管PM14的栅极端连接。
本发明实施例中，NMOS管NM5、NMOS管NM6以及NMOS管NM7构成下共源共栅电路，NMOS管NM8、NMOS管NM9、PMOS管PM24、PMOS管PM25、PMOS管PM10、PMOS管PM11、PMOS管PM12、PMOS管PM13、PMOS管PM14以及PMOS管PM15构成共模电压产生电路。
进一步地，所述输出级电路包括第一增益放大电路6以及第二增益放大电路7，所述第一增益放大电路6的输入端分别与PMOS管PM19的漏极端、PMOS管PM18的漏极端、PMOS管PM16的漏极端以及PMOS管PM17的源极端连接，第一增益放大电路6的一输出端与PMOS管PM28的栅极端连接，第一增益放大电路6的另一输出端与PMOS管PM29的栅极端连接，PMOS管PM28的漏极端与PMOS管PM26的栅极端以及NMOS管NM3的漏极端连接，PMOS管PM29的漏极端与PMOS管PM27的栅极端以及NMOS管NM4的漏极端连接，PMOS管PM26的源极端与PMOS管PM25的源极端连接，PMOS管PM27的源极端与PMOS管PM24的源极端连接，PMOS管PM26的漏极端以及PMOS管PM27的漏极端均接地；
NMOS管NM3的栅极端与第二增益放大电路7的一输出端连接，NMOS管NM4的栅极端与第二增益放大电路7的另一输出端连接，NMOS管NM3的源极端与NMOS管NM6的漏极端、第二增益放大电路7的一输入端以及PMOS管PM20的漏极端连接，NMOS管NM4的源极端与NMOS管NM5的漏极端、第二增益放大电路7的另一输入端以及PMOS管PM21的漏极端连接，第二增益放大电路7的第三输入端与NMOS管NM8的源极端以及NMOS管NM7的漏极端连接；
PMOS管PM28的漏极端、PMOS管PM26的栅极端以及NMOS管NM3的漏极端相互连接后能形成差分输出端OUTN，PMOS管PM29的漏极端、PMOS管PM27的栅极端以及NMOS管NM4的漏极端相互连接后能形成差分输出端OUTP；所述压摆率保持电路包括自举开关电路，所述自举开关电路与差分输出端OUTN、差分输出端OUTP适配连接。
本发明实施例中，通过第一增益放大电路6、第二增益放大电路7能进行所需的增益放大，一般地，第一增益放大电路6与第二增益放大电路7采用完全相同的电路结构，第一增益放大电路6、第二增益放大电路7可采用现有常用的电路形式，具体可以根据需要进行选择，此处不再赘述。当存在失调电压存储电路时，失调电压存储电路的PMOS管PM22的漏极端、PMOS管PM23的漏极端与第二增益放大电路7相应的输入端连接，即PMOS管PM22的漏极端与PMOS管PM20的漏极端连接，PMOS管PM23的漏极端与PMOS管PM21的漏极端连接。
具体实施时，通过压摆率保持电路采用自举开关电路，利用自举开关电路的特性能实现差分输出端OUTN、差分输出端OUTP输出电压压摆率的提升。当然，具体实施时，压摆率保持电路还可以采用其他的电路形式，具体可以根据需要进行选择，只要能实现压摆率的提升，使得所述高压运算放大器的压摆率保持稳定均可。
进一步地，所述自举开关电路包括NMOS管NM1以及NMOS管NM2，所述NMOS管NM1的栅极端、NMOS管NM1的漏极端以及NMOS管NM2源极端与差分输出端OUTN连接，NMOS管NM1的源极端、NMOS管NM2的漏极端以及NMOS管NM2的栅极端与差分输出端OUTP连接。
本发明实施例中，通过NMOS管NM1、NMOS管NM2构成自举开关电路，差分输出端OUTN与差分输出端OUTP间的压差大于0.7V时，NMOS管NM1或NMOS管NM2导通，从而使得自举开关电路自动接通，使得运算放大器的压摆率迅速变大，实现压摆率提升，从而使得所述高压运算放大器的压摆率保持稳定。
综上，本发明增益误差可配置的仪表放大器的增益误差配置方法，具体为：包括运算放大器U1A以及运算放大器U1B，
在运算放大器U1A的输出端与所述运算放大器U1A的反相端间设置第一电阻串，在运算放大器U1B的输出端与所述运算放大器U1B的反相端间设置第二电阻串；第一电阻串、第二电阻串内均包括若干依次串接的电阻；运算放大器U1A的反相端、第一电阻串通过连接电阻串与运算放大器U1B的反相端以及第二电阻串适配连接；
还包括与第一电阻串适配的第一开关阵、与第二电阻串适配的第二开关阵以及能控制第一开关阵、第二开关阵内开关相应开关状态的开关控制电路，其中，运算放大器U1A、运算放大器U1B、第一电阻串、第二电阻串、连接电阻串、第一开关阵以及第二开关阵通过半导体集成工艺集成于同一电路中；
开关控制电路通过第一开关阵能控制第一电阻串内的电阻与运算放大器U1A的连接状态，并通过第二开关阵能控制第二电阻串内的电阻与运算放大器U1B的连接状态，以得到连接运算放大器U1A的输出端与运算放大器U1A反相端的等效电阻RF1、连接运算放大器U1B的输出端与运算放大器U1B反相端的等效电阻RF2以及与等效电阻RF1、等效电阻RF2适配连接的等效增益切换电阻RG，且根据所得到等效电阻RF1、等效电阻RF2以及等效增益切换电阻RG能使得所述仪表放大器的增益误差G能与增益误差目标值匹配。
本发明实施例中，运算放大器U1A、运算放大器U1B、第一电阻串、第二电阻串、第一开关阵、第二开关阵以及开关控制电路的具体配合情况等均与上述相一致，具体可以参考上述的说明，此处不再赘述。

Claims (10)

1.一种增益误差可配置的仪表放大器，包括运算放大器U1A以及运算放大器U1B，其特征是：
在运算放大器U1A的输出端与所述运算放大器U1A的反相端间设置第一电阻串，在运算放大器U1B的输出端与所述运算放大器U1B的反相端间设置第二电阻串；第一电阻串、第二电阻串内均包括若干依次串接的电阻；运算放大器U1A的反相端、第一电阻串通过连接电阻串与运算放大器U1B的反相端以及第二电阻串适配连接；
还包括与第一电阻串适配的第一开关阵、与第二电阻串适配的第二开关阵以及能控制第一开关阵、第二开关阵内开关相应开关状态的开关控制电路，其中，运算放大器U1A、运算放大器U1B、第一电阻串、第二电阻串、连接电阻串、第一开关阵以及第二开关阵通过半导体集成工艺集成于同一电路中；
开关控制电路通过第一开关阵能控制第一电阻串内的电阻与运算放大器U1A的连接状态，并通过第二开关阵能控制第二电阻串内的电阻与运算放大器U1B的连接状态，以得到连接运算放大器U1A的输出端与运算放大器U1A反相端的等效电阻RF1、连接运算放大器U1B的输出端与运算放大器U1B反相端的等效电阻RF2以及与等效电阻RF1、等效电阻RF2适配连接的等效增益切换电阻RG，且根据所得到等效电阻RF1、等效电阻RF2以及等效增益切换电阻RG能使得所述仪表放大器的增益误差G能与增益误差目标值匹配。
2.根据权利要求1所述的增益误差可配置的仪表放大器，其特征是：第一电阻串、第二电阻串内均具有(n+1)个电阻，
第一电阻串中，电阻R1、电阻R2，……，电阻Rn+1依次串接，且运算放大器U1A的输出端与电阻Rn+1直接连接，运算放大器U1A的反相端与电阻R1直接连接；
第二电阻串中，电阻R1'、电阻R2'，……，电阻Rn+1'依次串接，且运算放大器U1B的输出端与电阻Rn+1'直接连接，运算放大器U1B的反相端与电阻R1'直接连接，
第一开关阵、第二开关阵同时具有(n+2)个开关；第一电阻串中，每个电阻的端部均与第一开关阵中一相应开关的一端连接，所述开关的另一端与运算放大器U1A的反相端连接，第一开关阵中所有开关的控制端均与开关控制电路的输出端连接；第二电阻串中，每个电阻的端部与第二开关阵中一相应开关的一端连接，所述开关的另一端与运算放大器U1B的反相端连接，第二开关阵中所有开关的控制端均与开关控制电路的输出端连接；开关控制电路控制第一开关阵、第二开关阵相应的开关闭合时，能形成所需的等效电阻RF1以及等效电阻RF2；
同时，通过第一电阻串中形成等效电阻RF1外的电阻、第二电阻串中形成等效电阻RF2外的电阻与连接电阻串连接后能得到所需的等效增益切换电阻RG。
3.根据权利要求2所述的增益误差可配置的仪表放大器，其特征是：连接电阻串包括电阻R0以及与电阻R0连接的电阻R0'，且电阻R0与电阻R0'阻值相等；
对于第一电阻串与第二电阻串中，R1'＝R1，R2'＝R2，……，Rn+1'＝Rn+1，且第二电阻串中任一电阻与第一电阻串中阻值相等的电阻位置正对应；
开关控制电路控制第一开关阵中一开关闭合时，则第二开关阵中相对应的开关也同时闭合，以使得等效电阻RF1与等效电阻RF2相等。
4.根据权利要求1或2或3所述的增益误差可配置的仪表放大器，其特征是：所述开关控制电路包括用于接收PIN码的控制逻辑电路(1)、与所述控制逻辑电路(1)连接的移位寄存器(2)、与所述移位寄存器(2)连接的译码电路(3)、与所述译码电路(3)连接的温度计码电路(4)，所述温度计码电路(4)的输出端与第一开关阵、第二开关阵中所有开关的控制端对应连接，以能控制第一开关阵、第二开关阵相应开关的闭合。
5.根据权利要求1所述的增益误差可配置的仪表放大器，其特征是：所述运算放大器U1A的输出端与电阻RG3的一端连接，运算放大器U1B的输出端与电阻RG4的一端连接，电阻RG3的另一端与运算放大器U1C的同相端以及电阻RF3的一端连接，电阻RG4的一端与运算放大器U1C的反相端以及电阻RF4的一端连接，电阻RF3的另一端与运算放大器U1C的输出端连接，电阻RF4的另一端与反馈电压VREF连接；其中，电阻RF3与电阻RG3的比值与电阻RF4与电阻RG4的比值适配。
6.根据权利要求4所述的增益误差可配置的仪表放大器，其特征是：所述温度计码电路(4)包括若干并列分布的信号扩展处理电路，所述信号扩展处理电路包括用于接收信号A1的非门U3A、用于接收信号A1的与门U3E、用于接收信号A1的与门U3H、用于接收信号A1的与门U3I、用于接收信号A2的非门U3B、用于接收信号A2的与门U3D、用于接收信号A2的与门U3E、用于接收信号A2的与门U3G、用于接收信号A2的与门U3H以及用于接收信号A2的与门U3I；
非门U3A的输出端接与门U3C的一输入端、与门U3D的输入端以及与门U3G的输入端，非门U3B的输出端接与门U3C的另一输入端、与门U3L的输入端，与门U3C的输出端、与门U3D的输出端、与门U3E的输出端与或门U3F的输入端连接，与门U3G的输出端、与门U3H的输出端与或门U3J的输入端连接，与门U3I的输出端接与门U3K的一输入端，与门U3K的另一输入端接电压VDD，电压VDD还与与门U3L的另一输入端连接，通过或门U3F的输出端得到输出信号KS0，通过或门U3J的输出端得到输出信号KS1，通过与门U3K的输出端得到输出信号KS2，通过与门U3L的输出端得到输出信号KS3。
7.根据权利要求1或2或3或5或6所述的增益误差可配置的仪表放大器，其特征是：所述运算放大器U1A包括输入级电路、输出级电路、与所述输出级电路适配连接的上共源共栅电路以及与所述输出级电路适配连接的下共源共栅电路；
还包括与输出级电路的差分输出端OUTN、差分输出端OUTP适配连接的压摆率保持电路以及能提供输入级电路、输出级电路、上共源共栅电路、下共源共栅电路所需电源的偏置电源电路；通过偏置电源电路减小流过上共源共栅电路的电流时，利用压摆率保持电路能提升经输出级电路的差分输出端OUTN、差分输出端OUTP输出电压的压摆率，以使得所述高压运算放大器的压摆率保持稳定。
8.根据权利要求7所述的增益误差可配置的仪表放大器，其特征是：所述输入级电路包括PMOS管PM20以及PMOS管PM21，所述PMOS管PM20的栅极端与差分输入信号INP连接，PMOS管PM21的栅极端与差分输入信号INN连接；所述PMOS管PM20的源极端、PMOS管PM21的源极端与偏置电源电路内的PMOS管PM5的漏极端连接；
所述PMOS管PM5的栅极端与偏置电源电路内PMOS管PM4的栅极端、PMOS管PM1的栅极端、PMOS管PM1的漏极端、NMOS管NM19的漏极端以及PMOS管PM17的栅极端连接；
PMOS管PM1的源极端、PMOS管PM2的源极端、PMOS管PM3的源极端以及上共源共栅电路内的PMOS管PM16的源极端、PMOS管PM18的源极端、PMOS管PM19的源极端均与电压VDD连接，PMOS管PM2的栅极端与PMOS管PM3的栅极端、PMOS管PM4的漏极端以及NMOS管NM20的漏极端连接；PMOS管PM3的漏极端与PMOS管PM5的源极端连接，PMOS管PM2的漏极端与PMOS管PM4的源极端连接，PMOS管PM19的栅极端与PMOS管PM18的栅极端、PMOS管PM16的栅极端连接、PMOS管PM17的漏极端以及NMOS管NM10的漏极端连接；
所述NMOS管NM19的栅极端、NMOS管NM20的栅极端、NMOS管NM18的栅极端、NMOS管NM17的栅极端、NMOS管NM17的漏极端均与偏置电流源(5)的一输出端连接，NMOS管NM10的栅极端、NMOS管NM14的栅极端、NMOS管NM15的栅极端、NMOS管NM16的栅极端以及NMOS管NM18的漏极端均与偏置电流源(5)的另一输出端连接；NMOS管NM18的源极端与NMOS管NM16的漏极端连接，NMOS管NM19的源极端与NMOS管NM15的漏极端连接，NMOS管NM20的源极端与NMOS管NM14的漏极端连接，PMOS管PM20的漏极端与NMOS管NM13的漏极端以及NMOS管NM13的栅极端连接，PMOS管PM21的漏极端与NMOS管NM12的漏极端以及NMOS管NM12的栅极端连接，NMOS管NM10的源极端、NMOS管NM12的源极端、NMOS管NM13的源极端、NMOS管NM14的源极端、NMOS管NM15的源极端、NMOS管NM16的源极端以及NMOS管NM17的源极端均接地，PMOS管PM20的漏极端、PMOS管PM21的漏极端还与输出级电路连接，PMOS管PM18的漏极端以及PMOS管PM19的漏极端与输出级电路适配连接。
9.一种增益误差可配置的仪表放大器的增益误差配置方法，包括运算放大器U1A以及运算放大器U1B，其特征是：
在运算放大器U1A的输出端与所述运算放大器U1A的反相端间设置第一电阻串，在运算放大器U1B的输出端与所述运算放大器U1B的反相端间设置第二电阻串；第一电阻串、第二电阻串内均包括若干依次串接的电阻；运算放大器U1A的反相端、第一电阻串通过连接电阻串与运算放大器U1B的反相端以及第二电阻串适配连接；
还包括与第一电阻串适配的第一开关阵、与第二电阻串适配的第二开关阵以及能控制第一开关阵、第二开关阵内开关相应开关状态的开关控制电路，其中，运算放大器U1A、运算放大器U1B、第一电阻串、第二电阻串、连接电阻串、第一开关阵以及第二开关阵通过半导体集成工艺集成于同一电路中；
开关控制电路通过第一开关阵能控制第一电阻串内的电阻与运算放大器U1A的连接状态，并通过第二开关阵能控制第二电阻串内的电阻与运算放大器U1B的连接状态，以得到连接运算放大器U1A的输出端与运算放大器U1A反相端的等效电阻RF1、连接运算放大器U1B的输出端与运算放大器U1B反相端的等效电阻RF2以及与等效电阻RF1、等效电阻RF2适配连接的等效增益切换电阻RG，且根据所得到等效电阻RF1、等效电阻RF2以及等效增益切换电阻RG能使得所述仪表放大器的增益误差G能与增益误差目标值匹配。
10.根据权利要求9所述增益误差可配置的仪表放大器的增益误差配置方法，其特征是：第一电阻串、第二电阻串内均具有(n+1)个电阻，
第一电阻串中，电阻R1、电阻R2，……，电阻Rn+1依次串接，且运算放大器U1A的输出端与电阻Rn+1直接连接，运算放大器U1A的反相端与电阻R1以及电阻R0直接连接；
第二电阻串中，电阻R1'、电阻R2'，……，电阻Rn+1'依次串接，且运算放大器U1B的输出端与电阻Rn+1'直接连接，运算放大器U1B的反相端与电阻R1'直接连接，
第一开关阵、第二开关阵同时具有(n+2)个开关；第一电阻串中，每个电阻的端部均与第一开关阵中一相应开关的一端连接，所述开关的另一端与运算放大器U1A的反相端连接，第一开关阵中所有开关的控制端均与开关控制电路的输出端连接；第二电阻串中，每个电阻的端部与第二开关阵中一相应开关的一端连接，所述开关的另一端与运算放大器U1B的反相端连接，第二开关阵中所有开关的控制端均与开关控制电路的输出端连接；开关控制电路控制第一开关阵、第二开关阵相应的开关闭合时，能形成所需的等效电阻RF1以及等效电阻RF2；
同时，通过第一电阻串中形成等效电阻RF1外的电阻、第二电阻串中形成等效电阻RF2外的电阻与连接电阻串连接后能得到所需的等效增益切换电阻RG。
CN201911419714.5A 2019-12-31 2019-12-31 增益误差可配置的仪表放大器及其配置方法 Active CN111130475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911419714.5A CN111130475B (zh) 2019-12-31 2019-12-31 增益误差可配置的仪表放大器及其配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911419714.5A CN111130475B (zh) 2019-12-31 2019-12-31 增益误差可配置的仪表放大器及其配置方法

Publications (2)

Publication Number Publication Date
CN111130475A true CN111130475A (zh) 2020-05-08
CN111130475B CN111130475B (zh) 2024-05-10

Family

ID=70506994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911419714.5A Active CN111130475B (zh) 2019-12-31 2019-12-31 增益误差可配置的仪表放大器及其配置方法

Country Status (1)

Country Link
CN (1) CN111130475B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114337563A (zh) * 2021-12-31 2022-04-12 江苏润石科技有限公司 共模抑制比和增益误差可配置的电流检测放大器及方法
US11979125B2 (en) 2022-03-09 2024-05-07 Analog Devices, Inc. Techniques to externally control amplifier gain

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028036A (ko) * 2004-09-24 2006-03-29 매그나칩 반도체 유한회사 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로
CN109067371A (zh) * 2018-06-22 2018-12-21 东南大学 一种无电阻网络可编程增益放大器电路
CN110417411A (zh) * 2019-08-01 2019-11-05 华能四川水电有限公司 一种信号调理动态放大电路
CN210807193U (zh) * 2019-12-31 2020-06-19 江苏润石科技有限公司 增益误差可配置的仪表放大器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028036A (ko) * 2004-09-24 2006-03-29 매그나칩 반도체 유한회사 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로
CN109067371A (zh) * 2018-06-22 2018-12-21 东南大学 一种无电阻网络可编程增益放大器电路
CN110417411A (zh) * 2019-08-01 2019-11-05 华能四川水电有限公司 一种信号调理动态放大电路
CN210807193U (zh) * 2019-12-31 2020-06-19 江苏润石科技有限公司 增益误差可配置的仪表放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王晋, 仇玉林, 田泽: "全差分增益提高运算放大器的分析与设计", 电子器件, no. 02, 26 June 2005 (2005-06-26), pages 111 - 114 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114337563A (zh) * 2021-12-31 2022-04-12 江苏润石科技有限公司 共模抑制比和增益误差可配置的电流检测放大器及方法
CN114337563B (zh) * 2021-12-31 2023-01-03 江苏润石科技有限公司 共模抑制比和增益误差可配置的电流检测放大器及方法
US11979125B2 (en) 2022-03-09 2024-05-07 Analog Devices, Inc. Techniques to externally control amplifier gain

Also Published As

Publication number Publication date
CN111130475B (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
CN111030624B (zh) 共模抑制比可配置的仪表放大器及其配置方法
CN105487587B (zh) 高精度数字温度传感器校准电路
CN109491440B (zh) 一种电压参考电路
CN108494371B (zh) 一种放大器输入失调电压的自动校正电路及校正方法
CN111130475B (zh) 增益误差可配置的仪表放大器及其配置方法
US20100283527A1 (en) Analog Switch
CN210899094U (zh) 共模抑制比可配置的仪表放大器
CN112187214B (zh) Fpga的io阻抗校准电路及其方法
US9941852B1 (en) Operation amplifiers with offset cancellation
CN210807193U (zh) 增益误差可配置的仪表放大器
CN101881984B (zh) 基准信号产生器及其方法和系统
CN114499424B (zh) 应用于两级模数转换器的差分放大器、校准电路及校准方法
US10742175B2 (en) Amplifier circuit, reception circuit, and semiconductor integrated circuit
CN116973618B (zh) 一种电流采样电路
US20100283535A1 (en) System and Method for a Reference Generator
CN112825476B (zh) 一种运算放大器
US6859095B2 (en) Non-switched capacitor offset voltage compensation in operational amplifiers
CN113804319B (zh) 温度传感器及集成电路
CN115276207A (zh) 宽范围高适应性电源转换电路
CN115574971A (zh) 一种pt100和ntc传感器兼容采样电路及采样方法
CN107490438B (zh) 传感器电路及其使用方法
CN114994392A (zh) 一种芯片内部接近无损的高精度电流采样电路及方法
CN210693865U (zh) 低噪声全差分高压运算放大器
CN111030608B (zh) 低噪声全差分高压运算放大器
CN110460338B (zh) 一种采样保持电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant