CN111129105A - 一种阵列基板、其制作方法、显示面板及显示装置 - Google Patents
一种阵列基板、其制作方法、显示面板及显示装置 Download PDFInfo
- Publication number
- CN111129105A CN111129105A CN202010053089.3A CN202010053089A CN111129105A CN 111129105 A CN111129105 A CN 111129105A CN 202010053089 A CN202010053089 A CN 202010053089A CN 111129105 A CN111129105 A CN 111129105A
- Authority
- CN
- China
- Prior art keywords
- substrate
- array substrate
- pixel defining
- electrode
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 163
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000463 material Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 4
- 230000003075 superhydrophobic effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 125000005375 organosiloxane group Chemical group 0.000 claims 1
- 239000010410 layer Substances 0.000 description 57
- 239000010408 film Substances 0.000 description 7
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 6
- 238000007641 inkjet printing Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000007738 vacuum evaporation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板、其制作方法、显示面板及显示装置，该阵列基板包括：衬底基板，位于衬底基板上的驱动电路结构，以及依次位于驱动电路结构背离衬底基板一侧的平坦化层和多个电极结构；还包括：绝缘结构，绝缘结构位于相邻电极结构之间的间隙区域，绝缘结构的厚度不小于电极结构的厚度；像素界定结构，像素界定结构位于绝缘结构背离衬底基板一侧，且像素界定结构在衬底基板上的正投影至少完全覆盖绝缘结构。通过绝缘结构的设置，并且使绝缘结构的厚度不小于电极结构的厚度，从而使得再形成像素界定结构时，在间隙区域处不再形成凹陷，无法存储形成发光层的墨滴，从而缓解了像素的漏光问题。
Description
技术领域
本发明涉及显示技术领域，尤指一种阵列基板、其制作方法、显示面板及显示装置。
背景技术
有机电致发光显示是通过电流驱动有机半导体薄膜来达到发光和显示的目的，具有轻薄、主动发光、宽视角、快速响应、能耗低、低温和抗震性能优异以及潜在的柔性设计等优点。
相关技术中，有机电致发光器件的发光层可以采用两种方式形成，真空蒸镀技术和喷墨打印。采用真空蒸镀技术成膜均一性好，无需溶剂，但是仅适用于小分子发光材料，且设备成本高；采用喷墨打印可以适用于大分子发光材料和小分子发光材料，且设备成本低，适用于大尺寸生产。但是，由于所形成的电极结构之间存在间隙区域，在电极结构背离基板的一侧所形成的像素界定结构在该间隙区域存在凹陷，在形成发光层时，会存储一定量的墨滴，导致像素出现漏光现象。
因此，如何避免形成像素界定结构时凹陷的出现是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置，用以缓解像素所出现的漏光问题。
第一方面，本发明实施例提供了一种阵列基板，包括：衬底基板，位于所述衬底基板上的驱动电路结构，以及依次位于所述驱动电路结构背离所述衬底基板一侧的平坦化层和多个电极结构；还包括：
绝缘结构，所述绝缘结构位于相邻所述电极结构之间的间隙区域，所述绝缘结构的厚度不小于所述电极结构的厚度；
像素界定结构，所述像素界定结构位于所述绝缘结构背离所述衬底基板一侧，且所述像素界定结构在所述衬底基板上的正投影至少完全覆盖所述绝缘结构。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述像素界定结构包括开口区域，所述开口区域与所述电极结构一一对应设置；
所述开口区域至少暴露部分所述电极结构。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述电极结构的形状包括矩形部分，所述像素界定结构的开口区域为椭圆形或圆角矩形；
所述开口区域在所述衬底基板上正投影在所述电极结构在所述衬底基板上正投影内。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述绝缘结构的厚度大于所述电极结构的厚度；
所述像素界定结构包括：第一结构单元和第二结构单元，所述第一结构单元沿着行方向上延伸在列方向上依次排列，所述第二结构单元在列方向上延伸在行方向上依次排列；
每个所述开口区域被两个所述第一结构单元的部分和两个所述第二结构单元的部分包围，所述第一结构单元的部分和所述第二结构单元的部分的中心轴连接形成闭合图形包围所述开口区域；
在所述开口区域指向所述间隙区域中心轴的方向上，所述像素界定结构的上表面与所述衬底基板之间的距离依次递增。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述绝缘结构的形状为梯形，且靠近所述衬底基板一侧表面的面积大于远离所述衬底基板一侧表面的面积。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述像素界定结构的截面形状为半圆形。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述衬底基板包括：显示区域和包围所述显示区域的非显示区域；
所述非显示区域包括对位结构，所述对位结构被配置为在形成所述电极结构进行对位；
其中，所述对位结构与所述绝缘结构同层同材料设置。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述平坦化层的亲水性、所述绝缘结构的亲水性和所述像素界定结构的亲水性依次递减。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述平坦化层的材料为有机硅氧烷树脂材料；
所述像素界定结构的材料为超疏水亚克力材料。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述电极结构为反射金属电极。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述绝缘结构的材料为遮光材料。
在一种可能的实施方式中，在本发明实施例提供的阵列基板中，所述电极结构的厚度为50nm～200nm；
所述绝缘结构的厚度为500nm～1000nm。
第二方面，本发明实施例还提供了一种阵列基板的制作方法，包括：
提供一衬底基板；
依次在所述衬底基板上形成驱动电路结构和平坦化层；
在预定位置处形成绝缘结构；
在相邻所述绝缘结构之间设置电极结构，所述绝缘结构的厚度大于所述电极结构的厚度；
在所述绝缘结构背离所述衬底基板一侧形成像素界定结构，使所述像素界定结构在所述衬底基板上的正投影覆盖所述绝缘结构以及所述电极结构边缘在所述衬底基板上的正投影。
在一种可能的实施方式中，在本发明实施例提供的阵列基板的制作方法中，在相邻所述电极结构之间的间隙区域形成绝缘结构的同时，还包括：
通过同一工艺在所述衬底基板的非显示区域形成所述对位结构。
第三方面，本发明实施例还提供了一种显示面板，包括第一方面任一实施例提供的阵列基板。
第四方面，本发明实施例还提供了一种显示装置，包括第三方面实施例提供的显示面板。
本发明的有益效果：
本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置，该阵列基板包括：衬底基板，位于所述衬底基板上的驱动电路结构，以及依次位于所述驱动电路结构背离所述衬底基板一侧的平坦化层和多个电极结构；还包括：绝缘结构，所述绝缘结构位于相邻所述电极结构之间的间隙区域，所述绝缘结构的厚度不小于所述电极结构的厚度；像素界定结构，所述像素界定结构位于所述绝缘结构背离所述衬底基板一侧，且所述像素界定结构在所述衬底基板上的正投影至少完全覆盖所述绝缘结构。通过绝缘结构的设置，并且使绝缘结构的厚度不小于电极结构的厚度，从而使得再形成像素界定结构时，在间隙区域处不再形成凹陷，无法存储形成发光层的墨滴，从而缓解了像素的漏光问题。
附图说明
图1为相关技术阵列基板的平面结构示意图；
图2为图1沿A-A1方向的剖面结构示意图；
图3为本发明实施例提供的阵列基板的结构示意图之一；
图4为本发明实施例提供的阵列基板的结构示意图之二；
图5为本发明实施例提供的阵列基板的结构示意图之三；
图6a至图6c为本发明实施例提供的阵列基板形成过程的结构示意图。
具体实施方式
相关技术中的阵列基板，在形成有机电致发光器件的发光层时，可以采用真空蒸镀技术，即在掩膜版存在下采用真空加热的方法使发光材料蒸发，在像素区成膜。该技术优点是成膜均一性好、不需要溶剂，但存在材料利用率低、仅适用于小分子发光材料、设备投资大、不适用大尺寸产品等缺点。除上述之外还可以采用溶液制程的喷墨打印技术，将发光材料溶液精确滴入像素坑中，溶剂挥发成膜。相对于真空蒸镀技术，喷墨打印适用于大分子发光材料和小分子发光材料，且材料利用率高，设备成本低，高产能，更易于大规模、大尺寸产品的生产。
在采用喷墨打印的方式形成发光层时，为了提高发光层的成膜均匀性，如图1和图2所示，在衬底基板01上形成驱动电路04后，在驱动电路04背离衬底基板01一侧形成平坦化层05，以对驱动电路04形成的断差进行平坦，然后在平坦化层05上依次形成电极结构02和像素界定结构03。但是，由于所形成的电极结构02之间存在间隙区域，在电极结构02背离衬底基板01的一侧所形成的像素界定结构03在该间隙区域存在凹陷a，在形成发光层时，会存储一定量的墨滴，导致像素出现漏光现象。
基于相关技术中存在的上述问题，本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置。为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的一种阵列基板、其制作方法、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
除非另外定义，本发明使用的技术用语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
附图中各部件的形状和大小不反应真实比例，目的只是示意说明本发明内容。
具体地，本发明实施例提供了一种阵列基板，如图3和图4所示，该阵列基板包括：衬底基板1，位于衬底基板1上的驱动电路结构2，以及依次位于驱动电路结构2背离衬底基板1一侧的平坦化层3和多个电极结构4；还包括：
绝缘结构5，绝缘结构5位于相邻电极结构4之间的间隙区域，绝缘结构5的厚度不小于电极结构4的厚度；
像素界定结构6，像素界定结构6位于绝缘结构5背离衬底基板1一侧，且像素界定结构6在衬底基板1上的正投影至少完全覆盖绝缘结构5。
具体地，在本发明实施例提供的阵列基板中，通过绝缘结构的设置，并且使绝缘结构的厚度不小于电极结构的厚度，从而使得在形成像素界定结构时，在间隙区域处不再形成凹陷，无法存储形成发光层的墨滴，从而缓解了像素的漏光问题。
其中，在本发明实施例提供的阵列基板中，像素界定结构在衬底基板上的正投影至少覆盖绝缘结构表述的是：该像素界定结构可以仅完全覆盖在绝缘结构上，该像素界定结构也可以在覆盖绝缘结构的同时覆盖部分电极结构，使未被覆盖的部分电极结构暴露，在暴露的部分电极结构上形成发光层。具体可根据实际情况进行选择，在此不作具体限定。
需要说明的是，在本发明实施例提供的阵列基板中，该绝缘结构的厚度在大于或等于电极结构的厚度，可以弥补由于电极结构形成的断差，从而使得在形成像素界定结构时，在相邻电极结构的间隙区域像素界定结构则不会出现凹陷，有利于缓解像素漏光的问题。
可选地，在本发明实施例提供的阵列基板中，如图4和图5所示，像素界定结构6包括开口区域K，开口区域K与电极结构4一一对应设置；
开口区域K至少暴露部分电极结构4。
具体地，在本发明实施例提供的阵列基板中，该像素界定结构的开口区域即为像素所在的区域，该开口区域用于盛放发光层的墨滴，将发光层的墨滴限定在开口区域内，在墨滴成膜后在电极结构的驱动下发光，该结构的设置不仅可以减少像素的漏光，还可以避免相邻像素出现混光现象。
可选地，在本发明实施例提供的阵列基板中，如图4和图5所示，电极结构4的形状包括矩形部分，像素界定结构6的开口区域为椭圆形或圆角矩形；
电极结构4在衬底基板1上正投影的面积大于开口区域K在衬底基板1上正投影的面积。
具体地，在本发明实施例提供的阵列基板中，电极结构的形状可以为矩形，在形成像素界定结构时，由于像素界定结构覆盖了部分电极结构，因此，开口区域形成了椭圆形，并且该开口区域的面积小于电极结构的面积。当然，根据不同阵列基板的像素排列的设计，各电极结构和开口区域可以呈现为不同的形状，只要满足上述设置原理的，均在本发明的保护范围内，其具体形状可根据实际需要进行选择，在此不作具体限定。
需要说明的是，在本发明实施例提供的阵列基板中，如图3和图4所示，该电极结构4的主体部分为矩形，还可以包括电极引线，其具体结构在图形未示出。
可选地，在本发明实施例提供的阵列基板中，如图4和图5所示，该绝缘结构5的厚度大于电极结构4的厚度；
该像素界定结构6包括：第一结构单元61和第二结构单元62，第一结构单元61沿着行方向上延伸在列方向上依次排列，第二结构单元62在列方向上延伸在行方向上依次排列；
每个开口区域K被两个第一结构单元61的部分和两个第二结构单元62的部分包围，第一结构单元61的部分和第二结构单元62的部分的中心轴(61a/62a)连接形成闭合图形包围开口区域K；
在开口区域K指向间隙区域中心轴(61a/62a)的方向上，像素界定结构6的上表面与衬底基板1之间的距离依次递增。
具体地，在本发明实施例提供的阵列基板中，如图4和图5所示，当绝缘结构5的厚度大于电极结构4的厚度，在形成像素界定结构6时，与绝缘结构4所在位置对应的像素界定结构6的高度就会高于其他位置的高度，在对像素界定结构6进行构图后，围绕开口区域K的第一结构单元和第二结构单元在开口区域指向中心轴的方向上可以呈斜坡状，即在开口区域K指向间隙区域中心轴(61a/62a)的方向上，像素界定结构6的上表面与衬底基板1之间的距离依次递增。基于该种形状的像素界定结构，在形成发光层时，即使存在墨滴落在像素界定结构上，也会沿着像素界定结构的表面滑落至像素所在区域，形成对应的发光层。
可选地，在本发明实施例提供的阵列基板中，如图4所示，绝缘结构5的形状为梯形，且靠近衬底基板1一侧表面的面积大于远离衬底基板1一侧表面的面积。
具体地，在本发明实施例提供的阵列基板中，将该绝缘结构设置为正梯形，在远离衬底基板的方向上，该绝缘结构的宽度依次递减，再在该绝缘结构上形成像素界定结构时，可以在绝缘结构所在区域形成明显凸起，便于形成具有斜坡的像素界定结构，以使用于形成发光层的墨滴滑落至开口区域内。
可选地，在本发明实施例提供的阵列基板中，如图4所示，像素界定结构的截面形状为半圆形。
其中，该像素界定结构的截面形状并非严格意义上的半圆形，其上表面的所呈的形状可以为圆弧形，且相对于中心轴呈对称设置，其下表面与电极结构和绝缘结构相接触，下表面是否为平面取决于绝缘结构的厚度是否与电极结构的厚度相同，当绝缘结构的厚度与电极结构的厚度相同时，像素界定结构的下表面为平面，当绝缘结构的厚度与电极结构的厚度不同时，像素界定结构的下表面则为具有凹槽的结构。
可选地，在本发明实施例提供的阵列基板中，如图5所示，该衬底基板1包括：显示区域AA和包围显示区域AA的非显示区域BB；
非显示区域BB包括对位结构7，对位结构7被配置为在形成电极结构4进行对位；
其中，该对位结构7与绝缘结构5同层同材料设置。
相关技术中的阵列基板，在形成电极结构时，曝光对位标记一般是首层金属图形化形成(栅极)。由于顶发射型电致发光器件，在形成平坦化层之后才形成对应的电极结构，则没有图形段差轮廓作为对位标记，导致电极结构制作过程中曝光时不易对位，易发生对位报警，影响生产节拍，并对产品质量产生严重影响。
具体地，在本发明实施例提供的阵列基板中，在形成绝缘结构时在衬底基板上的非显示区域形成对位结构，及该对位机构与绝缘结构通过同一制作工艺形成，在形成电极结构时，可以对位于非显示区域内的对位结构进行识别，提高对位准确性。
为提高平坦化层的性能，使其达到电致发光器件所要求的平坦度，可以采用流平性较好的有机硅氧烷树脂(SOG)用于平坦化层的制作，其平坦度更高，可满足电致发光器件所要求的平坦度。有机硅氧烷树脂(SOG)为硅氧烷有机小分子加热脱水交联而成，其分子结构中存在大量羟基，亲水性较高。
而，像素界定结构是像素开口之间的一层有机阻挡物，一般呈现上窄下宽的正梯形结构，以限制喷墨打印的墨水向四周溢出。其制作工艺一般包括像素界定结构材料的涂覆、曝光、显影、固化等工艺，将像素开口区光阻材料去除，形成像素开口区以及像素界定结构所在区域。为避免喷墨溶液在像素界定结构顶部粘附，保证发光层的均匀性，像素界定结构需与溶液呈现疏液性质。因此像素界定结构材料极性较小，一般为一种含氟材料。然而，相关技术中直接将像素界定结构与平坦化层接触，两者的结合力较低，容易造成像素界定结构的脱落，造成像素不良，影响显示品质。
可选地，在本发明实施例提供的阵列基板中，平坦化层的亲水性、绝缘结构的亲水性和像素界定结构的亲水性依次递减。
具体地，在本发明实施例提供的阵列基板中，通过在平坦化层和像素界定结构之间设置绝缘结构，并对该绝缘结构的亲水性进行设计，使其亲水性介于平坦化层和像素界定结构之间。该种设置方式，相比于相关技术中直接将像素界定结构与平坦化层接触而言，极大的提高了像素界定结构与平坦化层的结合力，保证了阵列基板各结构的结合稳定性，以提高显示质量。
可选地，在本发明实施例提供的阵列基板中，该平坦化层的材料可以为有机硅氧烷树脂材料；
该像素界定结构的材料可以为超疏水亚克力材料。
具体地，在本发明实施例提供的阵列基板中，由于有机硅氧烷树脂材料，具有较高的流动性，其平坦度更高，可更好的满足电致发光器件所要求的平坦度。像素界定结构采用超疏水材料，可以避免喷墨溶液在像素界定结构顶部粘附，保证发光层的均匀性。
可选地，在本发明实施例提供的阵列基板中，该电极结构可以为反射金属电极。
具体地，在本发明实施例提供的阵列基板中，将电极结构设置为反射金属电极，可以对照射在其上的光进行反射，避免光照射在驱动电路的结构中，造成薄膜晶体管的性能衰减。
可选地，在本发明实施例提供的阵列基板中，该绝缘结构的材料可以为遮光材料。
具体地，在本发明实施例提供的阵列基板中，可以将绝缘结构设置为遮光的绝缘结构，即采用遮光材料形成该绝缘结构，该种设置可以对电极结构之间的间隙区域内的光进行遮挡，避免影响该间隙区域内的薄膜晶体管的性能。其中，该遮光材料可以为有机硅遮光材料或黑色亚克力材料。当然也可以为其他遮光绝缘材料，在此不作具体限定。
可选地，在本发明实施例提供的阵列基板中，该电极结构的厚度可以为50nm～200nm；
该绝缘结构的厚度可以为500nm～1000nm。
其中，在电极结构的厚度和绝缘结构的厚度满足上述条件时，可以保证后续形成的像素界定结构能够形成中间高，边缘低的结构，在形成发光层时，墨滴不会存储在像素界定结构中，减少像素的漏光现象。
下面以图4以及图6a至6c为例，对阵列基板的制作过程进行说明：
如图6a所示，提供一衬底基板1，并在该衬底基板1上形成驱动电路结构2和平坦化层3；其中，该驱动电路结构2和平坦化层3的制作工艺与相关技术相同，在此不再赘述。
其中，该驱动电路结构可以包括遮光金属层、缓冲层、有源层、栅极绝缘层、栅极、层间介质层、源漏极、钝化层等。该平坦化层采用涂布、前烘、后烘等工艺成膜。
如图6b所示，在预定的位置通过光刻工艺形成绝缘结构5，其中，该预定位置为相邻两个电极结构之间的间隙区域；
需要说明的是，可以通过同一工艺在非显示区域形成对位结构(在图中未具体示出)，从而减少制作工艺，节约生产成本。
如图6c所示，在形成由绝缘结构5的衬底基板1上，以对位结构(在图中未具体示出)为对位标记形成电极结构4，具体可以通过成膜、曝光显影、刻蚀等工艺形成。
在形成电极结构4之后，在衬底基板1上形成像素界定结构6，其形成工艺与相关技术中形成像素界定结构的工艺相同，在此不再赘述，其形成后的结构如图4所示。
基于同一发明构思，本发明实施例还提供了一种阵列基板的制作方法，包括：
提供一衬底基板；
依次在衬底基板上形成驱动电路结构和平坦化层；
在预定位置处形成绝缘结构；
在相邻绝缘结构之间设置电极结构，绝缘结构的厚度大于电极结构的厚度；
在绝缘结构背离衬底基板一侧形成像素界定结构，使像素界定结构在衬底基板上的正投影覆盖绝缘结构以及电极结构边缘在衬底基板上的正投影。
可选地，在本发明实施例提供的阵列基板的制作方法中，在相邻电极结构之间的间隙区域形成绝缘结构的同时，还包括：
通过同一工艺在衬底基板的非显示区域形成对位结构。
其中，本发明实施例提供的阵列基板的制作方法已经在上述实施例中进行了详细的阐述，可参考上述阵列基板的实施例进行实施，在此不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示面板，该显示面板包括上述任一实施例提供的阵列基板，以及位于像素区域内的发光层，位于发光层背离衬底基板一侧的驱动电极结构。
该显示面板还包括本领域技术人员可知的其他必要结构，在此不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，该显示装置包括上述实施例提供的显示面板。
其中，该显示面板和显示装置具有上述实施例提供的阵列基板的全部优点，可以参见阵列基板的任一实施例进行实施，在此不再赘述。
该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
本发明实施例提供了一种阵列基板、其制作方法、显示面板及显示装置，该阵列基板包括：衬底基板，位于所述衬底基板上的驱动电路结构，以及依次位于所述驱动电路结构背离所述衬底基板一侧的平坦化层和多个电极结构；还包括：绝缘结构，所述绝缘结构位于相邻所述电极结构之间的间隙区域，所述绝缘结构的厚度不小于所述电极结构的厚度；像素界定结构，所述像素界定结构位于所述绝缘结构背离所述衬底基板一侧，且所述像素界定结构在所述衬底基板上的正投影至少完全覆盖所述绝缘结构。通过绝缘结构的设置，并且使绝缘结构的厚度不小于电极结构的厚度，从而使得再形成像素界定结构时，在间隙区域处不再形成凹陷，无法存储形成发光层的墨滴，从而缓解了像素的漏光问题。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (16)
1.一种阵列基板，其特征在于，包括：衬底基板，位于所述衬底基板上的驱动电路结构，以及依次位于所述驱动电路结构背离所述衬底基板一侧的平坦化层和多个电极结构；还包括：
绝缘结构，所述绝缘结构位于相邻所述电极结构之间的间隙区域，所述绝缘结构的厚度不小于所述电极结构的厚度；
像素界定结构，所述像素界定结构位于所述绝缘结构背离所述衬底基板一侧，且所述像素界定结构在所述衬底基板上的正投影至少完全覆盖所述绝缘结构。
2.如权利要求1所述的阵列基板，其特征在于，所述像素界定结构包括开口区域，所述开口区域与所述电极结构一一对应设置；
所述开口区域至少暴露部分所述电极结构。
3.如权利要求2所述的阵列基板，其特征在于，所述电极结构的形状包括矩形部分，所述像素界定结构的开口区域为椭圆形或圆角矩形；
所述开口区域在所述衬底基板上正投影在所述电极结构在所述衬底基板上正投影内。
4.如权利要求2所述的阵列基板，其特征在于，所述绝缘结构的厚度大于所述电极结构的厚度；
所述像素界定结构包括：第一结构单元和第二结构单元，所述第一结构单元沿着行方向上延伸在列方向上依次排列，所述第二结构单元在列方向上延伸在行方向上依次排列；
每个所述开口区域被两个所述第一结构单元的部分和两个所述第二结构单元的部分包围，所述第一结构单元的部分和所述第二结构单元的部分的中心轴连接形成闭合图形包围所述开口区域；
在所述开口区域指向所述中心轴的方向上，所述像素界定结构的上表面与所述衬底基板之间的距离依次递增。
5.如权利要求4所述的阵列基板，其特征在于，所述绝缘结构的形状为梯形，且靠近所述衬底基板一侧表面的面积大于远离所述衬底基板一侧表面的面积。
6.如权利要求4所述的阵列基板，其特征在于，所述像素界定结构的截面形状为半圆形。
7.如权利要求1所述的阵列基板，其特征在于，所述衬底基板包括：显示区域和包围所述显示区域的非显示区域；
所述非显示区域包括对位结构，所述对位结构被配置为在形成所述电极结构进行对位；
其中，所述对位结构与所述绝缘结构同层同材料设置。
8.如权利要求1所述的阵列基板，其特征在于，所述平坦化层的亲水性、所述绝缘结构的亲水性和所述像素界定结构的亲水性依次递减。
9.如权利要求8所述的阵列基板，其特征在于，所述平坦化层的材料为有机硅氧烷树脂材料；
所述像素界定结构的材料为超疏水亚克力材料。
10.如权利要求1所述的阵列基板，其特征在于，所述电极结构为反射金属电极。
11.如权利要求1所述的阵列基板，其特征在于，所述绝缘结构的材料为遮光材料。
12.如权利要求1-11任一项所述的阵列基板，其特征在于，所述电极结构的厚度为50nm～200nm；
所述绝缘结构的厚度为500nm～1000nm。
13.一种如权利要求1-12任一项所述的阵列基板的制作方法，其特征在于，包括：
提供一衬底基板；
依次在所述衬底基板上形成驱动电路结构和平坦化层；
在预定位置处形成绝缘结构；
在相邻所述绝缘结构之间设置电极结构，所述绝缘结构的厚度大于所述电极结构的厚度；
在所述绝缘结构背离所述衬底基板一侧形成像素界定结构，使所述像素界定结构在所述衬底基板上的正投影覆盖所述绝缘结构以及所述电极结构边缘在所述衬底基板上的正投影。
14.如权利要求13所述的阵列基板的制作方法，其特征在于，在相邻所述电极结构之间的间隙区域形成绝缘结构的同时，还包括：
通过同一工艺在所述衬底基板的非显示区域形成所述对位结构。
15.一种显示面板，其特征在于，包括如权利要求1-12任一项所述的阵列基板。
16.一种显示装置，其特征在于，包括如权利要求15所述的显示面板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010053089.3A CN111129105B (zh) | 2020-01-17 | 2020-01-17 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| PCT/CN2020/141035 WO2021143523A1 (zh) | 2020-01-17 | 2020-12-29 | 阵列基板、其制作方法、显示面板及显示装置 |
| US17/414,751 US11957002B2 (en) | 2020-01-17 | 2020-12-29 | Array substrate, method for preparing array substrate, display panel and display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010053089.3A CN111129105B (zh) | 2020-01-17 | 2020-01-17 | 一种阵列基板、其制作方法、显示面板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129105A true CN111129105A (zh) | 2020-05-08 |
| CN111129105B CN111129105B (zh) | 2023-04-07 |
Family
ID=70490803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010053089.3A Active CN111129105B (zh) | 2020-01-17 | 2020-01-17 | 一种阵列基板、其制作方法、显示面板及显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11957002B2 (zh) |
| CN (1) | CN111129105B (zh) |
| WO (1) | WO2021143523A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021143523A1 (zh) * | 2020-01-17 | 2021-07-22 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法、显示面板及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011113815A (ja) * | 2009-11-26 | 2011-06-09 | Ricoh Co Ltd | 画像表示装置、画像表示装置の製造方法及び電子機器 |
| CN103928497A (zh) * | 2014-04-01 | 2014-07-16 | 京东方科技集团股份有限公司 | Oled显示器件及其制作方法、显示装置 |
| CN104752490A (zh) * | 2015-04-16 | 2015-07-01 | 京东方科技集团股份有限公司 | 一种有机发光二极管显示面板及其制作方法、显示装置 |
| CN105826358A (zh) * | 2016-05-24 | 2016-08-03 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板、显示装置 |
| CN109860239A (zh) * | 2018-12-13 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4904056A (en) * | 1985-07-19 | 1990-02-27 | General Electric Company | Light blocking and cell spacing for liquid crystal matrix displays |
| JP4466594B2 (ja) | 2005-03-30 | 2010-05-26 | セイコーエプソン株式会社 | 有機ｅｌ装置及び有機ｅｌ装置の製造方法 |
| KR100971751B1 (ko) * | 2008-10-23 | 2010-07-21 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101084177B1 (ko) * | 2009-11-30 | 2011-11-17 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 그의 제조 방법 |
| CN111129105B (zh) * | 2020-01-17 | 2023-04-07 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
-
2020
- 2020-01-17 CN CN202010053089.3A patent/CN111129105B/zh active Active
- 2020-12-29 WO PCT/CN2020/141035 patent/WO2021143523A1/zh active Application Filing
- 2020-12-29 US US17/414,751 patent/US11957002B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011113815A (ja) * | 2009-11-26 | 2011-06-09 | Ricoh Co Ltd | 画像表示装置、画像表示装置の製造方法及び電子機器 |
| CN103928497A (zh) * | 2014-04-01 | 2014-07-16 | 京东方科技集团股份有限公司 | Oled显示器件及其制作方法、显示装置 |
| CN104752490A (zh) * | 2015-04-16 | 2015-07-01 | 京东方科技集团股份有限公司 | 一种有机发光二极管显示面板及其制作方法、显示装置 |
| CN105826358A (zh) * | 2016-05-24 | 2016-08-03 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板、显示装置 |
| CN109860239A (zh) * | 2018-12-13 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021143523A1 (zh) * | 2020-01-17 | 2021-07-22 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法、显示面板及显示装置 |
| US11957002B2 (en) | 2020-01-17 | 2024-04-09 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Array substrate, method for preparing array substrate, display panel and display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US11957002B2 (en) | 2024-04-09 |
| CN111129105B (zh) | 2023-04-07 |
| WO2021143523A1 (zh) | 2021-07-22 |
| US20230363207A1 (en) | 2023-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108123062B (zh) | 有机发光显示装置 | |
| EP3723150B1 (en) | Electronic apparatus substrate and manufacturing method, and display apparatus | |
| US20220376007A1 (en) | Display substrate, method for forming the same and display device | |
| US10873059B2 (en) | Array substrate with responsive particles, reparation method thereof, and display device | |
| US20140147950A1 (en) | Method of fabricating organic light emitting diode display device | |
| US20150333115A1 (en) | Flexible display substrate and a manufacturing method thereof, as well as a flexible display device | |
| US9508867B2 (en) | Thin film transistor, array substrate, method of fabricating same, and display device | |
| US20210193960A1 (en) | Display Panel and Preparation Method Thereof, and Display Apparatus | |
| US11289512B2 (en) | Substrate and manufacturing method thereof, display panel and display device | |
| US20090267075A1 (en) | Oganic thin film transistor and pixel structure and method for manufacturing the same and display panel | |
| US20200251678A1 (en) | Organic electroluminescent display panel, manufacturing method thereof and display device | |
| US20220328579A1 (en) | Display substrate and display device | |
| CN109300944B (zh) | 显示面板及其制造方法、显示装置 | |
| US20230200151A1 (en) | Display substrate and manufacturing method therefor, and display device | |
| US11329115B2 (en) | Display substrate, manufacturing method thereof, and display apparatus | |
| US7834960B2 (en) | Thin film transistor array substrate structures | |
| CN111129105B (zh) | 一种阵列基板、其制作方法、显示面板及显示装置 | |
| CN113658988A (zh) | 显示面板及其制作方法、显示装置 | |
| CN105058771A (zh) | 制造液晶显示器件的方法 | |
| US11264439B2 (en) | Organic light-emitting diode array substrate and method of manufacturing the same | |
| US20230189623A1 (en) | Display panel and method of manufacturing same, and display device | |
| KR102044137B1 (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| CN110622317A (zh) | 显示基板、制造显示基板的方法和显示设备 | |
| US20220077255A1 (en) | Array substrate, manufacture method thereof, display panel and display device | |
| US20220399433A1 (en) | Display Substrate and Display Apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |