CN111128970B

CN111128970B - 一种电容结构及其制作方法

Info

Publication number: CN111128970B
Application number: CN201911326997.9A
Authority: CN
Inventors: 王勇; 魏鸿基; 郑坤; 林鑫; 于明朗; 张琛仓
Original assignee: Huawei Technologies Co Ltd; Xiamen Sanan Integrated Circuit Co Ltd
Current assignee: Huawei Technologies Co Ltd; Xiamen Sanan Integrated Circuit Co Ltd
Priority date: 2019-12-20
Filing date: 2019-12-20
Publication date: 2022-05-10
Anticipated expiration: 2039-12-20
Also published as: CN111128970A

Abstract

本发明公开了一种电容结构及其制作方法，是在半导体基底上依次形成下极板和介电质层后，先形成第一金属层，再形成第一保护层覆盖第一金属层并顶部开窗后，制作绝缘层并对应第一保护层的顶部开窗形成通孔，再形成第二保护层覆盖裸露的绝缘层，然后制作第二金属层，第二金属层通过通孔与第一金属层接触以形成上极板。通过第一金属层、第一保护层和第二保护层的设置改善电容中电荷集中区域的结构，避免三种材料交界，减少应力作用，有效隔离制作过程中和使用过程中的水汽等污染，提高可靠度以及器件使用寿命。

Description

一种电容结构及其制作方法

技术领域

本发明涉及电容结构，特别是涉及一种高可靠性的半导体器件电容结构及其制作方法。

背景技术

随着设备技术的发展，半导体的工艺能力越来越高，对于三极管等主动元器件的可靠度的控制能力越来越强。随之而来的被动元器件的短板就显现出来。芯片对于电容的可靠度尤其在高温高湿方面要求也越来越高。

参考图1，现有的半导体器件的电容结构，通常是在已完成部分器件制程的晶片上依次形成作为电容下极板的下金属层M1、介质层V1和作为电容上极板的上金属层M2，并在其周边涂覆绝缘层P1以弥补高度差，这将会在介质层V1、上金属层M2和绝缘层P1之间形成无机化合物、金属和有机物三者的交界区域(如图中圆圈处)。由于此处为电容结构的电荷集中区域，因不同材料之间结合的相互作用在此处应力最大，在芯片老化测试过程中容易烧毁而导致器件可靠性失效。此外，在芯片制作和后续使用过程中，金属和有机物绝缘材料在高温高湿环境下很容易受到侵蚀而导致可靠性失效。因此，设计一种高可靠性的电容结构对于器件的性能提升具有重要的意义。

发明内容

本发明的目的在于克服现有技术之不足，提供一种高可靠性的半导体器件电容结构及其制作方法。

本发明解决其技术问题所采用的技术方案是：

一种电容结构，包括半导体基底和依次设于半导体基底之上的下极板金属层、电容介电质层和上极板金属层，还包括第一保护层、绝缘层和第二保护层；所述上极板金属层包括第一金属层和第二金属层；所述第一金属层设于所述电容介电质层上，所述第一保护层覆盖所述第一金属层并于所述第一金属层的顶部开设有第一通孔，所述绝缘层涂覆于所述下极板金属层、电容介电质层、第一金属层和第一保护层形成的结构上并对应所述第一通孔开设有第二通孔，所述第二保护层覆盖所述绝缘层表面和所述第二通孔的内壁，所述第二金属层设于所述第二通孔内并通过所述第一通孔与所述第一金属层接触。

优选的，所述第一保护层与所述电容介电质层或电容介电质层的表层由相同的绝缘材料形成，例如SiN、SiO₂等。

优选的，所述第二保护层的材料是氮化硅，厚度为40～500nm。

优选的，所述电容结构还包括第三保护层，所述第三保护层覆盖所述第二金属层表面。

上述电容结构的制作方法包括以下步骤：

1)于半导体基底的预设区域上形成下极板金属层；

2)沉积电容介电质层；

3)于下极板金属层上方形成第一金属层；

4)沉积第一保护层，并于第一金属层顶部开设第一通孔；

5)涂覆绝缘材料形成绝缘层，并对应所述第一通孔开设第二通孔；

6)沉积第二保护层，并将所述第一通孔之内的第二保护层去除；

7)于所述第二通孔中形成第二金属层，所述第二金属层通过所述第一通孔与所述第一金属层相接触，所述第二金属层和所述第一金属层构成上极板金属层。

优选的，步骤4)中，是通过涂布光阻，进行曝光和显影形成预设蚀刻窗口，干法蚀刻去除所述预设蚀刻窗口内的第一保护层形成所述第一通孔。

优选的，步骤5)中，形成所述第二通孔时，将所述绝缘层去除至所述第一保护层顶部的最外侧。

优选的，步骤5)中，所述第二通孔是上宽下窄的结构，且相对于垂直方向倾斜角度为45～80度。

优选的，步骤6)中，是通过涂布光阻，进行曝光和显影形成预设蚀刻窗口，所述蚀刻窗口小于或等于所述第一通孔，通过干法蚀刻去除所述预设蚀刻窗口之内的第二保护层。

优选的，还包括于步骤7)形成的结构表面沉积第三保护层的步骤。

本发明的有益效果是：

1.通过第一金属层、第一保护层和第二金属层的设置改善电容中电荷集中区域的结构，减少应力作用，提高可靠度以及器件使用寿命；

2.通过第一保护层和第二保护层的设置使得整个电容结构中均无三种材料的交界区域，减少应力作用，避免材料间结合不良的问题，进一步提高可靠度以及器件使用寿命；

3.在芯片生产流程和后续封装过程中，通过第二保护层可以有效的减少卤族元素和水汽对有机物绝缘材料的侵袭，增强电路和电容对于封装制程的适应性。在实际运用场景中，可以完美的提升电路和电容对于高温高湿的适应性。

附图说明

图1为背景技术中现有的电容结构示意图；

图2为本发明实施例的工艺流程图，图中所示依次为各步骤得到的结构示意图；

图3为本发明实施例的电容结构示意图。

具体实施方式

以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。此外，图中所示的元件及结构的个数，均仅为示例，并不以此对数目进行限制，实际可依照设计需求进行调整。

实施例，参考图2，本发明的电容结构通过以下方法制作：

1)提供已通过常规手段进行隔离处理的半导体基底1，在本发明优选实施例中，半导体基底可以为Si等，也可以为化合物半导体基底，化合物半导体基底可以为SiC、GaAs、InP等。隔离处理是将半导体特性转变成绝缘特性，防止在半导体基底上形成的电容漏电；隔离处理方式例如，通过离子注入的方式、或在半导体基底上形成绝缘层。以下以经过隔离处理的GaAs基底为例，于GaAs基底1上涂布光阻，并进行曝光和显影形成第一预设图形。用蒸镀或者溅镀的方式沉积金属，用N-甲基吡咯烷酮等化学药液将光阻剥离后留下所需图形形成下极板金属层2。所述下极板金属层2可以是例如Ti/Pt/Au/Ti叠层，总厚度100～1000nm，其中Ti层厚度范围为3～50nm，Pt层厚度范围为20～50nm。

2)用PECVD的方式沉积一层SiN作为电容介电质层3，厚度根据电容值的需求进行设置，例如50～200nm。此外，介电质层也可以是SiN/SiO₂/SiN等叠层复合膜。

3)涂布光阻，并进行曝光和显影形成第二预设图形，用蒸镀或者溅镀的方式沉积金属，用N-甲基吡咯烷酮等化学药液将光阻剥离后于下极板金属层2上方留下所需图形形成第一金属层41。第一金属层41优选位于下极板金属层2中间，且宽度小于下极板金属层2。第一金属层41可以是例如Ti/Pt/Au/Ti叠层，总厚度100～2000nm，更优选为500～1000nm，其中Ti层厚度范围为3～50nm，Pt层厚度范围为20～50nm。

4)用PECVD的方式沉积一层氮化硅作为第一保护层5，厚度50～600nm，更优选为100nm到500nm。

5)涂布光阻，并进行曝光和显影形成位于第一金属层41顶部的预设蚀刻窗口，进行干法蚀刻去除预设蚀刻窗口之内的第一保护层材料，于第一金属层41顶部开设第一通孔5a，用N-甲基吡咯烷酮等化学药液将光阻剥离。

6)在步骤4)形成的结构表面涂布厚度为1300～2000nm的聚酰亚胺(PI)作为绝缘层6，烘烤后聚酰亚胺硬化；

7)用光阻经过涂布、曝光和显影后定义出第二通孔6a的位置，用ICP或者RIE对聚酰亚胺干法刻蚀至第一保护层5顶部的最外侧，从而形成对应第一通孔5a上方的第二通孔6a，然后用N-甲基吡咯烷酮等化学药液将光阻剥离；第二通孔6a是上宽下窄的截面为梯形的结构，且侧壁相对于垂直方向倾斜角度为45～80度。第二通孔6a和第一通孔5a贯通，底部露出第一金属层41的表面。

8)用PECVD沉积上一层氮化硅作为第二保护层7，第二保护层7厚度为40～500nm，更优选为200nm到300nm；涂布光阻，进行曝光和显影形成预设蚀刻窗口，该蚀刻窗口位于第一通孔5a之内且不大于第一通孔5a，干法蚀刻去除所述蚀刻窗口之内的氮化硅以使第一通孔5a底部的第一金属层41裸露；留下的第二保护层7覆盖绝缘层6全部表面，包括了第二通孔6a的内壁，并覆盖裸露的第一保护层5表面，从而形成一个封闭的结构，将绝缘层6完全与外界环境隔离开来，在后续生产制程中，避免了卤族元素和水汽对聚酰亚胺侵袭，提高了绝缘层6对高温高湿环境的适应性。

9)用光阻经过涂布、曝光和显影后，将第二金属层42线条位置定义出来，用蒸镀或者溅镀的方式沉积金属，用N-甲基吡咯烷酮等化学药液将光阻剥离，留下所需金属图形形成第二金属层42。第二金属层42位于第二通孔6a内并与第一金属层41接触，且第二金属层42高于绝缘层6表面。第二金属层42和第一金属层41构成上极板金属层4。第二金属层42可以是例如Ti/Pt/Au/Ti叠层，总厚度1000～5000nm，其中Ti层厚度范围为3～50nm，Pt层厚度范围为20～50nm。

10)用PECVD沉积上一层200nm到1000nm的氮化硅作为第三保护层8。

参考图3，通过上述方法得到的电容结构包括半导体基底1、下极板金属层2、电容介电质层3、上极板金属层4、第一保护层5、绝缘层6、第二保护层7和第三保护层8。其中下极板金属层2、电容介电质层3和上极板金属层4依次设于半导体基底1之上，上极板金属层4包括第一金属层41和第二金属层42，第一金属层41设于所述电容介电质层3上，所述第一保护层5覆盖所述第一金属层41并于所述第一金属层41的顶部开设有第一通孔5a，所述绝缘层6涂覆于所述下极板金属层4、电容介电质层3、第一金属层41和第一保护层5形成的结构上并对应所述第一通孔5a开设有第二通孔6a，所述第二保护层7覆盖所述绝缘层6表面和所述第二通孔6a的内壁，所述第二金属层42设于所述第二通孔6a内并通过所述第一通孔5a与所述第一金属层41接触。第三保护层8覆盖第二金属层42表面。

其中，第一保护层5将第一金属层41和绝缘层6隔离开来，更具体，电容介电质层3覆盖下极板金属层2表面，第一金属层41宽度小于下极板金属层2，第一保护层5还覆盖第一金属层41两侧的电容介电质层3表面，将电容介电质层3和绝缘层6隔离开来，从而避免了电容结构中电荷集中区域(上极板金属层和电容介电质相接位置的边界)多种材料交界产生的应力集中现象，减少了应力，避免老化烧毁；第二保护层7将第二金属层42和绝缘层6隔离开来，同样避免了多种材料交界产生的应力集中以及连接不良等问题，有效隔离制作过程中和使用过程中的水汽等污染。通过上述整体结构的设置，提高了器件的可靠性以及使用寿命。

上述实施例仅用来进一步说明本发明的一种电容结构及其制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。

Claims

1.一种电容结构，包括半导体基底和依次设于半导体基底之上的下极板金属层、电容介电质层和上极板金属层，其特征在于：

所述电容结构还包括第一保护层、绝缘层、第二保护层和第三保护层；

所述上极板金属层包括第一金属层和第二金属层；所述第一金属层设于所述电容介电质层上，所述第一保护层覆盖所述第一金属层并于所述第一金属层的顶部开设有第一通孔，所述绝缘层涂覆于所述下极板金属层、电容介电质层、第一金属层和第一保护层形成的结构上并对应所述第一通孔开设有第二通孔，形成所述第二通孔时，将所述绝缘层去除至所述第一保护层顶部的最外侧，所述第二保护层覆盖所述绝缘层表面和所述第二通孔的内壁，并覆盖裸露的第一保护层表面；所述第二金属层设于所述第二通孔内并通过所述第一通孔与所述第一金属层接触；所述第三保护层覆盖所述第二金属层表面；

所述第一保护层、第二保护层和第三保护层是SiN，所述第一保护层的厚度为50～600nm，所述第二保护层的厚度为200～300nm，所述第三保护层的厚度为200～1000nm；所述绝缘层是厚度为1300～2000nm的聚酰亚胺。

2.一种权利要求1所述电容结构的制作方法，其特征在于包括以下步骤：

1)于半导体基底的预设区域上形成下极板金属层；

2)沉积电容介电质层；

3)于下极板金属层上方形成第一金属层；

4)沉积第一保护层，并于第一金属层顶部开设第一通孔；

5)涂覆绝缘材料形成绝缘层，并对应所述第一通孔开设第二通孔，将所述绝缘层去除至所述第一保护层顶部的最外侧；

7)于所述第二通孔中形成第二金属层，所述第二金属层通过所述第一通孔与所述第一金属层相接触，所述第二金属层和所述第一金属层构成上极板金属层；

8)于步骤7)形成的结构表面沉积第三保护层。

3.根据权利要求2所述的制作方法，其特征在于：步骤4)中，是通过涂布光阻，进行曝光和显影形成预设蚀刻窗口，干法蚀刻去除所述预设蚀刻窗口内的第一保护层形成所述第一通孔。

4.根据权利要求2所述的制作方法，其特征在于：步骤5)中，所述第二通孔是上宽下窄的结构，且相对于垂直方向倾斜角度为45～80度。

5.根据权利要求2所述的制作方法，其特征在于：步骤6)中，是通过涂布光阻，进行曝光和显影形成预设蚀刻窗口，所述蚀刻窗口小于或等于所述第一通孔，通过干法蚀刻去除所述预设蚀刻窗口之内的第二保护层。