CN111125975A - 一种fpga时分复用多路数据传输的方法、存储介质及终端 - Google Patents
一种fpga时分复用多路数据传输的方法、存储介质及终端 Download PDFInfo
- Publication number
- CN111125975A CN111125975A CN201911247066.XA CN201911247066A CN111125975A CN 111125975 A CN111125975 A CN 111125975A CN 201911247066 A CN201911247066 A CN 201911247066A CN 111125975 A CN111125975 A CN 111125975A
- Authority
- CN
- China
- Prior art keywords
- fpga
- computer
- gate circuit
- user
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000005540 biological transmission Effects 0.000 title claims abstract description 30
- 238000013461 design Methods 0.000 claims abstract description 39
- 238000012545 processing Methods 0.000 claims abstract description 13
- 238000012795 verification Methods 0.000 claims abstract description 8
- 238000004590 computer program Methods 0.000 claims description 10
- 230000006835 compression Effects 0.000 claims description 6
- 238000007906 compression Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000011161 development Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种FPGA时分复用多路数据传输的方法、存储介质及终端，所述方法包括如下步骤：通过计算机对用户的芯片设计RTL进行分割处理，选择FPGA验证平台并根据处理结果产生不同的格式的门电路网表库文件，并输出统一的EDIF格式的网表库文件；用户设置TDM传输的模式及参数之后，计算机根据TDM模式及参数，自动匹配FPGA厂家的底层的高速传输IP；计算机为用户的每个FPGA生成新的设计顶层和数据收发模块；根据FPGA类型转换为专用门电路网表库文件和相关配置约束信息；经过EDA专用的布线工具处理，计算机根据所述专用门电路网表库文件和相关配置约束信息生成可配置于FPGA的比特流文件进行数据传输，能有效解决背景技术中的问题。
Description
技术领域
本发明涉及数据传输技术领域，具体为一种FPGA时分复用多路数据传输的方法、存储介质及终端。
背景技术
当前,IC芯片产业飞速发展，需要进行FPGA原型验证的逻辑设计越来越庞大，一颗业界较大规模的FPGA已经难以容纳下所有的芯片的逻辑功能。用户需要设法将大的设计切割为若干个小的设计，配置到多个FPGA中，即通过手动编写串并转换模块或利用厂家提供的IP模块，加入到每个FPGA设计中，进行大量数据的传输。
但是这样经常会遇到的一个问题就是由于设计的复杂，逻辑模块之间产生了大量的互联关系。分割后用户需要利用FPGA上面有限的外部连接管脚来传输更多的数据信号，同时保证运行时整个设计的逻辑功能正确无误，性能达标。通常这个过程需要考虑到很多的因素和处理工作，需要人工操作，操作繁琐且容易出错，非常耗费精力和时间，无法满足技术要求。
发明内容
为了克服现有技术方案的不足，本发明提供一种FPGA时分复用多路数据传输的方法、存储介质及终端，方便开发、设计基于多块FPGA的大容量、复杂程度高的芯片，加快SOC产品的开发流程，能有效的解决背景技术提出的问题。
本发明解决其技术问题所采用的技术方案是：
一种FPGA时分复用多路数据传输的方法，包括如下步骤：
通过计算机对用户的芯片设计RTL进行分割处理，选择FPGA验证平台并根据处理结果产生不同的格式的门电路网表库文件，并输出统一的EDIF格式的网表库文件；
用户设置TDM传输的模式及参数之后，计算机根据TDM模式及参数，自动匹配FPGA厂家的底层的高速传输IP；
计算机为用户的每个FPGA生成新的设计顶层和数据收发模块；
根据FPGA类型将生成的新的所述设计顶层和所述数据收发模块转换为专用门电路网表库文件和相关配置约束信息；
经过EDA专用的布线工具处理，计算机根据所述专用门电路网表库文件和相关配置约束信息生成可配置于FPGA的比特流文件进行数据传输。
进一步地，所述门电路网表库文件的生成过程为：计算机基于单个FPGA的设计文件，选择FPGA验证平台，并经过EDA专用综合工具处理后，生成不同格式的门电路网表库文件。
进一步地，所述统一的EDIF格式的网表库文件是计算机通过对不同种类的门电路网表库文件进行基于模块层次及连线格式的处理、转换后输出的。
进一步地，用户设置TDM传输的模式和参数的过程包括直接输入过程和远程输入过程，所述直接输入是通过计算机键盘直接输入，所述远程输入过程是通过蓝牙或者无线网连接输入。
进一步地，所述计算机为用户的每个FPGA生成新的设计顶层和数据收发模块的过程为：
计算机根据多个FPGA之间的互联信息，计算出最优的信号压缩比；
计算机根据计算得到的最优信号压缩比，为每个FPGA生成新的设计顶层和数据收发模块。
本发明提供一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述的方法。
本发明提供一种终端，包括：处理器及存储器；所述存储器用于存储计算机程序；所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行上述的方法。
与现有技术相比，本发明的有益效果是：
本发明支持业界常用的芯片设计RTL编写方式(RTL，IP黑盒，外部网表等),将设计逻辑编译成统一的数据格式的网表，分析用户设计的外部信号的IO信息,根据用户设定的数据信号传输比例，自动封装厂家提供的底层高速数据传输IP，在多个FPGA之间快速的传输大量的设计信号，同时保证用户的设计逻辑运行正确，运行性能达到最优化，用户利用本方法可以快速，方便地开发，设计基于多块FPGA的大容量，复杂程度高的芯片设计，加快SOC产品的开发流程。
附图说明
图1为本发明的整体结构示意图；
图2为本发明的导流座截面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1和图2所示，本发明提供了一种FPGA时分复用多路数据传输的方法，包括如下步骤：
通过计算机对用户的芯片设计RTL进行分割处理，选择FPGA验证平台并根据处理结果产生不同的格式的门电路网表库文件，并输出统一的EDIF格式的网表库文件；
其中，门电路网表库文件的生成过程为：计算机基于单个FPGA的设计文件，选择FPGA验证平台，并经过EDA专用综合工具处理后，生成不同格式的门电路网表库文件。
用户设置TDM传输的模式及参数之后，计算机根据TDM模式及参数，自动匹配FPGA厂家的底层的高速传输IP；
计算机为用户的每个FPGA生成新的设计顶层和数据收发模块；
根据FPGA类型将生成的新的所述设计顶层和所述数据收发模块转换为专用门电路网表库文件和相关配置约束信息；
经过EDA专用的布线工具处理，计算机根据所述专用门电路网表库文件和相关配置约束信息生成可配置于FPGA的比特流文件进行数据传输。
在本方案通过将设计逻辑编译成统一的数据格式的网表，分析用户设计的外部信号的IO信息,根据用户设定的数据信号传输比例，自动封装厂家提供的底层高速数据传输IP，在多个FPGA之间快速的传输大量的设计信号，同时保证用户的设计逻辑运行正确，运行性能达到最优化，用户利用本方法可以快速，方便地开发，设计基于多块FPGA的大容量，复杂程度高的芯片设计，加快SOC产品的开发流程。
所述统一的EDIF格式的网表库文件是计算机通过对不同种类的门电路网表库文件进行基于模块层次及连线格式的处理、转换后输出的。
优选的是，用户设置TDM传输的模式和参数的过程包括直接输入过程和远程输入过程，所述直接输入是通过计算机键盘直接输入，所述远程输入过程是通过蓝牙或者无线网连接输入，通过提供两种输入方式，方便用户进行操作。
作为一种优选的技术方案，所述计算机为用户的每个FPGA生成新的设计顶层和数据收发模块的过程为：
计算机根据多个FPGA之间的互联信息，计算出最优的信号压缩比；
计算机根据计算得到的最优信号压缩比，为每个FPGA生成新的设计顶层和数据收发模块。
图2为本发明的方法实际使用时的时分复用时序图。
本发明的存储介质上存储有计算机程序，该程序被处理器执行时实现上述的方法。所述存储介质包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
本发明的终端，包括处理器及存储器。
所述存储器用于存储计算机程序。优选地，所述存储器包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
所述处理器与所述存储器相连，用于执行所述存储器存储的计算机程序，以使所述终端执行上述的方法。
优选地，所述处理器可以是通用处理器，包括中央处理器(Central ProcessingUnit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processor，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (7)
1.一种FPGA时分复用多路数据传输的方法，其特征在于，包括如下步骤：
通过计算机对用户的芯片设计寄存器层次转换RTL进行分割处理，选择FPGA验证平台并根据处理结果产生不同的格式的门电路网表库文件，并输出统一的EDIF格式的网表库文件；
用户设置时分复用TDM传输的模式及参数之后，计算机根据时分复用TDM模式及参数，自动匹配FPGA厂家的底层的高速传输的功能模块包IP；
计算机为用户的每个FPGA生成新的设计顶层和数据收发模块；
根据FPGA类型将生成的新的所述设计顶层和所述数据收发模块转换为专用门电路网表库文件和相关配置约束信息；
经过EDA专用的布线工具处理，计算机根据所述专用门电路网表库文件和相关配置约束信息生成可配置于FPGA的比特流文件进行数据传输。
2.根据权利要求1所述的一种FPGA时分复用多路数据传输的方法，其特征在于：所述门电路网表库文件的生成过程为：计算机基于单个FPGA的设计文件，选择FPGA验证平台，并经过EDA专用综合工具处理后，生成不同格式的门电路网表库文件。
3.根据权利要求2所述的一种FPGA时分复用多路数据传输的方法，其特征在于：所述统一的EDIF格式的网表库文件是计算机通过对不同种类的门电路网表库文件进行基于模块层次及连线格式的处理、转换后输出的。
4.根据权利要求1所述的一种FPGA时分复用多路数据传输的方法，其特征在于：用户设置TDM传输的模式和参数的过程包括直接输入过程和远程输入过程，所述直接输入是通过计算机键盘直接输入，所述远程输入过程是通过蓝牙或者无线网连接输入。
5.根据权利要求1所述的一种FPGA时分复用多路数据传输的方法，其特征在于：所述计算机为用户的每个FPGA生成新的设计顶层和数据收发模块的过程为：
计算机根据多个FPGA之间的互联信息，计算出最优的信号压缩比；
计算机根据计算得到的最优信号压缩比，为每个FPGA生成新的设计顶层和数据收发模块。
6.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的方法。
7.一种终端，其特征在于，包括：处理器及存储器；
所述存储器用于存储计算机程序；
所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行权利要求1至5中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911247066.XA CN111125975A (zh) | 2019-12-09 | 2019-12-09 | 一种fpga时分复用多路数据传输的方法、存储介质及终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911247066.XA CN111125975A (zh) | 2019-12-09 | 2019-12-09 | 一种fpga时分复用多路数据传输的方法、存储介质及终端 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111125975A true CN111125975A (zh) | 2020-05-08 |
Family
ID=70497770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911247066.XA Pending CN111125975A (zh) | 2019-12-09 | 2019-12-09 | 一种fpga时分复用多路数据传输的方法、存储介质及终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111125975A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111651951A (zh) * | 2020-06-04 | 2020-09-11 | 思尔芯(上海)信息科技有限公司 | 一种fpga端口扩展的方法 |
| CN112329368A (zh) * | 2020-10-30 | 2021-02-05 | 盛科网络（苏州）有限公司 | 自动调整分割方案的方法、设备和存储介质 |
| CN112329367A (zh) * | 2020-12-02 | 2021-02-05 | 国微集团(深圳)有限公司 | 一种基于图卷积神经网络的逻辑设计切割方法及系统 |
| CN112486248A (zh) * | 2020-11-20 | 2021-03-12 | 芯原微电子(上海)股份有限公司 | 基于多fpga互联的收发信号恢复方法、系统以及终端 |
| CN112732636A (zh) * | 2021-01-11 | 2021-04-30 | 上海金卓科技有限公司 | 基于多fpga的芯片原型验证系统的配置方法、装置和设备 |
| CN113504463A (zh) * | 2021-07-02 | 2021-10-15 | 芯启源(上海)半导体科技有限公司 | 一种fpga原型验证中探针信号复用方法 |
| CN117521573A (zh) * | 2023-11-23 | 2024-02-06 | 苏州异格技术有限公司 | 一种fpga芯片的eda前端工具集成设计方法及装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761484A (en) * | 1994-04-01 | 1998-06-02 | Massachusetts Institute Of Technology | Virtual interconnections for reconfigurable logic systems |
| US20020152060A1 (en) * | 1998-08-31 | 2002-10-17 | Tseng Ping-Sheng | Inter-chip communication system |
| WO2003017099A1 (en) * | 2001-08-14 | 2003-02-27 | Axis Systems, Inc. | Vcd-on-demand system and method |
| US7701252B1 (en) * | 2007-11-06 | 2010-04-20 | Altera Corporation | Stacked die network-on-chip for FPGA |
| US8225259B1 (en) * | 2004-09-15 | 2012-07-17 | Altera Corporation | Apparatus and methods for time-multiplex field-programmable gate arrays with multiple clocks |
| CN106487395A (zh) * | 2016-10-18 | 2017-03-08 | 哈尔滨工业大学 | 基于fpga的多模式解调系统 |
-
2019
- 2019-12-09 CN CN201911247066.XA patent/CN111125975A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761484A (en) * | 1994-04-01 | 1998-06-02 | Massachusetts Institute Of Technology | Virtual interconnections for reconfigurable logic systems |
| US20020152060A1 (en) * | 1998-08-31 | 2002-10-17 | Tseng Ping-Sheng | Inter-chip communication system |
| WO2003017099A1 (en) * | 2001-08-14 | 2003-02-27 | Axis Systems, Inc. | Vcd-on-demand system and method |
| US8225259B1 (en) * | 2004-09-15 | 2012-07-17 | Altera Corporation | Apparatus and methods for time-multiplex field-programmable gate arrays with multiple clocks |
| US7701252B1 (en) * | 2007-11-06 | 2010-04-20 | Altera Corporation | Stacked die network-on-chip for FPGA |
| CN106487395A (zh) * | 2016-10-18 | 2017-03-08 | 哈尔滨工业大学 | 基于fpga的多模式解调系统 |
Non-Patent Citations (3)
| Title |
|---|
| 冯伟 等: "动态局部可重构的FFT算法研究与优化", 计算机测量与控制, pages 779 - 784 * |
| 张倩莉 等: "结合用户约束文件的高效多FPGA系统分割方法", 哈尔滨工业大学学报, pages 144 - 148 * |
| 程耀林: "FPGA的系统设计方法解析", 现代电子技术, pages 90 - 93 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111651951A (zh) * | 2020-06-04 | 2020-09-11 | 思尔芯(上海)信息科技有限公司 | 一种fpga端口扩展的方法 |
| CN112329368A (zh) * | 2020-10-30 | 2021-02-05 | 盛科网络（苏州）有限公司 | 自动调整分割方案的方法、设备和存储介质 |
| CN112329368B (zh) * | 2020-10-30 | 2024-04-12 | 苏州盛科通信股份有限公司 | 自动调整分割方案的方法、设备和存储介质 |
| CN112486248A (zh) * | 2020-11-20 | 2021-03-12 | 芯原微电子(上海)股份有限公司 | 基于多fpga互联的收发信号恢复方法、系统以及终端 |
| CN112329367A (zh) * | 2020-12-02 | 2021-02-05 | 国微集团(深圳)有限公司 | 一种基于图卷积神经网络的逻辑设计切割方法及系统 |
| CN112732636A (zh) * | 2021-01-11 | 2021-04-30 | 上海金卓科技有限公司 | 基于多fpga的芯片原型验证系统的配置方法、装置和设备 |
| CN112732636B (zh) * | 2021-01-11 | 2023-05-30 | 北京东土军悦科技有限公司 | 基于多fpga的芯片原型验证系统的配置方法、装置和设备 |
| CN113504463A (zh) * | 2021-07-02 | 2021-10-15 | 芯启源(上海)半导体科技有限公司 | 一种fpga原型验证中探针信号复用方法 |
| CN117521573A (zh) * | 2023-11-23 | 2024-02-06 | 苏州异格技术有限公司 | 一种fpga芯片的eda前端工具集成设计方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111125975A (zh) | 一种fpga时分复用多路数据传输的方法、存储介质及终端 | |
| CN111027266A (zh) | 一种多个fpga的设计分割的方法、系统、存储介质及终端 | |
| US8839171B1 (en) | Method of global design closure at top level and driving of downstream implementation flow | |
| US7788625B1 (en) | Method and apparatus for precharacterizing systems for use in system level design of integrated circuits | |
| US7216328B2 (en) | Method and system for integrating cores in FPGA-based system-on-chip (SoC) | |
| CN107784136B (zh) | 一种标准单元库的创建方法及系统 | |
| CN110457849B (zh) | 一种可配置的数字集成电路设计方法 | |
| CN102799698A (zh) | 一种用于专用集成电路的时钟树规划的方法和系统 | |
| US10586003B1 (en) | Circuit design using high level synthesis and linked hardware description language libraries | |
| US8701059B2 (en) | Method and system for repartitioning a hierarchical circuit design | |
| CN101539958A (zh) | 一种标准单元库和集成电路的设计方法和装置 | |
| US8037448B2 (en) | Language and templates for use in the design of semiconductor products | |
| US20060064296A1 (en) | Method and system of design verification | |
| US20070044058A1 (en) | Enabling efficient design reuse in platform ASICs | |
| Moreira et al. | Design of NCL gates with the ASCEnD flow | |
| CN113343629B (zh) | 集成电路验证方法、代码生成方法、系统、设备和介质 | |
| US20240135078A1 (en) | Circuit Synthesis Optimization for Implements on Integrated Circuit | |
| EP2541448B1 (en) | Method and system for partial reconfiguration simulation | |
| Krupnova | Mapping multi-million gate SoCs on FPGAs: industrial methodology and experience | |
| CN116776793B (zh) | 静态时序分析和前仿真相结合的多周期路径约束验证方法 | |
| US8065128B1 (en) | Methods and apparatus for automated testbench generation | |
| US8689153B1 (en) | M and A for importing hardware description language into a system level design environment | |
| CN109885850B (zh) | 一种局部寄存器的生成方法及生成系统 | |
| JP4918907B2 (ja) | テストデータ生成プログラム、テストデータ生成装置及びテストデータ生成方法 | |
| JP2004133525A (ja) | Ｌｓｉ設計検証装置およびｌｓｉ設計検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant after: Shanghai Guowei silcore Technology Co.,Ltd. Address before: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant before: S2C, Inc. Address after: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant after: Shanghai Sierxin Technology Co.,Ltd. Address before: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120 Applicant before: Shanghai Guowei silcore Technology Co.,Ltd. |