CN111124972A - 基于相同i2c地址的芯片扩展方法、系统及存储介质 - Google Patents

基于相同i2c地址的芯片扩展方法、系统及存储介质 Download PDF

Info

Publication number
CN111124972A
CN111124972A CN201911211525.9A CN201911211525A CN111124972A CN 111124972 A CN111124972 A CN 111124972A CN 201911211525 A CN201911211525 A CN 201911211525A CN 111124972 A CN111124972 A CN 111124972A
Authority
CN
China
Prior art keywords
iic
control cpu
cpld
address
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911211525.9A
Other languages
English (en)
Inventor
戴瑜
吴闽华
孟庆晓
秦金昆
梁栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN201911211525.9A priority Critical patent/CN111124972A/zh
Publication of CN111124972A publication Critical patent/CN111124972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了基于相同I2C地址的芯片扩展方法、系统及存储介质，所述方法包括：主控CPU与CPLD建立连接，所述CPLD为每一组与所述CPLD相连的IIC从设备各引出一组IIC接口；在进行IIC通信之前，所述主控CPU访问所述CPLD的寄存器，并设置将要通信的所述IIC从设备的编号；所述CPLD接收到要通信设备的请求后，将所述主控CPU的IIC接口与其编号对应的IIC从设备的IIC接口在逻辑上进行连接。本发明通过CPLD对相同I2C地址芯片扩展，可以在主控CPU的IIC总线上任意挂同类型的IIC设备，使得主控CPU的访问控制变得简单，增强了驱动能力，提高了整个系统的稳定性和安全性。

Description

基于相同I2C地址的芯片扩展方法、系统及存储介质
技术领域
本发明涉及计算机应用技术领域，尤其涉及一种基于相同I2C地址的芯片扩展方法、系统及存储介质。
背景技术
常用IIC(Inter-Integrated Circuit，集成电路总线，一种串行通信总线)接口通用器件的器件地址是由种类型号和寻址码组成的，共7位。高4位一般称之为器件类型，是由半导体公司生产时就已决定的，简单来说这高4位是固定不变的；用户可自定义地址码只有后3位，也称之为寻址码；正因为如此，同一IIC总线上同一型号的IIC芯片只能最多挂8片；甚至还有设备地址都是固定的器件。
如果在某些特殊的情况下，需要访问不低于8个同类型的IIC芯片，一般都会通过使用多组IIC总线进行扩展，以该方式扩展的话，每需要多扩展8个同类型的IIC设备，都需要在主控CPU上增加一组IIC总线，对于资源紧张的主控CPU来说，往往不是最好的解决方案，另外IIC总线递增的同时，应用层访问这些IIC设备也会因此变得复杂，不利于后期维护。
因此，现有技术还有待于改进和发展。
发明内容
本发明的主要目的在于提供一种基于相同I2C地址的芯片扩展方法、系统及存储介质，旨在解决现有技术的上述缺陷。
为实现上述目的，本发明提供一种基于相同I2C地址的芯片扩展方法，所述基于相同I2C地址的芯片扩展方法包括如下步骤：
主控CPU与CPLD建立连接，所述CPLD为每一组与所述CPLD相连的IIC从设备各引出一组IIC接口；
在进行IIC通信之前，所述主控CPU访问所述CPLD的寄存器，并设置将要通信的所述IIC从设备的编号；
所述CPLD接收到要通信设备的请求后，将所述主控CPU的IIC接口与其编号对应的IIC从设备的IIC接口在逻辑上进行连接。
可选地，所述的基于相同I2C地址的芯片扩展方法，其中，所述主控CPU与CPLD建立连接，具体为：
所述主控CPU通过Local Bus总线和所述IIC接口连接至所述CPLD。
可选地，所述的基于相同I2C地址的芯片扩展方法，其中，所述基于相同I2C地址的芯片扩展方法还包括：
所述主控CPU无访问所述IIC从设备时，与所述CPLD相连的每一组所述IIC从设备的IIC总线均存于空闲状态，且两根信号线都处于高电平。
可选地，所述的基于相同I2C地址的芯片扩展方法，其中，所述设置将要通信的所述IIC从设备的编号，具体为：
所述主控CPU通过Local Bus总线向所述CPLD指定要通信的所述IIC从设备的编号，所述CPLD将所述IIC从设备的链路与所述主控CPU的IIC总线在逻辑上相连。
可选地，所述的基于相同I2C地址的芯片扩展方法，其中，所述基于相同I2C地址的芯片扩展方法还包括：
所述主控CPU发出IIC时序的起始信号，所述IIC从设备接收到起始信号后开始通信；
当完成通信后，所述主控CPU发出IIC时序的终止信号，所述IIC从设备将结束当前通信，等待下一次的起始信号。
可选地，所述的基于相同I2C地址的芯片扩展方法，其中，所述基于相同I2C地址的芯片扩展方法还包括：
所述主控CPU与所述IIC从设备通过IIC协议进行数据的收发。
可选地，所述的基于相同I2C地址的芯片扩展方法，其中，所述基于相同I2C地址的芯片扩展方法还包括：
当所述主控CPU与当前所述IIC从设备完成通信后，所述主控CPU继续通过LocalBus总线向所述CPLD指定下一个要通信的IIC从设备，直到所有IIC从设备完成通信。
可选地，所述的基于相同I2C地址的芯片扩展方法，其中，所述基于相同I2C地址的芯片扩展方法还包括：
所述主控CPU访问所述IIC从设备时，所述CPLD通过Local Bus总线制定所述IIC从设备的编号；
所述CPLD将指定的所述IIC从设备连接至所述主控CPU，所述主控CPU与所述IIC从设备进行通信。
此外，为实现上述目的，本发明还提供一种基于相同I2C地址的芯片扩展系统，其中，所述基于相同I2C地址的芯片扩展系统包括：主控CPU，与所述主控CPU连接CPLD，以及与所述CPLD连接多个IIC从设备；
所述CPLD用于为每一组与所述CPLD相连的所述IIC从设备各引出一组IIC接口；在进行IIC通信之前，所述主控CPU用于访问所述CPLD的寄存器，并设置将要通信的所述IIC从设备的编号；所述CPLD接收到要通信设备的请求后，将所述主控CPU的IIC接口与其编号对应的IIC从设备的IIC接口在逻辑上进行连接。
此外，为实现上述目的，本发明还提供一种存储介质，其中，所述存储介质存储有基于相同I2C地址的芯片扩展程序，所述基于相同I2C地址的芯片扩展程序被处理器执行时实现如上所述的基于相同I2C地址的芯片扩展方法的步骤。
本发明中，主控CPU与CPLD建立连接，所述CPLD为每一组与所述CPLD相连的IIC从设备各引出一组IIC接口；在进行IIC通信之前，所述主控CPU访问所述CPLD的寄存器，并设置将要通信的所述IIC从设备的编号；所述CPLD接收到要通信设备的请求后，将所述主控CPU的IIC接口与其编号对应的IIC从设备的IIC接口在逻辑上进行连接。本发明通过CPLD对相同I2C地址芯片扩展，可以在主控CPU的IIC总线上任意挂同类型的IIC设备，使得主控CPU的访问控制变得简单，增强了驱动能力，提高了整个系统的稳定性和安全性。
附图说明
图1是本发明基于相同I2C地址的芯片扩展方法的较佳实施例的流程图；
图2为本发明基于相同I2C地址的芯片扩展系统的较佳实施例的运行环境示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明较佳实施例所述的基于相同I2C地址的芯片扩展方法，如图1和图2所示，所述基于相同I2C地址的芯片扩展方法包括以下步骤：
步骤S10、主控CPU与CPLD建立连接，所述CPLD为每一组与所述CPLD相连的IIC从设备各引出一组IIC接口；
步骤S20、在进行IIC通信之前，所述主控CPU访问所述CPLD的寄存器，并设置将要通信的所述IIC从设备的编号；
步骤S30、所述CPLD接收到要通信设备的请求后，将所述主控CPU的IIC接口与其编号对应的IIC从设备的IIC接口在逻辑上进行连接。
具体地，如图2所示，所述主控CPU通过Local Bus总线(Local Bus总线又称为CPU总线，根据高低位地址线序的差异，又可分为Motorola CPU总线和Intel CPU总线，例如CS51单片机就是Intel CPU总线的典型代表，而常用的Power PC就是Motorola CPU总线架构，它是从60X总线衍变过来的，60X总线支持64、32、16、8四种可选位宽模式，由于LocalBus总线是直接从60X总线上通过桥片分出来的，所以它和60X总线是同步同频的，进行数据数据读写时与60X总线共享带宽，不需要内核提供额外的处理)和IIC接口连接至所述CPLD(复杂可编程逻辑器件，CPLD采用CMOS EPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件)，所述CPLD再为每一组IIC设备各引出一组IIC接口；所述主控CPU还是通过IIC协议访问所述CPLD，只是在进行IIC通信之前，先通过Local Bus总线访问所述CPLD的寄存器，设置接下来将要通信的IIC从设备的编号，所述CPLD收到接下来要通信的设备后，直接将所述主控CPU的IIC接口与该编号对应的IIC从设备的IIC接口在逻辑上连接起来，此时相对于所述主控CPU而言，该总线上只有一个IIC从设备与其通信，地址的问题便得以解决了。
其中，所述主控CPU无访问所述IIC从设备时，与所述CPLD相连的每一组所述IIC从设备的IIC总线均存于空闲状态，且两根信号线都处于高电平。
进一步地，所述主控CPU通过Local Bus总线向所述CPLD指定要通信的所述IIC从设备的编号，所述CPLD将所述IIC从设备的链路与所述主控CPU的IIC总线在逻辑上相连。
进一步地，所述主控CPU发出IIC时序的起始信号，所述IIC从设备接收到起始信号后开始通信；当完成通信后，所述主控CPU发出IIC时序的终止信号，所述IIC从设备将结束当前通信，等待下一次的起始信号。
进一步地，所述主控CPU与所述IIC从设备通过IIC协议进行数据的收发。
进一步地，当所述主控CPU与当前所述IIC从设备完成通信后，所述主控CPU继续通过Local Bus总线向所述CPLD指定下一个要通信的IIC从设备，直到所有IIC从设备完成通信。
进一步地，本发明中，所述主控CPU访问所述IIC从设备流程为：所述主控CPU访问所述IIC从设备时，所述CPLD通过Local Bus总线制定所述IIC从设备的编号；所述CPLD将指定的所述IIC从设备连接至所述主控CPU，所述主控CPU与所述IIC从设备进行通信。
假设所述主控CPU需要访问若干个地址相同(0x48)的IIC从设备(1、2、3...n)，将其编号为0x01、0x02、0x03...，将这些设备都接到所述CPLD上，同时所述主控CPU也引出一组IIC总线接到所述CPLD，所述CPLD内的某个8位寄存器0x50，用于设置IIC从设备的编号，所述主控CPU需要从编号为0x02的IIC从设备的寄存器0x03中读取温度值，假设为50℃(0x32)，具体实现步骤如下：
(1)所述主控CPU通过Local Bus总线访问所述CPLD的寄存器0x50，并往寄存器写入值0x02；
(2)所述CPLD的寄存器0x50被设置为0x02的时候，将IIC从设备2的IIC接口与所述主控CPU的接口在逻辑上一一对应相连，如SCL与SCL，SDA与SDA；
(3)所述主控CPU按照IIC协议向发起起始信号，紧接着发出数据0x90(0x48左移1位后再或上写操作位0)，等待IIC从设备给出应答信号；
(4)编号为2的IIC从设备收到数据的前7位为自己的地址时，获取所述主控CPU的写操作信号再给出应答，继续准备接收数据；
(5)所述主控CPU再发出一个字节0x03，表示要读取该寄存器地址中的值，继续等待应答；
(6)编号为2的IIC从设备收到0x03的值时，得知所述主控CPU希望读取该寄存器中的值，给出应答；
(7)所述主控CPU得到应答后，发出重启信号，紧接着发出数据0x91(0x48左移1位后再或上读操作位1)，表示下一个字节周期需要读取信号了，再等待IIC从设备给出应答信号；
(8)编号为2的IIC从设备收到数据的前7位为自己的地址时，获取所述主控CPU的读操作信号再给出应答后，将温度值0x32发给所述主控CPU，然后等待应答；
(9)所述主控CPU收到0x32的值后，不给应答，并给出终止信号；
(10)编号为2的IIC从设备收到终止信号，该轮IIC通信结束；
(11)所述主控CPU继续通过Local Bus总线访问所述CPLD的寄存器0x50，并往寄存器写入其他需要访问的IIC从设备的编号值。
进一步地，如图2所示，基于上述基于相同I2C地址的芯片扩展方法，本发明还相应提供了一种基于相同I2C地址的芯片扩展系统，其中，所述基于相同I2C地址的芯片扩展系统包括：主控CPU，与所述主控CPU连接CPLD，以及与所述CPLD连接多个IIC从设备；所述CPLD用于为每一组与所述CPLD相连的所述IIC从设备各引出一组IIC接口；在进行IIC通信之前，所述主控CPU用于访问所述CPLD的寄存器，并设置将要通信的所述IIC从设备的编号；所述CPLD接收到要通信设备的请求后，将所述主控CPU的IIC接口与其编号对应的IIC从设备的IIC接口在逻辑上进行连接。
本发明还提供一种存储介质，其中，所述存储介质存储有基于相同I2C地址的芯片扩展程序，所述基于相同I2C地址的芯片扩展程序被处理器执行时实现如上所述的基于相同I2C地址的芯片扩展方法的步骤。
综上所述，本发明提供一种基于相同I2C地址的芯片扩展方法、系统及存储介质，所述方法包括：主控CPU与CPLD建立连接，所述CPLD为每一组与所述CPLD相连的IIC从设备各引出一组IIC接口；在进行IIC通信之前，所述主控CPU访问所述CPLD的寄存器，并设置将要通信的所述IIC从设备的编号；所述CPLD接收到要通信设备的请求后，将所述主控CPU的IIC接口与其编号对应的IIC从设备的IIC接口在逻辑上进行连接。本发明通过CPLD对相同I2C地址芯片扩展，可以在主控CPU的IIC总线上任意挂同类型的IIC设备，使得主控CPU的访问控制变得简单，增强了驱动能力，提高了整个系统的稳定性和安全性。
当然，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关硬件(如处理器，控制器等)来完成，所述的程序可存储于一计算机可读取的存储介质中，所述程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种基于相同I2C地址的芯片扩展方法，其特征在于，所述基于相同I2C地址的芯片扩展方法包括：
主控CPU与CPLD建立连接，所述CPLD为每一组与所述CPLD相连的IIC从设备各引出一组IIC接口；
在进行IIC通信之前，所述主控CPU访问所述CPLD的寄存器，并设置将要通信的所述IIC从设备的编号；
所述CPLD接收到要通信设备的请求后，将所述主控CPU的IIC接口与其编号对应的IIC从设备的IIC接口在逻辑上进行连接。
2.根据权利要求1所述的基于相同I2C地址的芯片扩展方法，其特征在于，所述主控CPU与CPLD建立连接，具体为：
所述主控CPU通过Local Bus总线和所述IIC接口连接至所述CPLD。
3.根据权利要求1所述的基于相同I2C地址的芯片扩展方法，其特征在于，所述基于相同I2C地址的芯片扩展方法还包括：
所述主控CPU无访问所述IIC从设备时，与所述CPLD相连的每一组所述IIC从设备的IIC总线均存于空闲状态，且两根信号线都处于高电平。
4.根据权利要求1所述的基于相同I2C地址的芯片扩展方法，其特征在于，所述设置将要通信的所述IIC从设备的编号，具体为：
所述主控CPU通过Local Bus总线向所述CPLD指定要通信的所述IIC从设备的编号，所述CPLD将所述IIC从设备的链路与所述主控CPU的IIC总线在逻辑上相连。
5.根据权利要求1所述的基于相同I2C地址的芯片扩展方法，其特征在于，所述基于相同I2C地址的芯片扩展方法还包括：
所述主控CPU发出IIC时序的起始信号，所述IIC从设备接收到起始信号后开始通信；
当完成通信后，所述主控CPU发出IIC时序的终止信号，所述IIC从设备将结束当前通信，等待下一次的起始信号。
6.根据权利要求1或5所述的基于相同I2C地址的芯片扩展方法，其特征在于，所述基于相同I2C地址的芯片扩展方法还包括：
所述主控CPU与所述IIC从设备通过IIC协议进行数据的收发。
7.根据权利要求6所述的基于相同I2C地址的芯片扩展方法，其特征在于，所述基于相同I2C地址的芯片扩展方法还包括：
当所述主控CPU与当前所述IIC从设备完成通信后，所述主控CPU继续通过Local Bus总线向所述CPLD指定下一个要通信的IIC从设备，直到所有IIC从设备完成通信。
8.根据权利要求1所述的基于相同I2C地址的芯片扩展方法，其特征在于，所述基于相同I2C地址的芯片扩展方法还包括：
所述主控CPU访问所述IIC从设备时，所述CPLD通过Local Bus总线制定所述IIC从设备的编号；
所述CPLD将指定的所述IIC从设备连接至所述主控CPU，所述主控CPU与所述IIC从设备进行通信。
9.一种基于相同I2C地址的芯片扩展系统，其特征在于，所述基于相同I2C地址的芯片扩展系统包括：主控CPU，与所述主控CPU连接CPLD，以及与所述CPLD连接多个IIC从设备；
所述CPLD用于为每一组与所述CPLD相连的所述IIC从设备各引出一组IIC接口；在进行IIC通信之前，所述主控CPU用于访问所述CPLD的寄存器，并设置将要通信的所述IIC从设备的编号；所述CPLD接收到要通信设备的请求后，将所述主控CPU的IIC接口与其编号对应的IIC从设备的IIC接口在逻辑上进行连接。
10.一种存储介质，其特征在于，所述存储介质存储有基于相同I2C地址的芯片扩展程序，所述基于相同I2C地址的芯片扩展程序被处理器执行时实现如权利要求1-8任一项所述的基于相同I2C地址的芯片扩展方法的步骤。
CN201911211525.9A 2019-12-02 2019-12-02 基于相同i2c地址的芯片扩展方法、系统及存储介质 Pending CN111124972A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911211525.9A CN111124972A (zh) 2019-12-02 2019-12-02 基于相同i2c地址的芯片扩展方法、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911211525.9A CN111124972A (zh) 2019-12-02 2019-12-02 基于相同i2c地址的芯片扩展方法、系统及存储介质

Publications (1)

Publication Number Publication Date
CN111124972A true CN111124972A (zh) 2020-05-08

Family

ID=70497167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911211525.9A Pending CN111124972A (zh) 2019-12-02 2019-12-02 基于相同i2c地址的芯片扩展方法、系统及存储介质

Country Status (1)

Country Link
CN (1) CN111124972A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112463691A (zh) * 2020-12-04 2021-03-09 威创集团股份有限公司 一种基于i2c的线路切换电路和通信系统
CN114302256A (zh) * 2021-12-23 2022-04-08 锐捷网络股份有限公司 一种i2c通信防冲突方法及系统
CN115982086A (zh) * 2023-02-14 2023-04-18 井芯微电子技术(天津)有限公司 一种芯片原型验证板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256544A (zh) * 2008-03-25 2008-09-03 华为技术有限公司 内部集成电路总线的扩展方法、装置及系统
CN101763331A (zh) * 2010-01-18 2010-06-30 中兴通讯股份有限公司 一种实现i2c总线控制的系统及方法
CN102243619A (zh) * 2011-06-23 2011-11-16 天津光电通信技术有限公司 一种基于fpga实现多路i2c总线端口扩展的方法
CN104142905A (zh) * 2014-07-31 2014-11-12 深圳市共进电子股份有限公司 一种扩展集成电路总线iic的方法及设备
CN107423027A (zh) * 2017-07-24 2017-12-01 杭州迪普科技股份有限公司 一种光模块的信息读取方法、装置和系统
CN207264377U (zh) * 2017-08-25 2018-04-20 深南电路股份有限公司 可编程i2c多路选择器和交换机
CN109739794A (zh) * 2018-12-19 2019-05-10 郑州云海信息技术有限公司 一种使用cpld实现i2c总线扩展的系统及方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256544A (zh) * 2008-03-25 2008-09-03 华为技术有限公司 内部集成电路总线的扩展方法、装置及系统
CN101763331A (zh) * 2010-01-18 2010-06-30 中兴通讯股份有限公司 一种实现i2c总线控制的系统及方法
US20120311211A1 (en) * 2010-01-18 2012-12-06 Zte Corporation Method and system for controlling inter-integrated circuit (i2c) bus
CN102243619A (zh) * 2011-06-23 2011-11-16 天津光电通信技术有限公司 一种基于fpga实现多路i2c总线端口扩展的方法
CN104142905A (zh) * 2014-07-31 2014-11-12 深圳市共进电子股份有限公司 一种扩展集成电路总线iic的方法及设备
CN107423027A (zh) * 2017-07-24 2017-12-01 杭州迪普科技股份有限公司 一种光模块的信息读取方法、装置和系统
CN207264377U (zh) * 2017-08-25 2018-04-20 深南电路股份有限公司 可编程i2c多路选择器和交换机
CN109739794A (zh) * 2018-12-19 2019-05-10 郑州云海信息技术有限公司 一种使用cpld实现i2c总线扩展的系统及方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112463691A (zh) * 2020-12-04 2021-03-09 威创集团股份有限公司 一种基于i2c的线路切换电路和通信系统
WO2022116349A1 (zh) * 2020-12-04 2022-06-09 威创集团股份有限公司 一种基于i2c的线路切换电路和通信系统
CN112463691B (zh) * 2020-12-04 2024-04-02 威创集团股份有限公司 一种基于i2c的线路切换电路和通信系统
CN114302256A (zh) * 2021-12-23 2022-04-08 锐捷网络股份有限公司 一种i2c通信防冲突方法及系统
CN114302256B (zh) * 2021-12-23 2024-04-16 锐捷网络股份有限公司 一种i2c通信防冲突方法及系统
CN115982086A (zh) * 2023-02-14 2023-04-18 井芯微电子技术(天津)有限公司 一种芯片原型验证板

Similar Documents

Publication Publication Date Title
US9921998B2 (en) Sensors global bus
CN111124972A (zh) 基于相同i2c地址的芯片扩展方法、系统及存储介质
US10007628B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
US10241955B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
JP6359955B2 (ja) シリアル通信システム、通信制御装置および電子装置
US20080288708A1 (en) Multiple virtual usb devices with virtual hub implemented using one usb device controller
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US20060123168A1 (en) System and method for dynamically allocating addresses to devices coupled to an integrated circuit bus
US10417172B2 (en) Sensors global bus
WO2022227565A1 (zh) 中断控制器、中断控制方法、芯片、计算机设备以及介质
CN110896372A (zh) 一种i2c链路切换方法、终端及存储介质
CN105701038A (zh) 一种级联芯片启动方法及相关装置
US11288223B2 (en) Bridge chip with function of expanding external devices and associated expansion method
CN118041451A (zh) 一种可拔插光模块及其调试方法
CN110795369A (zh) 基于gpio管脚实现mido从机功能的方法及终端
CN111352879A (zh) 一种基于多路选通的同地址从机扩展电路及方法
CN113961496A (zh) 通信电路系统、方法、芯片以及存储介质
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
JP2016143422A (ja) シリアルデバイスの構成
US11907155B2 (en) Bus system connecting slave devices with single-wire data access communication
CN110765065A (zh) 片上系统
KR101816895B1 (ko) 섀시형 통신 장비를 위한 관리용 시리얼 버스
CN113961497A (zh) 通信电路系统、方法、芯片以及存储介质
CN110750476B (zh) 一种spi总线与并行总线的桥接方法、设备、系统及介质
CN106713521B (zh) 一种基于广播方式来查找i2c设备地址的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508