CN111123590A - 像素阵列基板 - Google Patents

Abstract

一种像素阵列基板包括多个像素结构。每一像素结构包括数据线、扫描线、主动元件及像素电极。像素电极包括第一子像素电极及第二子像素电极。第一子像素电极包括第一主干部、第二主干部和多个第一分支部。第二子像素电极包括第三主干部、第四主干部和多个第二分支部。多个像素结构的多条数据线在第一方向上排列。每一像素结构的第一子像素电极及第二子像素电极在第一方向上排列，且每一像素结构的第二主干部及第四主干部分离。

Description

像素阵列基板

技术领域

本发明关于一种像素阵列基板。

背景技术

单一配向区域的液晶显示面板，在不同视角下，由于光线行进的路径不同，因此相位延迟也不相同，造成在不同位置观影时所感受到的画面亮度不同，降低观赏质量。为减少背光源的光线以不同角度通过显示器时，所经历的相位延迟的差异，因此出现了多个配向区域的显示技术。

一般而言，多个配向区域的显示技术采用米字形的像素电极。米字形的像素电极包括多个主干部及多个分支部，其中多个主干部相交叉，多个分支部配置于由多个主干部划分出的多个区域，以定义多个配向区域。然而，主干部的宽度过大，使得液晶显示面板的穿透度不易提升。此外，因数据线的信号所产生电场易从像素电极窜出，进而造成显示不良。

发明内容

为了解决上述技术问题，本发明提供一种像素阵列基板，采用所述像素阵列基板的性能佳。

本发明提供了一种像素阵列基板，包括基板及设置于基板上的多个像素结构。每一像素结构包括数据线、扫描线、主动元件及像素电极。主动元件电性连接至数据线及扫描线。像素电极电性连接至主动元件。像素电极包括第一子像素电极及第二子像素电极。第一子像素电极包括第一主干部、第二主干部和多个第一分支部，其中第一主干部与第二主干部交叉，且多个第一分支部设置于第一主干部的同一侧及第二主干部的相对两侧。第二子像素电极包括第三主干部、第四主干部和多个第二分支部，其中第三主干部与第四主干部交叉，多个第二分支部设置于第三主干部的同一侧及第四主干部的相对两侧，且多个第一分支部及多个第二分支部位于第一主干部与第三主干部之间。多个像素结构的多条数据线在第一方向上排列，每一像素结构的第一子像素电极及第二子像素电极在第一方向上排列，且每一像素结构的第二主干部及第四主干部分离。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明一实施例的像素阵列基板的俯视示意图。

图2为图1的一个像素结构的放大示意图。

图3为本发明一实施例的像素阵列基板的剖面示意图。

图4为采用本发明一实施例的像素结构的液晶显示面板在电压驱动下的放大示意图。

图5为本发明另一实施例的像素阵列基板的俯视示意图。

图6为图5的一个像素结构的放大示意图。

图7为本发明又一实施例的像素阵列基板的俯视示意图。

图8为图7的一个像素结构的放大示意图。

图9为本发明再一实施例的像素阵列基板的俯视示意图。

图10为图9的一个像素结构的放大示意图。

图11为本发明一实施例的像素阵列基板的俯视示意图。

图12为图11的一个像素结构的放大示意图。

图13为本发明另一实施例的像素阵列基板的俯视示意图。

图14为图13的一个像素结构的放大示意图。

图15为本发明又一实施例的像素阵列基板的俯视示意图。

图16为图15的一个像素结构的放大示意图。

附图标记

10、10A、10B、10C、10D、10E、10F：像素阵列基板

110：基板

120：像素电极

121：第一子像素电极

121a：第一主干部

121b：第二主干部

121c：第一分支部

121d：第一周边部

121d-1：第一导电图案

121d-2：第二导电图案

122：第二子像素电极

122a：第三主干部

122b：第四主干部

122c：第二分支部

122d：第二周边部

122d-1：第三导电图案

122d-2：第四导电图案

123：接触部

124：第一连接部

125：第二连接部

126：第三连接部

127：第四连接部

128：会合部

129：连接线

130：绝缘层

132：接触窗

A-A’：剖线

DL、DL’：数据线

d1、d2、d3、d4：方向

O：主要开口

O1：第一辅助开口

O2：第二辅助开口

PX、PX’、PXA、PXB、PXC、PXD、PXE、PXF：像素结构

SL：扫描线

T：主动元件

Ta：第一端

Tb：第二端

Tc：控制端

Td：半导体图案

W：宽度

W1、w1、W2、w2：线宽

x：第一方向

y：第二方向

α1：第一锐角

α2：第二锐角

β1：第一钝角

β2：第二钝角

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。

应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可为二元件间存在其它元件。

本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。

除非另有定义，本文使用的所有术语(包括技术和科学术语)包括与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为包括与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

图1为本发明一实施例的像素阵列基板的俯视示意图。

图2为图1的一个像素结构的放大示意图。

图3为本发明一实施例的像素阵列基板的剖面示意图。图3对应图2的剖线A-A’。

图4为采用本发明一实施例的像素结构的液晶显示面板在电压驱动下的放大示意图。

请参照图1及图2，像素阵列基板10包括基板110以及设置于基板110上的多个像素结构PX。

请参照图2，每一像素结构PX包括数据线DL、扫描线SL、主动元件T及像素电极120，其中主动元件T电性连接至数据线DL及扫描线SL，而像素电极120电性连接至主动元件T。

请参照图1及图2，多个像素结构PX的多条数据线DL在第一方向x上排列，多个像素结构PX的多条扫描线SL在第二方向y上排列，其中第一方向x与第二方向y交错。举例而言，在本实施例中，第一方向x与第二方向y实质上可垂直，但本发明不以此为限。

请参照图2，在本实施例中，主动元件T包括薄膜晶体管，薄膜晶体管包括第一端Ta、控制端Tc、第二端Tb及半导体图案Td，第一端Ta及第二端Tb分别电性连接至半导体图案Td的不同两区，数据线DL电性连接至薄膜晶体管的第一端Ta，扫描线SL电性连接至薄膜晶体管的控制端Tc，而像素电极120电性连接至薄膜晶体管的第二端Tb。请参照图2及图3，像素阵列基板10更包括绝缘层130(标示于图3)，绝缘层130夹设于像素电极120与主动元件T的第二端Tb之间且包括接触窗132，而像素电极120透过绝缘层130的接触窗132电性连接至主动元件T的第二端Tb。

请参照图2，像素电极120包括第一子像素电极121及第二子像素电极122。

第一子像素电极121包括第一主干部121a、第二主干部121b和多个第一分支部121c。第一主干部121a在第二方向y上延伸。第二主干部121b在第一方向x上延伸。第一主干部121a与第二主干部121b交叉。多个第一分支部121c与第一主干部121a及第二主干部121b连接，且设置于第一主干部121a的同一侧(例如：右侧)及第二主干部121b的相对两侧(例如：上下两侧)。分别设置于第二主干部121b的相对两侧的多个第一分支部121c分别朝不同的方向d1及方向d2延伸，其中方向d1及方向d2不垂直也不平行于第一方向x及第二方向y。

在本实施例中，第一子像素电极121更包括第一周边部121d。第一周边部121d连接第一主干部121a的相对两端及第二主干部121b的至少一端，以定义第一子像素电极121的多个第一辅助开口O1。多个第一辅助开口O1与多个第一分支部121c分别位于第一主干部121a的相对两侧。多个第一辅助开口O1分别位于第二主干部121b的相对两侧。每一第一辅助开口O1的长度方向(即第二方向y)实质上平行于第一主干部121a。每一第一辅助开口O1的长度方向实质上平行于数据线DL。

在本实施例中，第一子像素电极121的第一主干部121a与第一子像素电极121所属的像素结构PX的数据线DL重叠。举例而言，在本实施例中，第一主干部121a的线宽w1小于第一子像素电极121所属的像素结构PX的数据线DL的线宽W1，而第一主干部121a于基板110上的垂直投影可落在数据线DL于基板110上的垂直投影内。然而，本发明不限于此，在另一实施例中，第一主干部121a的线宽w1也可大于第一子像素电极121所属的像素结构PX的数据线DL的线宽W1，而第一主干部121a于基板110上的垂直投影的一部分也可落在数据线DL于基板110上的垂直投影外；在又一实施例中，第一主干部121a的线宽w1也可等于第一子像素电极121所属的像素结构PX的数据线DL的线宽W1，而第一主干部121a于基板110上的垂直投影的部分边缘与数据线DL于基板110上的垂直投影的部分边缘可切齐。

第二子像素电极122具第三主干部122a、第四主干部122b和多个第二分支部122c。第三主干部122a在第二方向y上延伸。第四主干部122b在第一方向x上延伸。第三主干部122a与第四主干部122b交叉。多个第二分支部122c设置于第三主干部122a的同一侧(例如：左侧)及第四主干部122b的相对两侧(例如：上下两侧)。分别设置于第四主干部122b的相对两侧的多个第二分支部122c分别朝不同的方向d3及方向d4延伸，其中方向d3及方向d4不垂直也不平行于第一方向x及第二方向y，且方向d1、方向d2、方向d3及方向d4互不相同。

第一子像素电极121的多个第一分支部121c及第二子像素电极122的多个第二分支部122c位于第一子像素电极121的第一主干部121a与第二子像素电极122的第三主干部122a之间。

在本实施例中，第二子像素电极122更包括第二周边部122d。第二周边部122d连接第三主干部122a的相对两端及第四主干部122b的至少一端，以定义第二子像素电极122的多个第二辅助开口O2。多个第二辅助开口O2与多个第二分支部122c分别位于第三主干部122a的相对两侧，且多个第二辅助开口O2分别位于第四主干部122b的相对两侧。每一第二辅助开口O2的长度方向(即第二方向y)实质上平行于第三主干部122a。每一第二辅助开口O2的长度方向实质上平行于数据线DL。

请参照图1及图2，在本实施例中，第二子像素电极122的第三主干部122a与在同一行上且相邻的另一像素结构PX’的数据线DL’重叠。在本实施例中，数据线DL’与数据线DL的极性可相反，但本发明不以此为限。

举例而言，在本实施例中，第三主干部122a的线宽w2小于另一像素结构PX’的数据线DL’的线宽W2，且第三主干部122a于基板110上的垂直投影可落在数据线DL’于基板110上的垂直投影内。然而，本发明不限于此，在另一实施例中，第三主干部122a的线宽w2也可大于另一像素结构PX’的数据线DL’的线宽W2，而第三主干部122a于基板110上的垂直投影的一部分可落在数据线DL’于基板110上的垂直投影外；在又一实施例中，第三主干部122a的线宽w2也可等于另一像素结构PX’之数据线DL’的线宽W2，而第三主干部122a于基板110上的垂直投影的部分边缘与数据线DL’于基板110上的垂直投影的部分边缘可切齐。

像素电极120的第一子像素电极121及第二子像素电极122在第一方向x上排列。也就是说，每一像素电极120的第一子像素电极121及第二子像素电极122是在多个像素结构PX的多条数据线DL的排列方向上排列。像素电极120包括一主要开口O。主要开口O设置于第一子像素电极121与第二子像素电极122之间，以使第一子像素电极121的第一周边部121d的至少一部分与第二子像素电极122的第二周边部122d的至少一部分断开、第一子像素电极121的多个第一分支部121c与第二子像素电极122的多个第二分支部122c分离、且第一子像素电极121的第二主干部121b与第二子像素电极122的第四主干部122b分离。

请参照图1、图2及图4，当像素阵列基板10应用于液晶显示面板时，主要开口O的设置能使靠近主要开口O的部分第一周边部121d及部分第二周边部122d上的液晶分子朝预定方向倾倒。藉此，液晶显示面板的对应主要开口O处的暗纹宽度W(标示于图4)能缩减，而提升液晶显示面板的穿透率。

此外，在本实施例中，第一辅助开口O1及第二辅助开口O2的设置能使靠近第一辅助开口O1及第二辅助开口O2的另一部分的第一周边部121d及另一部分的第二周边部122d上的液晶分子朝预定方向倾倒，而使液晶显示面板的对应第一辅助开口O1及第二辅助开口O2处呈现亮区，有助于液晶显示面板的穿透率提升。

再者，于本实施例中，第一子像素电极121的第一主干部121a遮蔽所属像素结构PX的数据线DL，第二子像素电极122的第三主干部122a遮蔽另一像素结构PX’的数据线DL’，因此，能减少因数据线DL、DL’而产生的电场对液晶分子的倒向的影响，进而改善液晶显示面板的显示质量。

请参照图2及图3，在本实施例中，像素电极120更包括接触部123、第一连接部124及第二连接部125。像素电极120的接触部123与绝缘层130的接触窗132重叠。像素电极120的接触部123透过绝缘层130的接触窗132电性连接至主动元件T的第二端Tb。第一连接部124连接于第一子像素电极121与接触部123之间。第二连接部125连接于第二子像素电极122与接触部123之间。

在本实施例中，第一连接部124及第二连接部125可分别直接连接于第一子像素电极121的第一主干部121a及第二子像素电极122的第三主干部122a，第一连接部124与第一方向x夹有第一锐角α1，第二连接部125与第一方向x夹有第二锐角α2，且第一连接部124与第二连接部125大致上可连接成一V字型。

在本实施例中，第一锐角α1与第二锐角α2可相等。然而，本发明不以此为限，根据其它实施例，第一锐角α1与第二锐角α2也可不相等。

在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重述。

图5为本发明另一实施例的像素阵列基板的俯视示意图。

图6为图5的一个像素结构的放大示意图。

请参照图5及图6，本实施例的像素阵列基板10A与前述的像素阵列基板10类似，两者的差异在于：像素阵列基板10A的像素结构PXA的第一连接部124及第二连接部125与像素阵列基板10的像素结构PX的第一连接部124及第二连接部125不同。

具体而言，在本实施例中，第一连接部124直接连接于第一子像素电极121的第一周边部121d，且第二连接部125直接连接于第二子像素电极122的第二周边部122d。第一子像素电极121的第一周边部121d包括分别位于第一主干部121a的相对两侧的第一导电图案121d-1及第二导电图案121d-2，其中第一导电图案121d-1直接与多个第一分支部121c连接。在本实施例中，第一连接部124与第二导电图案121d-2直接连接。第二周边部122d包括分别位于第三主干部122a的相对两侧的第三导电图案122d-1及第四导电图案122d-2，其中第三导电图案122d-1直接与多个第二分支部122c连接。在本实施例中，第二连接部125与第四导电图案122d-2直接连接。

图7为本发明又一实施例的像素阵列基板的俯视示意图。

图8为图7的一个像素结构的放大示意图。

请参照图7及图8，本实施例的像素阵列基板10B与前述的像素阵列基板10类似，两者的差异在于：像素阵列基板10B的像素结构PXB的第一连接部124及第二连接部125与像素阵列基板10的像素结构PX的第一连接部124及第二连接部125不同。

具体而言，在本实施例中，第一连接部124也直接连接于第一子像素电极121的第一主干部121a，且第二连接部125也直接连接于第二子像素电极122的第三主干部122a。与像素结构PX不同的是，在本实施例中，第一连接部124的一部分实质上平行且重叠于数据线DL，第二连接部125的一部分实质上平行且重叠于数据线DL’，且第一连接部124、接触部123及第二连接部125大致上连接成一ㄩ字形。

图9为本发明再一实施例的像素阵列基板的俯视示意图。

图10为图9的一个像素结构的放大示意图。

请参照图9及图10，本实施例的像素阵列基板10C与前述的像素阵列基板10A类似，两者的差异在于：像素阵列基板10C的像素结构PXC的第一连接部124及第二连接部125与像素阵列基板10A的像素结构PXA的第一连接部124及第二连接部125不同。

具体而言，在本实施例中，第一连接部124也直接连接于第一子像素电极121的第一周边部121d，且第二连接部125也直接连接于第二子像素电极122的第二周边部122d。与像素结构PXA不同的是，第一连接部124与第一周边部121d的第一导电图案121d-1直接连接，而第二连接部125与第二周边部122d的第三导电图案122d-1直接连接。

图11为本发明一实施例的像素阵列基板的俯视示意图。

图12为图11的一个像素结构的放大示意图。

请参照图11及图12，本实施例的像素阵列基板10D与前述的像素阵列基板10B类似，两者的差异在于：像素阵列基板10D的像素结构PXD包括第三连接部126及第四连接部127。第三连接部126连接于第一连接部124与接触部123之间，其中第一连接部124与第三连接部126夹有第一钝角β1。第四连接部127连接于第二连接部125与接触部123之间，其中第二连接部125与第四连接部127夹有第二钝角β2。第一连接部124、第三连接部126、接触部123、第四连接部127及第二连接部125大致上连接成一U字型。在本实施例中，第一钝角β1实质上可等于第二钝角β2。然而，本发明不限于此，根据其它实施例，第一钝角β1与第二钝角β2也可不相等。

图13为本发明另一实施例的像素阵列基板的俯视示意图。图14为图13的一个像素结构的放大示意图。

请参照图13及图14，本实施例的像素阵列基板10E与前述的像素阵列基板10B类似，两者的差异在于：像素阵列基板10E的像素结构PXE的像素电极120更包括会合部128。会合部128设置于接触窗132外，且连接至接触部123。第一连接部124连接于第一子像素电极121与会合部128之间，且第二连接部125连接于第二子像素电极122与会合部128之间。简言之，在本实施例中，分岔的第一连接部124及第二连接部125可先会合为同一条走线(即会合部128)，再连接至与接触窗132重叠的接触部123。

图15为本发明又一实施例的像素阵列基板的俯视示意图。图16为图15的一个像素结构的放大示意图。

请参照图15及图16，本实施例的像素阵列基板10F与前述的像素阵列基板10B类似，两者的差异在于：像素阵列基板10F的像素结构PXF的像素电极120更包括连接线129。连接线129设置于第一子像素电极121与第二子像素电极122之间，且连接于第一子像素电极121的第一周边部121d的转角处及第二子像素电极122的第二周边部122d的转角处。此外，像素结构PXF的像素电极120可不包括像素结构PXB的第二连接部125。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (15)

1.一种像素阵列基板，其特征在于，包括：

一基板；以及

多个像素结构，设置于该基板上，每一该像素结构包括：

一数据线及一扫描线；

一主动元件，电性连接至该数据线及该扫描线；以及

一像素电极，电性连接至该主动元件，该像素电极包括：

一第一子像素电极，包括一第一主干部、一第二主干部和多个第一分支部，其中该第一主干部与该第二主干部交叉，该多个第一分支部设置于该第一主干部的同一侧及该第二主干部的相对两侧；以及

一第二子像素电极，包括一第三主干部、一第四主干部和多个第二分支部，其中该第三主干部与该第四主干部交叉，该多个第二分支部设置于该第三主干部的同一侧及该第四主干部的相对两侧，且该多个第一分支部及该多个第二分支部位于该第一主干部与该第三主干部之间；

该多个像素结构的多条数据线在一第一方向上排列，每一该像素结构的该第一子像素电极及该第二子像素电极在该第一方向上排列，且每一该像素结构的该第二主干部与该第四主干部分离。

2.如权利要求1所述的像素阵列基板，其特征在于，该第一子像素电极还包括：

一第一周边部，连接该第一主干部的相对两端及该第二主干部的至少一端，以定义该第一子像素电极的多个第一辅助开口；该多个第一辅助开口与该多个第一分支部分别位于该第一主干部的相对两侧，该多个第一辅助开口分别位于该第二主干部的相对两侧，且每一该第一辅助开口的长度方向实质上平行于该第一主干部。

3.如权利要求2所述的像素阵列基板，其特征在于，该第二子像素电极还包括：

一第二周边部，连接该第三主干部的相对两端及该第四主干部的至少一端，以定义该第二子像素电极的多个第二辅助开口；该多个第二辅助开口与该多个第二分支部分别位于该第三主干部的相对两侧，该多个第二辅助开口分别位于该第四主干部的相对两侧，且每一该第二辅助开口的长度方向实质上平行于该第三主干部。

4.如权利要求1所述的像素阵列基板，其特征在于，该第一子像素电极还包括：

一第一周边部，连接该第一主干部的相对两端及该第二主干部的至少一端，以定义该第一子像素电极的多个第一辅助开口；该多个第一辅助开口与该多个第一分支部分别位于该第一主干部的相对两侧，该多个第一辅助开口分别位于该第二主干部的相对两侧，且每一该第一辅助开口的长度方向实质上平行于该数据线。

5.如权利要求4所述的像素阵列基板，其特征在于，该第二子像素电极还包括：

一第二周边部，连接该第三主干部的相对两端及该第四主干部的至少一端，以定义该第二子像素电极的多个第二辅助开口；该多个第二辅助开口与该多个第二分支部分别位于该第三主干部的相对两侧，该多个第二辅助开口分别位于该第四主干部的相对两侧，且每一该第二辅助开口的长度方向实质上平行于该数据线。

6.如权利要求1所述的像素阵列基板，其特征在于，还包括：

一绝缘层，夹设于该像素电极与该主动元件的一端之间，包括一接触窗；

其中，该像素电极还包括：

一接触部，与该绝缘层的该接触窗重叠，透过该绝缘层的该接触窗电性连接至该主动元件的该端；

一第一连接部，连接于该第一子像素电极与该接触部之间；以及

一第二连接部，连接于该第二子像素电极与该接触部之间。

7.如权利要求6所述的像素阵列基板，其特征在于，该第一连接部及该第二连接部分别直接连接于该第一主干部及该第三主干部。

8.如权利要求7所述的像素阵列基板，其特征在于，该第一连接部与该第一方向夹有一第一锐角，该第二连接部与该第一方向夹有一第二锐角。

9.如权利要求7所述的像素阵列基板，其特征在于，该第一连接部的一部分实质上平行于该数据线，该第二连接部的一部分实质上平行于该数据线。

10.如权利要求6所述的像素阵列基板，其特征在于，该第一子像素电极还包括：

一第一周边部，连接该第一主干部的相对两端及该第二主干部的至少一端，以定义该第一子像素电极的多个第一辅助开口；该多个第一辅助开口与该多个第一分支部分别位于该第一主干部的相对两侧，该多个第一辅助开口分别位于该第二主干部的相对两侧，且每一该第一辅助开口的长度方向实质上平行于该第一主干部；

该第二子像素电极还包括：

一第二周边部，连接该第三主干部的相对两端及该第四主干部的至少一端，以定义该第二子像素电极的多个第二辅助开口；该多个第二辅助开口与该多个第二分支部分别位于该第三主干部的相对两侧，该多个第二辅助开口分别位于该第四主干部的相对两侧，且每一该第二辅助开口的长度方向实质上平行于该第三主干部；

该第一连接部直接连接于该第一周边部，该第二连接部直接连接于该第二周边部。

11.如权利要求10所述的像素阵列基板，其特征在于，该第一周边部包括分别位于该第一主干部的相对两侧的一第一导电图案及一第二导电图案，该第一导电图案直接与该多个第一分支部连接，而该第一连接部与该第二导电图案直接连接；该第二周边部包括分别位于该第三主干部的相对两侧的一第三导电图案及一第四导电图案，该第三导电图案直接与该多个第二分支部连接，而该第二连接部与该第四导电图案直接连接。

12.如权利要求10所述的像素阵列基板，其特征在于，该第一周边部包括分别位于该第一主干部的相对两侧的一第一导电图案及一第二导电图案，该第一导电图案直接与该多个第一分支部连接，而该第一连接部与该第一导电图案直接连接；该第二周边部包括分别位于该第三主干部的相对两侧的一第三导电图案及一第四导电图案，该第三导电图案直接与该多个第二分支部连接，而该第二连接部与该第三导电图案直接连接。

13.如权利要求6所述的像素阵列基板，其特征在于，该像素电极还包括：

一第三连接部，连接于该第一连接部与该接触部之间，其中该第一连接部与该第三连接部夹有一第一钝角；以及

一第四连接部，连接于该第二连接部与该接触部之间，其中该第二连接部与该第四连接部夹有一第二钝角。

14.如权利要求6所述的像素阵列基板，其特征在于，该像素电极还包括：

一会合部，设置于该接触窗外，连接至该接触部，其中该第一连接部连接于该第一子像素电极与该会合部之间，且该第二连接部连接于该第二子像素电极与该会合部之间。

15.如权利要求1所述的像素阵列基板，其特征在于，该第一子像素电极还包括一第一周边部，连接该第一主干部的相对两端、该第二主干部的相对两端及该多个第一分支部的多端；该第二子像素电极还包括一第二周边部，连接该第三主干部的相对两端、该第四主干部的相对两端及该多个第二分支部的多端；该像素电极还包括：

一连接线，设置于该第一子像素电极与该第二子像素电极之间，且连接于该第一周边部的一转角处及该第二周边部的一转角处。

Images