CN111106129A - 一种阵列基板、显示面板及阵列基板的制造方法 - Google Patents
一种阵列基板、显示面板及阵列基板的制造方法 Download PDFInfo
- Publication number
- CN111106129A CN111106129A CN201911233307.5A CN201911233307A CN111106129A CN 111106129 A CN111106129 A CN 111106129A CN 201911233307 A CN201911233307 A CN 201911233307A CN 111106129 A CN111106129 A CN 111106129A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- insulating layer
- manufacturing
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 238000005452 bending Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 301
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板、显示面板及阵列基板的制造方法。显示面板包括阵列基板，在阵列基板的弯折区包括层叠设置的衬底层、缓冲层、介电绝缘层、金属走线层以及平坦层。所述介电绝缘层包括至少三层子绝缘层，且在每一子绝缘层内设有通孔，所述这些通孔相贯通且共同形成一倒梯形孔，所述这些通孔的直径在所述介电绝缘层内从下至上逐层递增；所述金属走线层沿着所述倒梯形孔的侧壁形成多个Z形弯折走线，用于释放弯折应力防止走线断裂。本发明通过所述金属走线层设置于所述介电绝缘层的倒梯形孔的侧壁上形成多个Z形弯折走线，用于释放弯折应力防止走线断裂，并且节省了一道制作有机填充层的掩膜板工序，进而降低了制作难度和成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及阵列基板的制造方法。
背景技术
如图1所示，为一种现有的阵列基板90，在弯折区包括从下至上依次层叠设置的柔性衬底层91、缓冲层92、介电绝缘层93、有机填充层94、金属走线层95、平坦层96以及像素定义层97。其中，介电绝缘层93包括从下至上依次层叠设置的第一栅极绝缘层931、第二栅极绝缘层932和层间绝缘层933，在介电绝缘层93上设有过孔930，在过孔930内填充有机光阻材料(ODH)形成有机填充层94，在弯折区弯折时起缓冲应力作用，但即便如此金属走线层95经多次弯折后仍会出现拉伸断裂或裂纹。
并且在阵列基板90的制作过程，在弯折区内一般是采用干法刻蚀(Dryetch)的方法先将介电绝缘层93进行刻蚀形成过孔930，再在过孔930区域采用曝光显影的方式使用一道掩膜板制作有机填充层94，再在有机填充层94上制作金属走线层95；此制作过程需要使用一道单独的道掩膜板进行有机填充层94的制作，制作过程复杂，成本高。
因此，确有必要来开发一种新型的阵列基板、显示面板及阵列基板的制造方法，来克服现有技术中的缺陷。
发明内容
本发明的目的在于提供一种阵列基板、显示面板及阵列基板的制造方法，通过将金属走线层设置于介电绝缘层的倒梯形孔的侧壁上，从而形成多个Z形弯折走线，用于释放弯折应力防止走线断裂，并且节省一道制作有机填充层的掩膜板工序，进而降低了制作难度和成本。
为了实现上述目的，本发明提供一种阵列基板，在弯折区包括层叠设置的衬底层、缓冲层、介电绝缘层、金属走线层以及平坦层。具体地讲，所述缓冲层设置于所述衬底层上；所述介电绝缘层设置于所述缓冲层上，所述介电绝缘层包括至少三层子绝缘层，且在每一子绝缘层内设有通孔，所述这些通孔相贯通且共同形成一倒梯形孔，所述这些通孔的直径在所述介电绝缘层内从下至上逐层递增；所述金属走线层设置于所述介电绝缘层上和所述倒梯形孔的侧壁上，沿着所述倒梯形孔的侧壁形成多个Z形弯折走线，用于释放弯折应力防止走线断裂；所述平坦层设置于所述介电绝缘层及所述金属走线层上且填平所述倒梯形孔。
进一步地，所述通孔的直径在所述介电绝缘层内从下至上呈等差数列的规律逐层递增。
进一步地，所述通孔的横截面呈倒梯形。
进一步地，所述通孔的侧壁与所述通孔的下底平面的夹角为40°-70°。
进一步地，所述通孔的圆心位于同一直线上。
进一步地，所述介电绝缘层的至少三层子绝缘层为第一栅极绝缘层、第二栅极绝缘层以及层间绝缘层。具体地讲，所述第一栅极绝缘层，设置于所述缓冲层上，所述第一栅极绝缘层设有第一通孔；所述第二栅极绝缘层，设置于所述第一栅极绝缘层上，所述第二栅极绝缘层设有第二通孔，所述第二通孔的直径大于所述第一通孔的直径；所述层间绝缘层设置于所述第二栅极绝缘层上，所述层间绝缘层设有第三通孔，所述第三通孔的直径大于所述第二通孔的直径；其中，所述第一通孔、所述第二通孔及所述第三通孔依次贯通形成所述倒梯形孔。
进一步地，所述金属走线层的材料为铜、铝、钼、钛中的一种或几种的堆栈组合。
本发明还提供一种阵列基板的制作方法，所述阵列基板设有弯折区，所述阵列基板的制作方法包括步骤：
制作衬底层；
在所述衬底层上制作缓冲层；
在所述缓冲层上制作介电绝缘层，所述介电绝缘层包括至少三层子绝缘层，且在每一子绝缘层内设有通孔，所述通孔的直径在所述介电绝缘层内从下至上逐层递增形成一倒梯形孔；
在所述介电绝缘层上制作金属走线层，所述金属走线层设置于所述介电绝缘层上和所述倒梯形孔的侧壁上，沿着所述倒梯形孔的侧壁形成多个Z形弯折走线，用于释放弯折应力防止走线断裂；以及
在所述介电绝缘层及所述金属走线层上制作平坦层，所述平坦层填平所述倒梯形孔。
进一步地，所述制作介电绝缘层包括步骤：
在所述缓冲层上制作第一栅极绝缘层，并图案化形成第一通孔；
在所述第一栅极绝缘层上制作第二栅极绝缘层，并图案化形成第二通孔，所述第二通孔的直径大于所述第一通孔的直径；以及
在所述第二栅极绝缘层上制作层间绝缘层，并图案化形成第三通孔，所述第三通孔的直径大于所述第二通孔的直径；
其中，所述第一通孔、所述第二通孔及所述第三通孔依次贯通共同形成所述倒梯形孔。
本发明还提供一种显示面板，包括上述阵列基板。
本发明的优点在于，本发明提出一种阵列基板、显示面板及阵列基板的制造方法，通过将所述金属走线层设置于所述介电绝缘层的倒梯形孔的侧壁上，从而在所述介电绝缘层的倒梯形孔的侧壁上形成多个Z形弯折走线，用于释放弯折应力防止走线断裂，并且节省了一道制作有机填充层的掩膜板工序，进而降低了制作难度和成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的一种阵列基板在弯折区的结构示意图；
图2是本实施例中一种阵列基板的结构示意图；
图3是本实施例中一种阵列基板的制作方法的流程图，主要体现在弯折区的制作方法；
图4是图3中所述制作介电绝缘层步骤的流程图；
图5是本实施例中一种阵列基板的制作方法的流程图，主要体现在显示区的制作方法。
图中部件标识如下：
1、衬底层，2、缓冲层，3、有源层，4、第一栅极绝缘层，
5、第一金属层，6、第二栅极绝缘层，7、第二金属层，
8、层间绝缘层，9、金属走线层，10、平坦层，11、阳极层，
12、像素定义层，13、支撑层，20、介电绝缘层，21、倒梯形孔，
30、薄膜晶体管层，91、Z形弯折走线，100、阵列基板，
101、显示区，102、换线区，103、弯折区，211、第一通孔，
212、第二通孔，213、第三通孔。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]、[横向]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
在附图中，为了清楚，层和区域的厚度被夸大。例如，为了便于描述，附图中的元件的厚度和尺寸被任意地示出，因此，所描述的技术范围不由附图限定。
请参阅图2所示，本发明提供一种阵列基板100，设有显示区101、换线区102和弯折区103，其包括从下至上依次层叠设置的衬底层1、缓冲层2、有源层3、第一栅极绝缘层4、第一金属层5、第二栅极绝缘层6、第二金属层7、层间绝缘层8、金属走线层9、平坦层10、阳极层11、像素定义层12和支撑层13。所述第一栅极绝缘层4、所述第二栅极绝缘层6及所述层间绝缘层8形成介电绝缘层20。
其中，优选所述衬底层1、平坦层10、像素定义层12和支撑层13的材料包括聚酰亚胺；所述缓冲层2、所述层间绝缘层8的材料包括氧化硅和或氮化硅；所述第一栅极绝缘层4的材料为氧化硅；所述第一金属层5、所述第二金属层7的材料为钼；所述第二栅极绝缘层6的材料为氮化硅；所述金属走线层9的材料为铜、铝、钼、钛中的一种或几种的堆栈组合，优选的，所述金属走线层9为钼/铜/钼、钼/铝/钼、钛/铜/钛、钛/铝/钛的堆栈结构；所述阳极层11的材料包括氧化铟锡/银/氧化铟锡的堆栈结构。
所述金属走线层9是驱动电压引线Vdd/Vss或者信号走线Vdata，本发明对此不作限定。
在所述显示区101内，所述有源层3、所述第一栅极绝缘层4、所述第一金属层5、所述第二栅极绝缘层6、所述第二金属层7、所述层间绝缘层8及所述金属走线层9构成薄膜晶体管层30，其中所述第一金属层5作为栅极，所述第二金属层7用于与所述第一金属层5形成电容，所述金属走线层9与所述有源层3的两端掺杂区分段连接形成源极和漏极。
在所述换线区20内，所述第一金属层5、所述第二金属层7可与所述金属走线层9连接形成换线结构，从而实现换线功能。
在所述弯折区30内，包括从下至上依次层叠设置的衬底层1、缓冲层2、介电绝缘层20、金属走线层9以及平坦层10。
具体地讲，所述缓冲层2设置于所述衬底层1上；所述介电绝缘层20设置于所述缓冲层2上，所述介电绝缘层20包括至少三层子绝缘层，且在每一子绝缘层内设有通孔，所述这些通孔的直径在所述介电绝缘层20内从下至上逐层递增，所述这些通孔相贯通且共同形成一倒梯形孔21；所述金属走线层9设置于所述介电绝缘层20上和所述倒梯形孔21的侧壁上，沿着所述倒梯形孔21的侧壁形成多个Z形弯折走线91，用于释放弯折应力防止走线断裂；所述平坦层10设置于所述介电绝缘层20及所述金属走线层9上且填平所述倒梯形孔21。
在本实施例中，通过将所述金属走线层9设置于所述介电绝缘层20的倒梯形孔21的侧壁上，从而在所述介电绝缘层20的倒梯形孔21的侧壁形成多个Z形弯折走线91，实现所述金属走线层9在所述倒梯形孔21的侧壁上呈阶梯状缓慢爬坡，用于释放弯折应力防止走线断裂，有效避免了应力集中导致的走线断裂。
本实施例中，所述通孔的直径在所述介电绝缘层20内从下至上呈等差数列的规律逐层递增，亦即所述通孔的直径在所述介电绝缘层20内从上至下呈等差数列的规律逐层递减。这样有助于各层所述通孔相贯通形成具有阶梯状侧壁的所述倒梯形孔21。
本实施例中，所述通孔的横截面呈倒梯形。
本实施例中，所述通孔的侧壁与所述通孔的下底平面的夹角为25°-60°。这样设置能够实现所述金属走线层9在所述倒梯形孔21的侧壁上呈阶梯状缓慢爬坡。
本实施例中，所述通孔的圆心位于同一直线上。可以理解的是，所述通孔优选为轴对称结构，以所述通孔的圆心所在直线为对称轴。
本实施例中，所述介电绝缘层20的三层子绝缘层分别是层叠设置的第一栅极绝缘层4、第二栅极绝缘层6以及层间绝缘层8。具体地讲，所述第一栅极绝缘层4，设置于所述缓冲层2上，所述第一栅极绝缘层4设有第一通孔211；所述第二栅极绝缘层6，设置于所述第一栅极绝缘层4上，所述第二栅极绝缘层6设有第二通孔212，所述第二通孔212的直径大于所述第一通孔211的直径；所述层间绝缘层8设置于所述第二栅极绝缘层6上，所述层间绝缘层8设有第三通孔213，所述第三通孔213的直径大于所述第二通孔212的直径；其中，所述第一通孔211、所述第二通孔212及所述第三通孔213依次贯通且共同形成所述倒梯形孔21。所述第一通孔211、所述第二通孔212及所述第三通孔213即为上文所述通孔，具有所述通孔所有技术特征。
请参阅图3所示，本发明还提供一种阵列基板100的制作方法，所述阵列基板100设有弯折区103，所述阵列基板100的制作方法包括步骤：
S1、制作衬底层1；
S2、在所述衬底层1上制作缓冲层2；
S3、在所述缓冲层2上制作介电绝缘层20，所述介电绝缘层20包括至少三层子绝缘层，且在每一子绝缘层内设有通孔，所述这些通孔相贯通且共同形成一倒梯形孔21，所述这些通孔的直径在所述介电绝缘层20内从下至上逐层递增；
S4、在所述介电绝缘层20上制作金属走线层9，所述金属走线层9所述介电绝缘层20上和所述倒梯形孔21的侧壁上，沿着所述倒梯形孔21的侧壁形成多个Z形弯折走线91，用于释放弯折应力防止走线断裂；以及
S5、在所述介电绝缘层20及所述金属走线层9上制作平坦层10，所述平坦层10填平所述倒梯形孔21。
值得说明的是，在实际生产过程中，由于在制作所述倒梯形孔21时会对所述缓冲层2具有一定蚀刻，所述被蚀刻掉一部分，所以所述金属走线层9会位于所述缓冲层2内。
请参阅图4所示，本实施例中，所述制作介电绝缘层20步骤S3具体包括步骤：
S31、在所述缓冲层2上制作第一栅极绝缘层4，并图案化形成第一通孔211；
S32、在所述第一栅极绝缘层4上制作第二栅极绝缘层6，并图案化形成第二通孔212，所述第二通孔212的直径大于所述第一通孔211的直径；以及
S33、在所述第二栅极绝缘层6上制作层间绝缘层8，并图案化形成第三通孔213，所述第三通孔213的直径大于所述第二通孔212的直径；
其中，所述第一通孔211、所述第二通孔212及所述第三通孔213依次贯通形成所述倒梯形孔21。
请参阅图3所示，本实施例中，在所述制作平坦层10步骤S5之后还包括步骤：
S6、在所述平坦层10上制作像素定义层12；以及
S7、在所述像素定义层12上制作支撑层13。
可以理解的是，所述阵列基板100还设有显示区101，请参阅图5所示，所述阵列基板100的制作方法还包括制作所述显示区101结构的步骤：
S10、制作衬底层1；
S20、在所述衬底层1上制作缓冲层2；
S30、在所述缓冲层2上制作薄膜晶体管层30；所述薄膜晶体管层30包括从下至上依次层叠设置的有源层3、第一栅极绝缘层4、第一金属层5、第二栅极绝缘层6、所述第二金属层7、层间绝缘层8及金属走线层9；其中所述第一金属层5作为栅极，所述第二金属层7用于与所述第一金属层5形成电容，所述金属走线层9与所述有源层3的两端掺杂区分段连接形成源极和漏极；
S40、在所述薄膜晶体管层30上制作平坦层10；
S50、在所述平坦层10上制作阳极层11；
S60、在所述阳极层11上制作像素定义层12；以及
S70、在所述像素定义层12上制作支撑层13。
本发明还提供一种显示面板，包括以上所述阵列基板100。本实施例中的显示面板可以为：可穿戴设备、手机、平板电脑、电视机、显示器、笔记本电脑、电子书、电子报纸、数码相框、导航仪等任何具有显示功能的产品或部件。其中可穿戴设备包括智能手环、智能手表、VR(Virtual Reality，即虚拟现实)等设备。
本发明的优点在于，本发明提出一种阵列基板、显示面板及阵列基板的制造方法，通过将所述金属走线层设置于所述介电绝缘层的倒梯形孔的侧壁上，从而在所述介电绝缘层的倒梯形孔的侧壁上形成多个Z形弯折走线，用于释放弯折应力防止走线断裂，并且节省了一道制作有机填充层的掩膜板工序，进而降低了制作难度和成本。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种阵列基板，其特征在于，在弯折区包括：
衬底层；
缓冲层，设置于所述衬底层上；
介电绝缘层，设置于所述缓冲层上，所述介电绝缘层包括至少三层子绝缘层，且在每一子绝缘层内设有通孔，所述这些通孔相贯通且共同形成一倒梯形孔，所述这些通孔的直径在所述介电绝缘层内从下至上逐层递增；
金属走线层，设置于所述介电绝缘层上和所述倒梯形孔的侧壁上，沿着所述倒梯形孔的侧壁形成多个Z形弯折走线，用于释放弯折应力防止走线断裂；以及
平坦层，设置于所述介电绝缘层及所述金属走线层上且填平所述倒梯形孔。
2.根据权利要求1所述的阵列基板，其特征在于，所述通孔的直径在所述介电绝缘层内从下至上呈等差数列的规律逐层递增。
3.根据权利要求1所述的阵列基板，其特征在于，所述通孔的横截面呈倒梯形。
4.根据权利要求3所述的阵列基板，其特征在于，所述通孔的侧壁与所述通孔的下底平面的夹角为40°-70°。
5.根据权利要求1所述的阵列基板，其特征在于，所述通孔的圆心位于同一直线上。
6.根据权利要求1所述的阵列基板，其特征在于，所述介电绝缘层的至少三层子绝缘层为：
第一栅极绝缘层，设置于所述缓冲层上，所述第一栅极绝缘层设有第一通孔；
第二栅极绝缘层，设置于所述第一栅极绝缘层上，所述第二栅极绝缘层设有第二通孔，所述第二通孔的直径大于所述第一通孔的直径；以及
层间绝缘层，设置于所述第二栅极绝缘层上，所述层间绝缘层设有第三通孔，所述第三通孔的直径大于所述第二通孔的直径；
其中，所述第一通孔、所述第二通孔及所述第三通孔依次贯通共同形成所述倒梯形孔。
7.根据权利要求1所述的阵列基板，其特征在于，所述金属走线层的材料为铜、铝、钼、钛中的一种或几种的堆栈组合。
8.一种阵列基板的制作方法，所述阵列基板设有弯折区，其特征在于，所述阵列基板的制作方法包括步骤：
制作衬底层；
在所述衬底层上制作缓冲层；
在所述缓冲层上制作介电绝缘层，所述介电绝缘层包括至少三层子绝缘层，且在每一子绝缘层内设有通孔，所述这些通孔相贯通且共同形成一倒梯形孔，所述这些通孔的直径在所述介电绝缘层内从下至上逐层递增；
在所述介电绝缘层上制作金属走线层，所述金属走线层设置于所述介电绝缘层上和所述倒梯形孔的侧壁上，沿着所述倒梯形孔的侧壁形成多个Z形弯折走线，用于释放弯折应力防止走线断裂；以及
在所述介电绝缘层及所述金属走线层上制作平坦层，所述平坦层填平所述倒梯形孔。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述制作介电绝缘层包括步骤：
在所述缓冲层上制作第一栅极绝缘层，并图案化形成第一通孔；
在所述第一栅极绝缘层上制作第二栅极绝缘层，并图案化形成第二通孔，所述第二通孔的直径大于所述第一通孔的直径；以及
在所述第二栅极绝缘层上制作层间绝缘层，并图案化形成第三通孔，所述第三通孔的直径大于所述第二通孔的直径；
其中，所述第一通孔、所述第二通孔及所述第三通孔依次贯通共同形成所述倒梯形孔。
10.一种显示面板，其特征在于，包括权利要求1-7中任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911233307.5A CN111106129A (zh) | 2019-12-05 | 2019-12-05 | 一种阵列基板、显示面板及阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911233307.5A CN111106129A (zh) | 2019-12-05 | 2019-12-05 | 一种阵列基板、显示面板及阵列基板的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111106129A true CN111106129A (zh) | 2020-05-05 |
Family
ID=70422028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911233307.5A Pending CN111106129A (zh) | 2019-12-05 | 2019-12-05 | 一种阵列基板、显示面板及阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111106129A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584554A (zh) * | 2020-05-06 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | 柔性阵列基板及显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108899340A (zh) * | 2018-06-29 | 2018-11-27 | 武汉华星光电半导体显示技术有限公司 | 柔性amoled显示面板及其制造方法 |
| CN109659320A (zh) * | 2018-12-14 | 2019-04-19 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及具有该阵列基板的显示装置 |
| CN109817675A (zh) * | 2019-01-30 | 2019-05-28 | 武汉华星光电半导体显示技术有限公司 | 柔性阵列基板、显示面板及制备方法 |
-
2019
- 2019-12-05 CN CN201911233307.5A patent/CN111106129A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108899340A (zh) * | 2018-06-29 | 2018-11-27 | 武汉华星光电半导体显示技术有限公司 | 柔性amoled显示面板及其制造方法 |
| CN109659320A (zh) * | 2018-12-14 | 2019-04-19 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及具有该阵列基板的显示装置 |
| CN109817675A (zh) * | 2019-01-30 | 2019-05-28 | 武汉华星光电半导体显示技术有限公司 | 柔性阵列基板、显示面板及制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584554A (zh) * | 2020-05-06 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | 柔性阵列基板及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109817675B (zh) | 柔性阵列基板、显示面板及制备方法 | |
| US11217642B2 (en) | Display panel, manufacturing method thereof, and display device | |
| US10748937B2 (en) | Substrate and manufacturing method thereof and display device | |
| US10985195B2 (en) | Array substrates and methods for manufacturing thereof and display screens | |
| US11043547B2 (en) | Display panel and display device having same | |
| CN111524902A (zh) | 一种柔性显示面板及其制备方法 | |
| WO2016141709A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN110112191B (zh) | 一种显示面板、显示装置及其制造方法 | |
| CN109378318B (zh) | 一种显示面板及其制作方法 | |
| US20150311409A1 (en) | Display panel and mother board including the same | |
| US20190393289A1 (en) | Display panel and method of manufacturing thereof | |
| US10916718B2 (en) | Flexible array substrate, method for manufacturing same, and display panel | |
| US20210327995A1 (en) | Display substrate and manufacturing method therefor, display panel, and display device | |
| JP2022534635A (ja) | フレキシブル表示パネル及びその製造方法 | |
| US11552263B2 (en) | Display substrate with adhesion-enhancing layers, manufacturing method thereof, and display device | |
| CN107579081B (zh) | 一种显示面板和显示装置 | |
| US10381382B2 (en) | Array substrate, method for manufacturing the same and display device | |
| US10276601B2 (en) | Display device | |
| CN110797352B (zh) | 显示面板及其制作方法、显示装置 | |
| CN109378339B (zh) | 具有应力缓解结构的显示面板及其制作方法 | |
| US11075229B2 (en) | Foldalbe display screen and method for manufacturing same | |
| CN111106129A (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| US9679924B2 (en) | Array substrate and manufacturing method thereof, display device | |
| CN111092055B (zh) | 显示面板的制备方法和显示面板 | |
| CN110783368B (zh) | 显示面板及其制造方法、显示终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200505 |
|
| RJ01 | Rejection of invention patent application after publication |