CN111104343A - 存储装置、操作存储装置的方法和非易失性存储器装置 - Google Patents

存储装置、操作存储装置的方法和非易失性存储器装置 Download PDF

Info

Publication number
CN111104343A
CN111104343A CN201910497126.7A CN201910497126A CN111104343A CN 111104343 A CN111104343 A CN 111104343A CN 201910497126 A CN201910497126 A CN 201910497126A CN 111104343 A CN111104343 A CN 111104343A
Authority
CN
China
Prior art keywords
memory
block
victim
data
neural network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910497126.7A
Other languages
English (en)
Other versions
CN111104343B (zh
Inventor
金炳喜
徐正旼
闵贤圭
梁承俊
黄珠荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111104343A publication Critical patent/CN111104343A/zh
Application granted granted Critical
Publication of CN111104343B publication Critical patent/CN111104343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

提供了一种存储装置、操作存储装置的方法和非易失性存储器装置。根据估计的有效页数量来执行垃圾收集。存储装置使用神经网络模型基于过去时间步骤和当前时间步骤中的每个处的有效页计数来估计未来时间处的有效页计数，并基于估计有效页计数从存储器块选择进行垃圾收集的牺牲块。具有最低估计有效页计数或估计有效页计数呈保持趋势的存储器块被选择作为牺牲块，或者估计有效页计数呈减小趋势的存储器块被排除在选择牺牲块之外。

Description

存储装置、操作存储装置的方法和非易失性存储器装置
本申请要求于2018年10月25日提交到韩国知识产权局的第10-2018-0128313号韩国专利申请的权益，该韩国专利申请的主题通过引用而包含于此。
技术领域
发明构思涉及电子装置，更具体地，涉及数据存储装置的配置和操作。
背景技术
现代电子装置种类繁多、范围广泛，它们提供许多不同的功能和能力。这些电子装置包括各种电路，其中各个电路在与其他电子电路通信的同时执行一个或更多个特定功能。
能够接收、存储和提供数据的电子装置(以下被称为“存储装置”)是许多现代产品的通用组件。存储装置可以以各种易失性和/或非易失性类型实现。
闪存是即使在没有施加电力的情况下也保持存储的数据的非易失性存储装置中的一种。使用闪存的存储装置(以下被称为“闪存装置”)通常以页为单位写入数据(或对数据进行编程)，但是以块为单位擦除数据。当将数据写入先前编程的存储器单元时，闪存装置在写入新数据之前擦除存储器单元。为了以特定物理特性有效地实现写入、读取和擦除操作，闪存装置使用一个或更多个存储器块管理方法以及相应的硬件、固件和/或软件。
例如，可以在闪存装置中使用存储器控制器来执行垃圾收集操作，以便分配或重新分配存储器空间(例如，所谓的“空闲块”)。在某些实施例中，垃圾收集是用于通过如下步骤来获得一个或更多个空闲块的操作：从一个或更多个“牺牲块”读取有效数据，将读取的数据移动(或复制)到一个或更多个“目标块”并擦除牺牲块。然而，执行传统的垃圾收集操作会花费相当多的时间，并且随着牺牲块的数量和/或大小的增大，垃圾收集操作的总效率降低。滞后的垃圾收集操作趋于降低闪存装置的整体性能。
发明内容
发明构思提供了使用估计有效页数量有效地执行垃圾收集的存储装置、方法和非易失性存储器装置。
根据发明构思的一方面，提供了一种操作存储装置的方法，存储装置包括非易失性存储器装置和控制非易失性存储器装置的存储器控制器。所述方法包括：使用基于每个存储器块的有效页计数训练的神经网络模型来估计每个存储器块的有效页计数，存储器块在非易失性存储器装置中存储数据；基于每个存储器块的估计有效页计数从存储器块选择牺牲块，牺牲块进行垃圾收集；以及对牺牲块执行垃圾收集。
根据发明构思的另一方面，提供了一种存储装置，所述存储装置包括：非易失性存储器装置，包括存储数据的存储器块；以及存储器控制器，被配置为使用神经网络模型估计每个存储器块的有效页计数，并基于每个存储器块的估计有效页计数从存储器块选择牺牲块，基于每个存储器块的有效页计数来训练神经网络模型，牺牲块进行垃圾收集。
根据发明构思的又一方面，提供了一种非易失性存储器装置，所述非易失性存储器装置包括：存储器单元阵列，包括存储数据的存储器块；以及控制逻辑块，被配置为控制要对牺牲块执行的垃圾收集，基于从神经网络模型提供的估计有效页计数来从存储器块选择牺牲块，神经网络模型是基于存储器块的有效页计数训练的。
附图说明
通过下面结合附图的详细描述，将更清楚地理解发明构思的实施例，在附图中：
图1是包括在根据发明构思的实施例的存储装置中的存储器系统的框图；
图2是图1中的存储器控制器的框图；
图3是图1中的存储器装置的框图；
图4是图3中的第一存储器块的等效电路图；
图5是图3中的第一存储器块的示例性透视图；
图6是图2中的垃圾收集模块的图；
图7A和图7B是示出图6中的模型输入特征管理器模块中收集的信息的图；
图8是图6中的神经网络模型的示例的图；
图9A、图9B、图9C、图9D、图9E和图9F(统称为图9A至图9F)是进一步地且概念性地示出图8的神经网络模型的操作的相应的图；
图10和图11是根据发明构思的实施例的垃圾收集操作的流程图；
图12是示出根据图10和图11的垃圾收集操作执行垃圾收集的过程的图；
图13示出了针对图12的垃圾收集操作的比较示例；以及
图14是根据发明构思的实施例基于有效页的估计数量执行的垃圾收集操作应用于固态驱动器(SSD)系统的示例的框图。
具体实施方式
图1是包括存储器控制器110和存储器装置120的存储器系统100的总体框图。存储器装置120可以是诸如闪存装置的非易失性存储装置。可选择地，存储器装置120可以是电阻式存储装置，诸如，电阻式随机存取存储器(ReRAM)、磁RAM(MRAM)或相变RAM(PRAM)。在下文中描述的实施例中，假设存储器装置120是包括NAND或NOR闪存单元的闪存装置。
存储器控制器110和存储器装置120可以集成到单个半导体装置中。在一些实施例中，存储器系统100可以实现为嵌入在存储装置中的内部存储器，并且可以包括例如嵌入式通用闪存(UFS)存储器装置、嵌入式多媒体卡(eMMC)或固态驱动器(SSD)。在一些实施例中，存储器系统100可以实现为可去除地安装在存储装置中的外部存储器，并且可以包括例如UFS存储器卡、紧凑型闪存(CF)、安全数字(SD)、微型SD、小型SD(mini-SD，也被称为迷你SD)、极限数字(xD)或记忆棒。
存储器控制器110可以用于响应于来自主机(未示出)的读取数据请求REQ从存储器装置120读取数据。存储器控制器110还可以用于响应于来自主机的写入数据请求REQ将数据编程(或写入)到存储器装置120。也就是说，存储器控制器110可以通过向存储器装置120提供适当的命令CMD、地址ADDR和/或控制信号CTRL而不同地用于控制与存储器装置120的编程(或写入)操作、读取操作和/或擦除操作相关的执行。另外，将要写入和/或读取的数据DATA在存储器控制器110与存储器装置120之间接收/发送。
在其中存储器装置120是闪存装置的某些实施例中，存储器控制器110可以包括闪存转换层(FTL)115。FTL 115可以包括用于管理存储器装置120的编程、读取和擦除操作的系统软件(或固件)。当存储器系统100通电时，可以将FTL 115加载到存储器控制器110的工作存储器220(图2)。包括在FTL 115中的固件可以通过存储器控制器110中的处理单元210(在图2中)来运行。
FTL 115可以用于将逻辑地址(例如，与从主机接收的数据访问请求REQ相关的逻辑地址)转换成对应的物理地址。然后可以向存储器装置120提供该物理地址。此外，FTL115可以在某些存储器管理操作期间使用(或引用)。存储器系统管理操作可以根据存储器装置120的指定存储器单元区域(例如，芯片、块和/或页)来执行。例如，FTL 115可以对存储器装置120中包括的存储器单元阵列122的块执行垃圾收集和/或坏块管理。
出于本描述的目的，假设存储器单元阵列122包括大量NAND型闪存单元。存储器单元阵列122可以在某些实施例中实施为包括布置在多个NAND串中的存储器单元的三维(3D)存储器单元阵列。在下文中将参照图4和图5以一些附加细节来描述这些示例。
3D存储器单元阵列可以在存储器单元阵列的至少一个物理层级处单片地形成，存储器单元阵列具有布置在硅基底上的有源区和形成在基底上或基底中的电路，该电路参与存储器单元的操作。术语“单片(的)”意味着阵列的每一层级的层直接堆叠在阵列的在下面的层级的层上。在一些实施例中，3D存储器单元阵列包括在垂直方向上布置的NAND串，使得至少一个存储器单元位于另一存储器单元上。所述至少一个存储器单元可以包括电荷捕获层。美国专利号7,679,133；8,553,466；8,654,587和8,559,235以及公布的美国专利申请号2011/0233648公开了3D存储器阵列的示例性结构，其中3D存储器阵列包括多个层级，并且根据层级共用字线和/或位线。这些文件的主题通过引用包括于此。
图2是进一步示出图1的存储器控制器110的一个示例的框图。这里，存储器控制器110包括处理单元210、工作存储器220、主机接口(I/F)230、存储器I/F 240和只读存储器(ROM)250。处理单元210可以包括中央处理单元(CPU)或微处理器，并且可以控制存储器控制器110的全部操作。处理单元210可以运行加载到工作存储器220的固件以控制存储器控制器110。
存储器控制器110可以通过各种标准接口与外部主机通信。主机I/F 230提供主机与存储器控制器110之间的接口。标准接口可以包括高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机系统接口(SCSI)、串行附属SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)、电气和电子工程师协会(IEEE)1394、通用串行总线(USB)、SD卡接口、MMC接口、eMMC接口、UFS接口、CF卡接口等。
存储器I/F 240提供与存储器装置120的功能接口。例如，可以通过存储器接口240将写入数据发送到存储器装置120，并且可以通过存储器接口240从存储器装置120接收读取数据。存储器接口240可以向存储器装置120提供命令CMD、地址ADDR和/或控制信号CTRL，并且从存储器装置120接收返回的各种数据。然后，可以向存储器控制器110的其他组件提供这样的数据。
ROM 250可以用于存储代码数据，所述代码数据对于采用存储器系统100的存储装置的初始化启动是必需的。工作存储器220可以使用各种类型的存储器来实现。例如，工作存储器220可以包括高速缓冲存储器、动态RAM(DRAM)、静态RAM(SRAM)、PRAM和闪存装置中的至少一种。
存储器控制器110还可以包括图2中未示出的各种组件。例如，存储器控制器110还可以包括：缓冲存储器，用于在写/读操作期间临时存储数据；缓冲器控制模块，控制缓冲器存储器；命令生成模块，响应于来自主机的数据访问请求产生用于控制存储器操作的命令；命令队列，存储多个命令等。
主机管理数据的单元可以与存储器装置120管理数据的单元不同。例如，主机可以以逐扇区为基础地写入和读取数据，而存储器装置120可以以逐页为基础地写入和读取数据，其中页的大小可以大于扇区的大小。因此，在写入操作期间，缓冲器控制模块可以将从主机接收的数据扇区分组为数据页，使得页数据可以被有效地写入存储器装置120。
上面参照图1描述的FTL 115可以加载到工作存储器220。作为执行垃圾收集的固件，FTL 115可以包括垃圾收集模块600，垃圾收集模块600可以用于通过将有效页数据从牺牲块复制到目标块然后擦除牺牲块以创建空闲块来获得(或获取)空闲块。在某些实施例中，垃圾收集模块600可以根据由固件实现的各种功能而包括垃圾收集触发模块610、垃圾收集管理器模块620、牺牲块选择模块630以及模型输入特征管理器模块640。下面将参照图6以一些附加细节描述垃圾收集模块600的一个示例。
存储器控制器110可以用于使用垃圾收集模块600来控制存储器装置120的垃圾收集。例如，存储器控制器110可以使用神经网络模型800估计第一存储器块BLK1至第n存储器块BLKn(在图3中)中的有效页数量，所述神经网络模型800已经(例如)使用第一存储器块BLK1至第n存储器块BLKn中的有效页数量来进行训练。这里，第一存储器块BLK1至第n存储器块BLKn包括在存储器装置120中。
存储器控制器110可以基于第一存储器块BLK1至第n存储器块BLKn中的每个中的估计有效页数量，来选择牺牲块以从第一存储器块BLK1至第n存储器块BLKn进行垃圾收集。例如，存储器控制器110可以选择第一存储器块BLK1至第n存储器块BLKn之中具有最低的估计有效页数量的存储器块作为牺牲块。当选择牺牲块时，存储器控制器110可以排除第一存储器块BLK1至第n存储器块BLKn之中具有估计有效页数量趋于减小的存储器块。存储器控制器110可以在第一存储器块BLK1至第n存储器块BLKn之中选择具有估计有效页数量被保持的存储器块作为牺牲块。
存储器控制器110可以以这样的方式控制垃圾收集：将所选择的牺牲块中的有效页的数据复制到目标块并且擦除牺牲块。
图3是进一步示出图1的存储器装置120的一个示例的框图。参照图3，存储器装置120可以包括存储器单元阵列122、地址解码器123、控制逻辑块124、页缓冲器125、输入/输出(I/O)电路126和电压发生器127。尽管未示出，但是存储器装置120还可以包括I/O接口。
存储器单元阵列122可以连接到字线WL、串选择线SSL、地选择线GSL和位线BL。存储器单元阵列122可以经由字线WL、串选择线SSL和地选择线GSL连接到地址解码器123，并且经由位线BL连接到页缓冲器125。存储器单元阵列122可以包括第一存储器块BLK1至第n存储器块BLKn。
第一存储器块BLK1至第n存储器块BLKn中的每个可以包括多个存储器单元和多个选择晶体管。存储器单元可以连接到字线WL，并且选择晶体管可以连接到串选择线SSL或地选择线GSL。第一存储器块BLK1至第n存储器块BLKn中的每个中的存储器单元可以包括存储1比特数据的单级单元或存储M比特数据的多级单元，其中M大于1。
地址解码器123可以选择存储器单元阵列122的第一存储器块BLK1至第n存储器块BLKn中的一个，选择所选择的存储器块的字线WL中的一条，并选择串选择线SSL中的一条。
控制逻辑块124可以基于命令CMD、地址ADDR和控制信号CTRL输出用于对存储器单元阵列122执行编程、读取和擦除操作的各种控制信号。控制逻辑块124可以向地址解码器123提供行地址X-ADDR，向页缓冲器125提供列地址Y-ADDR，并且向电压发生器127提供电压控制信号CTRL_Vol。
控制逻辑块124可以对基于第一存储器块BLK1至第n存储器块BLKn中的每个中的有效页数量而从第一存储器块BLK1至第n存储器块BLKn中选择的牺牲块执行垃圾收集，所述有效页数量是由存储器控制器110的神经网络模型800估计的。
当存储器控制器110选择第一存储器块BLK1至第n存储器块BLKn之中具有最低的估计有效页数量的存储器块作为牺牲块时，控制逻辑块124可以通过将牺牲块中的有效页的数据复制到目标块并擦除牺牲块来执行垃圾收集。
对于在第一存储器块BLK1至第n存储器块BLKn之中之前已经从牺牲块选择排除并且具有估计有效页数量趋于减小的存储器块，当存储器控制器110因该存储器块的有效页数量为0而选择其作为牺牲块时，控制逻辑块124可以通过擦除牺牲块来执行垃圾收集。
当存储器控制器110在第一存储器块BLK1至第n存储器块BLKn之中选择具有保持的估计有效页数量的存储器块作为牺牲块时，控制逻辑块124可以通过将牺牲块中的有效页的数据复制到目标块并擦除牺牲块来执行垃圾收集。
页缓冲器125可以根据操作模式操作为写入驱动器或感测放大器。在读取操作中，页缓冲器125可以在控制逻辑块124的控制下感测所选择的存储器单元的位线BL。已感测的数据可以存储在页缓冲器125中包括的锁存器中。页缓冲器125可以在控制逻辑块124的控制下，将存储在锁存器中的数据转存到I/O电路126。
I/O电路126可以临时存储经由I/O线I/O从存储器装置120的外部接收的命令CMD、地址ADDR、控制信号CTRL和数据DATA。I/O电路126可以临时存储存储器装置120的读取数据，并且在预定时间点经由I/O线I/O输出读取数据。
电压发生器127可以基于电压控制信号CTRL_Vol产生用于对存储器单元阵列122执行编程、读取和擦除操作的各种电压。也就是说，电压发生器127可以产生字线电压VWL，例如，编程电压、读取电压、通过电压、擦除验证电压或编程验证电压。电压发生器127还可以基于电压控制信号CTRL_Vol产生串选择线电压和地选择线电压。另外，电压发生器127可以产生要提供到存储器单元阵列122的擦除电压。
图4是图3中所示的第一存储器块BLK1的等效电路图。参照图4，第一存储器块BLK1可以包括NAND串NS11至NS33、字线WL1至WL8、位线BL1至BL3、地选择线GSL1至GSL3、第一串选择线SSL1至第三串选择线SSL1至SSL3以及共源极线CSL。每个NAND串(例如，NS11)可以包括串联连接的串选择晶体管SST、多个存储器单元MC和地选择晶体管GST。串选择晶体管SST连接到与其对应的第一串选择线SSL1。地选择晶体管GST连接到与其对应的地选择线GSL1。串选择晶体管SST连接到与其对应的位线BL1。地选择晶体管GST连接到共源极线CSL。
在NAND串NS11至NS33之中，第一行中的NAND串NS11、NS12和NS13共同地连接到第一串选择线SSL1，并且可以构成第一平面。第二行中的NAND串NS21、NS22和NS23共同地连接到第二串选择线SSL2，并且可以构成第二平面。第三行中的NAND串NS31、NS32和NS33共同地连接到第三串选择线SSL3，并且可以构成第三平面。在当前实施例中，第一存储器块BLK1示出了连接到三条位线BL1至BL3的三个平面。
存储器单元MC分别连接到字线WL1至WL8。连接到一条字线并同时编程的一组存储器单元MC被称为页。第一存储器块BLK1可以包括多个页。在实施例中，多个页可以连接到单条字线。在距共源极线CSL特定高度处的字线(例如，字线WL4)可以共同地连接到三个页。
同时，每个存储器单元MC可以存储一比特或至少两比特数据。能够存储一比特数据的存储器单元被称为单级单元(SLC)或单比特单元。能够存储至少两比特数据的存储器单元被称为多级单元(MLC)。在2比特MLC的情况下，在单个物理页中可以存储两页数据。例如，在连接到字线WL4的存储器单元中可以存储六页数据。
第一存储器块BLK1中的NAND串的行数和列数可以增大或减小。当NAND串的行数改变时，平面的数量可以改变。当NAND串的列数改变时，连接到NAND串的列的位线的数量和连接到单条串选择线的NAND串的数量可以改变。NAND串的高度可以增大或减小。例如，堆叠在每个NAND串中的存储器单元的数量可以增大或减小。
图5是图3中所示的第一存储器块BLK1的示例性透视图。参照图5，第一存储器块BLK1垂直地形成在基底SUB上。基底SUB具有第一导电类型(例如，p型)。掺杂有第二导电类型(例如，n型)杂质的共源极线CSL设置在基底SUB中以在第一方向“Y”上延伸。绝缘层IL设置在基底SUB上并且在两个相邻的共源极线CSL之间。绝缘层IL在第一方向“Y”上延伸并在第三方向“Z”上顺序地设置。绝缘层IL在第三方向“Z”上间隔一定距离。在第三方向“Z”上贯穿绝缘层IL的柱P在基底SUB上并且在两个相邻的共源极线CSL之间顺序地布置在第一方向“Y”上。例如，柱P可以与基底SUB接触，贯穿绝缘层IL。详细地，每个柱P的表面层S可以包括具有第一导电类型的硅材料并且可以用作沟道区。每个柱P的内层I可以包括诸如氧化硅的绝缘材料或气隙。
电荷存储层CS在两个相邻的共源极线CSL之间的区域中沿绝缘层IL、柱P和基底SUB的暴露表面设置。电荷存储层CS可以包括隧道绝缘层、电荷捕获层和阻挡绝缘层。诸如选择线(例如，GSL和SSL)的栅电极GE以及字线WL1至WL8设置在电荷存储层CS的暴露表面上并且在两个相邻的共源极线CSL之间的区域中。漏极接触件DR设置在每个柱P上。例如，漏极接触件DR可以包括掺杂有第二导电类型杂质的硅材料。位线BL1至BL3设置在漏极接触件DR上。位线BL1至BL3在第二方向“X”上延伸并且在第一方向“Y”上间隔一定距离。
图6是进一步示出图2的垃圾收集模块600的一个示例的框图。参照图6，垃圾收集模块600可以包括垃圾收集触发模块610、垃圾收集管理器模块620、牺牲块选择模块630和模型输入特征管理器模块640。
垃圾收集触发模块610可以用于对包括在存储器装置120的存储器单元阵列122(图3中)中的第一存储器块BLK1至第n存储器块BLKn之中的空闲块的数量进行计数。垃圾收集触发模块610还可以用于通过使(或触发)存储器控制器110进入垃圾收集模式(以下称为“GC模式”)来确定操作存储器系统100的点而获取一个或更多个空闲块。例如，当空闲块的数量低于给定的第一垃圾收集阈值(在下文被称为“第一GC阈值”)时，垃圾收集触发模块610可以使用垃圾收集管理器模块620触发GC模式。
在某些实施例中，当存储器系统100进入GC模式时，可以暂时中断由存储器装置120执行的数据访问操作(例如，读取、写入和/或擦除操作)。因此，垃圾收集触发模块610可以用于经由主机I/F 230通知主机存储器系统已进入GC模式。
在GC模式下，垃圾收集管理器模块620可以选择至少一个牺牲块以进行垃圾收集。垃圾收集管理器模块620还可以用于选择至少一个目标块。垃圾收集管理器模块620可以将有效页的数据从牺牲块复制到目标块，然后擦除牺牲块。垃圾收集管理器模块620可以选择从牺牲块选择模块630提供的在第一存储器块BLK1至第n存储器块BLKn之中被预测为具有低垃圾收集“成本”(例如，时间和/或所需资源)的存储器块。
垃圾收集管理器模块620可以选择比目标块多的牺牲块来获取一个或更多个空闲块。例如，可以选择三个牺牲块和两个目标块，并且可以将来自有效页的数据从三个牺牲块复制到两个目标块。在复制三个牺牲块的有效数据之后擦除三个牺牲块，因此，可以获取至少一个块。
垃圾收集管理器模块620可以在GC模式期间请求要从牺牲块选择模块630选择的牺牲块。响应于垃圾收集管理器模块620的请求，牺牲块选择模块630可以从第一存储器块BLK1至第n存储器块BLKn之中预测具有低(或最低)垃圾收集成本的存储器块。牺牲块选择模块630可以基于存储器系统100(在图1中)的内部信息来预测具有低垃圾收集成本的存储器块。可以不同地推导出这样的内部信息，但是在某些实施例中，内部信息将从存储器系统100或存储器系统100的组件执行的先前数据处理操作推导出。例如，可以从模型输入特征管理器模块640提供存储器系统100的内部信息。
在某些实施例中，牺牲块选择模块630可以使用神经网络模型800来预测第一存储器块BLK1至第n存储器块BLKn之中具有低垃圾收集成本的存储器块。神经网络模型800可以生成神经网络、学习神经网络、基于输入数据执行操作并基于操作结果获得训练数据，或者提供与训练数据对应的输出数据。
例如，作为输入数据，可以将针对第一存储器块BLK1至第n存储器块BLKn中的每个在若干过去时间步骤中的每个(例如，“t-2”和“t-1”，假定当前时间步骤为“t”)处的有效页数量输入到神经网络模型800。作为响应，神经网络模型800可以将针对第一存储器块BLK1至第n存储器块BLKn中的每个的估计有效页数量作为输出数据进行提供。将参照图8以一些附加细节描述神经网络模型800的一个示例。
牺牲块选择模块630可以基于从神经网络模型800输出的针对第一存储器块BLK1至第n存储器块BLKn中的每个的估计有效页数量，来预测具有低垃圾收集成本的存储器块。牺牲块选择模块630可以通知垃圾收集管理器模块620具有低垃圾收集成本的存储器块为牺牲块。
牺牲块选择模块630可以从模型输入特征管理器模块640请求存储器系统100的内部信息(用作GC模式下的神经网络模型800的输入数据)。模型输入特征管理器模块640可以收集存储器系统100的内部信息。模型输入特征管理器模块640可以周期性地收集与由存储器系统100执行的先前执行的(或“先前的”)数据处理(例如，写入、读取、擦除或修改操作)关联的内部信息。
参照图7A，模型输入特征管理器模块640可以收集针对存储器装置120的第一存储器块BLK1至第n存储器块BLKn中的每个的有效页数量(可以被称为有效页计数(VPC))、表示SSD的读取IOPS的平均数量的平均读取每秒I/O操作数(IOPS)、表示SSD的写入IOPS的平均数量的平均写入IOPS、表示SSD的读取请求的平均数据大小的平均读取IO大小、表示SSD的写入请求的平均数据大小的平均写入IO大小、SSD的读取吞吐量、SSD的写入吞吐量、SSD的空闲块计数等。
此外，如图7B中进一步所示，模型输入特征管理器模块640可以存储针对第一存储器块BLK1至第n存储器块BLKn中每个在若干过去时间步骤(例如，“t-2”和“t-1”和当前时间步骤“t”)中的每个处的VPC。换句话说，模型输入特征管理器模块640可以跨过由时段“t”测量的一系列间隔而存储针对第一存储器块BLK1至第n存储器块BLKn中的每个的VPC。
模型输入特征管理器模块640可以响应于牺牲块选择模块630的请求，将收集的存储器系统100的内部信息作为神经网络模型800的输入数据进行提供。
图8是进一步示出图6的神经网络模型800的操作的一个示例中的概念图。参照图8，神经网络模型800可以具有各种架构，包括例如输入层、一个或更多个隐藏层以及输出层。神经网络模型800可以基于输入数据(例如，I1和I2)执行操作，以便生成输出数据(例如，O1和O2)。可以通过执行基于输入数据的操作来训练神经网络模型800。在训练神经网络模型800时，输入数据可以被认为是训练数据。
神经网络模型800可以是均包括至少两个隐藏层的深度神经网络(DNN)或n层神经网络。因此，神经网络模型800可以是包括输入层2、第一隐藏层3和第二隐藏层4以及输出层5的DNN。DNN可以包括卷积神经网络(CNN)、递归神经网络(RNN)、深信念网络、受限玻尔兹曼机等，但不限于此。
当神经网络模型800具有DNN架构时，因为神经网络模型800具有用于获得有效信息的许多层，所以神经网络模型800能够处理复杂数据集。尽管神经网络模型800具有四层(即，图8中的输入层2、第一隐藏层3和第二隐藏层4以及输出层5)，但这仅是示例，并且神经网络模型800可以包括更少层或更多层。另外，神经网络模型800可以包括除图8中所示的层架构之外的其他各种类型的层架构。
在神经网络模型800中包括的输入层2、第一隐藏层3和第二隐藏层4以及输出层5中的每个可以包括多个神经元。神经元可以指被称为处理元件(PE)、处理单元或类似术语的人工节点。例如，输入层2可以包括两个神经元(或节点)，第一隐藏层和第二隐藏层中的每个可以包括三个神经元(或节点)。然而，这仅是示例，并且包括在神经网络模型800中的层可以包括各种数量的神经元(或节点)。
包括在神经网络模型800中的不同层中包括的神经元可以彼此连接并且彼此交换数据。神经元可以从其他神经元接收数据，对数据执行操作并将操作结果输出到其他神经元。
每个神经元(或节点)的输入和输出可以分别称为输入激活(input activation)和输出激活(output activation)。换句话说，激活(activation)可以是同时与后续层中包括的神经元的输入和神经元的输出对应的参数。每个神经元可以基于从前一层中包括的神经元接收的激活和权重来确定其自身的激活。权重是用于计算神经元中的输出激活的参数，并且可以是分配到神经元之间的连接关系的值。
每个神经元可以由接收输入并提供激活的神经处理单元(或神经PE)处理。每个神经元的输入和输出可以彼此映射。例如，σ可以是激活函数，
Figure BDA0002088990540000131
可以是用于从第i-1层中的第k神经元连接到第i层中的第j神经元的权重，
Figure BDA0002088990540000132
可以是第i层中的第j神经元的偏差值，
Figure BDA0002088990540000133
可以是第i层中的第j神经元的激活，并且可以被称为后激活。后激活
Figure BDA0002088990540000134
可以使用等式1来计算：
Figure BDA0002088990540000135
如图8中所示，第一隐藏层3中的第一神经元的后激活可以表示为
Figure BDA0002088990540000136
后激活
Figure BDA0002088990540000137
可以具有根据等式1的值
Figure BDA0002088990540000138
换句话说，后激活可以是通过将激活函数应用于从前一层接收的激活的总和而获得的值。然而，等式1仅是解释用于处理神经网络中的数据的激活和权重而提供的示例，并且实施例不限于此。
如上所述，许多数据集在彼此连接的多个神经元之间交换，并且在神经网络模型800中从一层到另一层经历许多操作。可以通过这些操作来训练神经网络模型800，并且可以基于训练来优化权重和偏差。
返回到图8中所示的当前实施例，神经网络模型800可以将针对第一存储器块BLK1至第n存储器块BLKn中的每个在时间步骤“t-2”、“t-1”和“t”中的每个处的VPC作为输入数据I1和I2输入到输入层2。然后，神经网络模型800可以基于针对第一存储器块BLK1至第n存储器块BLKn中的每个在每个时间步骤处的VPC执行操作，通过所述操作获得训练数据，并提供与训练数据对应的输出数据。以这种方式，神经网络模型800的输出数据可以用于表示针对第一存储器块BLK1至第n存储器块BLKn中的每个在未来时间步骤(例如，“t+1”)处的估计VPC。
神经网络模型800可以基于所执行的神经网络操作而包括每个神经元的参数(例如，诸如权重和偏差的各种数据)。通过神经网络模型800的重复训练，可以提供参数使得神经网络模型800可以更准确地计算关于给定输入(即，第一存储器块BLK1至第n存储器块BLKn中的每个的VPC)的输出(即，第一存储器块BLK1至第n存储器块BLKn中的每个的估计VPC)。
在实施例中，神经网络模型800的参数可以包括例如表示存储器系统100的数据处理操作的SSD的平均读取IOPS、平均写入IOPS、平均读取IO大小、平均写入IO大小、读取吞吐量、写入吞吐量和空闲块计数等。
例如，当SSD的平均读取IOPS、平均写入IOPS、平均读取IO大小、平均写入IO大小、读取吞吐量或写入吞吐量增大时，由神经网络模型800针对第一存储器块BLK1到第n存储器块BLKn中的每个估计的VPC可以趋于减小。当SSD的空闲块计数减小时，由神经网络模型800针对第一存储器块BLK1到第n存储器块BLKn中的每个估计VPC也可以趋于减小。
图9A、图9B、图9C、图9D、图9E和图9F(统称为图9A至图9F)是进一步示出图8的神经网络模型800的操作的相应概念图。
参照图9A，神经网络模型800可以具有针对第一存储器块BLK1至第n存储器块BLKn中的每个在过去时间步骤“t-2”和“t-1”以及当前时间步骤“t”中的每个处的VPC以及神经网络模型800的参数(诸如SSD的平均读取IOPS、平均写入IOPS、平均读取IO大小、平均写入IO大小、读取吞吐量、写入吞吐量或空闲块计数)作为输入，执行操作，通过所述操作获得训练数据，并提供第一存储器块BLK1至第n存储器块BLKn中的每个在未来时间步骤“t+1”处的估计VPC作为与训练数据对应的输出数据。第一存储器块BLK1至第n存储器块BLKn中的每个在未来时间步骤“t+1”处的估计VPC可以趋于随时间非线性地减小。
参照图9B，神经网络模型800可以提供第一存储器块BLK1至第n存储器块BLKn之中的第一存储器块BLK1的估计VPC。例如，假设第一存储器块BLK1在过去时间步骤“t-2”和“t-1”和当前时间步骤“t”处的VPC分别为2000、1500和1000，如图7B中所示。神经网络模型800可以具有2000、1500和1000的VPC作为输入数据，基于输入数据(即，2000、1500和1000)执行操作，通过所述操作获得训练数据，并提供500作为与训练数据对应的输出数据。输出数据500表示第一存储器块BLK1在未来时间步骤“t+1”处的估计VPC。
类似于提供针对第一存储器块BLK1的估计VPC，神经网络模型800还可以提供关于其他存储器块BLK2至BLKn中的每个的估计VPC。
参照图9C，神经网络模型800可以具有其他存储器块BLK2至BLKn中的每个在过去时间步骤“t-2”和“t-1”以及当前时间步骤“t”中的每个处的VPC作为输入，执行操作，通过所述操作获得训练数据，并提供其他存储器块BLK2至BLKn中的每个在未来时间步骤“t+1”处的估计VPC作为与训练数据对应的输出数据。
例如，神经网络模型800可以具有分别在过去时间步骤“t-2”和“t-1”以及当前时间步骤“t”处的1300、1400和1500的VPC作为输入数据，基于输入数据执行操作，通过所述操作获得训练数据，并且提供1600(即，第二存储器块BLK2的在未来时间步骤“t+1”处的估计VPC)作为与训练数据对应的输出数据。神经网络模型800可以具有分别在过去时间步骤“t-2”和“t-1”以及当前时间步骤“t”处的5000、5000和5000的VPC作为输入数据，基于所述输入数据执行操作，通过所述操作获得训练数据，并且提供5000(即，第三存储器块BLK3的在未来时间步骤“t+1”处的估计VPC)作为与训练数据对应的输出数据。
神经网络模型800可以针对第一存储器块BLK1至第n存储器块BLKn中的每个在过去时间步骤“t-2”和“t-1”以及当前时间步骤“t”处的VPC进行重复训练，在未来时间步骤“t+1”处的估计VPC(其与第一存储器块BLK1至第n存储器块BLKn中的每个的训练数据对应)可以示出增大、减小或者保持的趋势。
参照图9D，神经网络模型800可以预测第一存储器块BLK1的VPC随着时间从过去时间步骤“t-2”和“t-1”到当前时间步骤“t”和未来时间步骤“t+1”而趋于从2000减小到1500、1000和500。
参照图9E，神经网络模型800可以预测第二存储器块BLK2的VPC随着时间从过去时间步骤“t-2”和“t-1”到当前时间步骤“t”和未来时间步骤“t+1”而趋于从1300增大到1400、1500和1600。
参照图9F，神经网络模型800可以预测随着时间从过去时间步骤“t-2”和“t-1”到当前时间步骤“t”和未来时间步骤“t+1”，第三存储器块BLK3的VPC趋于保持在5000。
神经网络模型800可以基于第一存储器块BLK1至第n存储器块BLKn中的每个的估计VPC和/或估计VPC的减小、增大或保持趋势，来确定第一存储器块BLK1至第n存储器块BLKn中的每个的垃圾收集成本。
在实施例中，神经网络模型800可以确定第一存储器块BLK1至第n存储器块BLKn之中具有最低估计VPC的存储器块具有低(或最低)垃圾收集成本并且可以选择所述存储器块作为牺牲块。
在实施例中，当从第一存储器块BLK1至第n存储器块BLKn中选择牺牲块时，神经网络模型800可以排除估计VPC呈减小的趋势的存储器块。由于存储器块的具有减小的趋势的估计VPC将随着时间进一步减小，因此可以通过选择牺牲块时排除所述存储器块来减小垃圾收集成本。
在实施例中，神经网络模型800可以在第一存储器块BLK1至第n存储器块BLKn之中选择估计VPC呈保持趋势的存储器块作为牺牲块。具有保持趋势的估计VPC的存储器块可以具有用户不经常访问的存储的冷数据。在这种情况下，当存储冷数据的存储器块被选择为牺牲块并且通过进行垃圾收集而成为空闲块时，可以减小垃圾收集成本。
图10和图11是总结可由存储器系统100执行的垃圾收集操作的相应流程图。结合图1、图2和图3参照图10，在操作S1010中，存储器控制器110可以从主机接收写入请求。
在操作S1020中，响应于主机的写入请求，存储器控制器110可以对在存储器装置120的存储器单元阵列122中包括的第一存储器块BLK1至第n存储器块BLKn之中的空闲块的数量进行计数。在操作S1020中，存储器控制器110可以使用垃圾收集触发模块610将计数结果(即，空闲块计数)与第一GC阈值GC_THRESHOLD1进行比较。
在实施例中，可以周期性执行操作S1020，或者可以在满足特定条件(诸如主机的写入请求)时执行操作S1020。可以对第一GC阈值GC_THRESHOLD1进行改变或修改。
当在操作S1020中空闲块计数大于第一GC阈值GC_THRESHOLD1时，可以执行操作S1070。在操作S1070中，存储器控制器110可以关于主机的写入请求控制要对存储器装置120的第一存储器块BLK1至第n存储器块BLKn执行的写入操作。
当在操作S1020中空闲块计数小于第一GC阈值GC_THRESHOLD1时，可以执行操作S1030。在操作S1030中，存储器控制器110可以在GC模式下进行操作。在GC模式下，存储器控制器110可以将来自模型输入特征管理器模块640的存储器系统100的内部信息加载到牺牲块选择模块630。存储器控制器110可以将存储器系统100的内部信息(诸如第一存储器块BLK1至第n存储器块BLKn中的每个的VPC以及SSD的平均读取IOPS、平均写入IOPS、平均读取IO大小、平均写入IO大小、读取吞吐量、写入吞吐量和空闲块计数)加载到牺牲块选择模块630。
在操作S1040中，如图9C中所示，存储器控制器110可以使用神经网络模型800估计第一存储器块BLK1至第n存储器块BLKn中的每个的VPC。
在操作S1050中，存储器控制器110可以基于从神经网络模型800输出的第一存储器块BLK1至第n存储器块BLKn中的每个的估计VPC，选择具有低垃圾收集成本的存储器块作为牺牲块。操作S1050可以包括在图11中进一步示出的实施例中的由牺牲块选择模块630执行的操作S1110至S1130。
在操作S1110中，牺牲块选择模块630可以确定第一存储器块BLK1至第n存储器块BLKn之中具有最低估计VPC的存储器块具有低垃圾收集成本并且可以选择该存储器块作为牺牲块。
在操作S1120中，当从第一存储器块BLK1至第n存储器块BLKn选择牺牲块时，牺牲块选择模块630可以排除估计VPC呈减小趋势的存储器块。
在操作S1130中，牺牲块选择模块630可以在第一存储器块BLK1至第n存储器块BLKn之中选择估计VPC呈保持趋势的存储器块作为牺牲块。
存储器控制器110可以通过操作S1110至操作S1130选择具有低垃圾收集成本的存储器块作为牺牲块，并且可以在操作S1060中向垃圾收集管理器模块620通知所选择的牺牲块。
在操作S1060中，存储器控制器110可以使用垃圾收集管理器模块620通过将有效页的数据从牺牲块复制到目标块并擦除牺牲块来获取单个空闲块。此后，在操作S1070中，存储器控制器110可以关于主机的写入请求控制要对存储器装置120的第一存储器块BLK1至第n存储器块BLKn执行的写入操作。
图12是进一步示出图10和图11的垃圾收集操作中包括的步骤的某些方面的概念图。参照图12，结合操作S1020，存储器控制器110可以对第一存储器块BLK1至第n存储器块BLKn中的空闲块的数量进行周期性地计数，或者当满足诸如主机的写入请求的特定条件时对第一存储器块BLK1至第n存储器块BLKn中的空闲块的数量进行计数，并且存储器控制器110可以在与计数结果对应的空闲块计数小于第一GC阈值GC_THRESHOLD1时在GC模式下进行操作。这里，假设顺序地执行两(2)次垃圾收集操作。
在第一垃圾收集(GC)操作1210中，存储器控制器110可以按升序对相应的第一存储器块BLK1至第n存储器块BLKn的VPC进行排序。第一存储器块BLK1至第n存储器块BLKn可以按从具有最低VPC的块编号(BN)20到BN 100、BN 50、BN 710……和BN 310的顺序排序。BN20的VPC可以是1000，BN 100的VPC可以是1500，BN 50的VPC可以是2500。
结合操作S1030和操作S1040，存储器控制器110可以使用神经网络模型800估计第一存储器块BLK1至第n存储器块BLKn中的每个的VPC。作为神经网络操作NN的结果，BN 20的估计VPC可以是0，BN 100的估计VPC可以是1450，BN 50的估计VPC可以是2300。
结合操作S1050，存储器控制器110可以使用牺牲块选择模块630在选择牺牲块时排除具有估计VPC为0的BN 20(操作S1120)，并选择具有最低估计VPC的BN 100作为牺牲块(操作S1110)。结合操作S1060，存储器控制器110可以使用垃圾收集管理器模块620通过将被选为牺牲块的BN 100的1500个有效页的数据复制到目标块然后擦除BN 100来执行GC以获取空闲块。
在第一GC操作1210中执行BN 100的GC之后，存储器控制器110可以按照从具有最低VPC的BN 20开始到BN 50、BN 710、BN 30……和BN 310的VPC的升序顺序对除BN 100之外的第一存储器块BLK1至第n存储器块BLKn进行排序。此时，各BN 20、BN 50、BN 710和BN 30的VPC可以分别是1000、2500、5000和6000。
在第二GC操作1220中，存储器控制器110可以周期性地或者当满足诸如主机的写入请求的特定条件时对第一存储器块BLK1至第n存储器块BLKn中的空闲块的数量进行计数，并且可以在空闲块计数小于第一GC阈值GC_THRESHOLD1时在GC模式下进行操作(操作S1020)。
可以在第一GC操作1210完成之后的特定时间执行第二GC操作1220。因此，在第一GC操作1210之后，被排序为具有最低VPC的各个BN 20、BN 50、BN 710和BN 30的VPC可以分别从1000、2500、5000和6000变为0、2500、5000和6000。可以看出，BN 20的VPC从1000变为0，这与对于BN 20获得的估计VPC为0(作为在第一GC操作1210中在神经网络模型800中执行的神经网络操作NN的结果)一致。
结合操作S1030和操作S1040，存储器控制器110可以使用神经网络模型800估计被排序为具有最低VPC的各个BN 20、BN 50、BN 710和BN 30的VPC。作为神经网络操作NN的结果，BN 20的估计VPC可以是0，BN 50的估计VPC可以是2000，BN 710的估计VPC可以是2300。
结合操作S1050，存储器控制器110可以使用牺牲块选择模块630选择VPC为0和估计VPC为0的BN 20作为牺牲块(操作S1110)。换句话说，因为被选为牺牲块的BN 20没有有效页，所以可以擦除BN 20而不执行将有效页的数据复制到目标块的操作，因此，BN 20具有低GC成本。结合操作S1060，存储器控制器110可以使用垃圾收集管理器模块620通过擦除被选为牺牲块的BN 20来执行GC以获取空闲块。
在第二GC操作1220中执行BN 20的GC之后，存储器控制器110可以按照从具有最低VPC的BN 50开始到BN 710、BN 30、BN 120……和BN 310的VPC的升序对除BN 100和BN 20之外的第一存储器块BLK1至第n存储器块BLKn进行排序。
在第一GC操作1210中执行将1500个有效页的数据从被选为牺牲块的BN 100复制到目标块的操作，而在第二GC操作1220中不执行复制操作。因此，在第一GC操作1210和第二GC操作1220两者中进行复制操作的有效页的总数是1500。
图13示出了可以考虑与图12的GC操作相关的比较示例。这里，应该注意的是，可以根据变化的策略执行GC操作，其中，图13示出了使用传统且简单的贪婪策略执行GC的示例。根据贪婪策略，选择在触发GC时具有最低VPC的存储器块作为牺牲块，并且对牺牲块执行GC。类似于参照图12描述的GC操作，图13示出了假设顺序地执行仅两个GC操作的情况。
因此，假设与图12中触发第一GC操作1210的环境类似的环境，存储器块可以按照从具有最低VPC的BN 20开始到BN 100、BN 50、BN 710、……和BN 310的VPC的升序排序。BN20的VPC可以是1000，BN 100的VPC可以是1500，BN 50的VPC可以是2500。
在贪婪策略的第一GC操作1310中，可以选择具有最低VPC的BN 20作为牺牲块。可以通过将被选为牺牲块的BN 20的1000个有效页的数据复制到目标块并擦除BN 20来执行用于获取空闲块的GC。此后，可以按从具有最低的VPC的BN 100开始到BN 50、BN 710……和BN 310的升序对剩余的存储器块进行排序。
在贪婪策略的第二GC操作1320中，可以选择具有最低VPC的BN 100作为牺牲块。可以通过将被选为牺牲块的BN 100的1500个有效页的数据复制到目标块并擦除BN 100来执行用于获取空闲块的GC。
在贪婪策略的第一GC操作1310中，执行将1000个有效页的数据从被选为牺牲块的BN 20复制到目标块的操作。在贪婪策略的第二GC操作1320中，执行将1500个有效页的数据从被选为牺牲块的BN 100复制到目标块的操作。因此，在贪婪策略的第一GC操作1310和第二GC操作1320两者中进行复制操作的总有效页为2500。
表1
图12 图13
GC中复制的有效页数量(即，GC成本) 1500 2500
从表1可以看出，根据实施例在基于估计VPC执行的GC操作(图12)中复制的有效页数量为1500，而在贪婪策略的GC操作(图13)中复制的有效页数量为2500。与贪婪策略的GC操作相比，根据实施例的基于估计VPC执行的GC操作可以将GC成本降低约40％。
图14是示出可以受益于如上所述的垃圾收集操作的一种类型的存储器系统100的框图。这里，估计VPC方法可以应用于SSD系统1400。参照图14，SSD系统1400可以包括主机1410和SSD 1420。SSD 1420经由信号连接器与主机1410交换信号SGL，并且经由电源连接器接收电力PWR。SSD1420可以包括SSD控制器1421、辅助电源1422以及多个非易失性存储器装置1423、1424和1425。SSD控制器1421可以通过多个信道Ch1至Chn与多个非易失性存储器装置1423、1424和1425进行通信。
SSD控制器1421可以使用图1至图12中所示的实施例来控制非易失性存储器装置1423、1424和1425的垃圾收集。SSD控制器1421可以使用神经网络模型估计包括在非易失性存储器装置1423、1424和1425中的每个中的每个存储器块的VPC。基于存储器块的VPC训练神经网络模型，存储器块存储非易失性存储器装置1423、1424和1425中的每个中的数据。SSD控制器1421可以基于非易失性存储器装置1423、1424和1425中的每个中的各个存储器块的估计VPC，来从存储器块选择进行垃圾收集的牺牲块。
SSD控制器1421可以选择非易失性存储器装置1423、1424和1425中的每个中的存储器块之中具有最低估计VPC的存储器块作为牺牲块。SSD控制器1421可以选择牺牲块时从非易失性存储器装置1423、1424和1425中的每个中的存储器块之中排除估计VPC呈减小趋势的存储器块。SSD控制器1421可以在非易失性存储器装置1423、1424和1425中的每个中的存储器块之中选择估计VPC呈保持趋势的存储器块作为牺牲块。
SSD控制器1421可以控制要在非易失性存储器装置1423、1424和1425中的每个中执行的垃圾收集，使得有效页的数据从牺牲块复制到目标块并且擦除牺牲块。
虽然已经参照发明构思的实施例具体示出并描述了发明构思，但是将理解的是，在不脱离权利要求的精神和范围的情况下可以做出形式和细节上的各种改变。

Claims (20)

1.一种操作存储装置的方法，存储装置包括存储器控制器和将数据存储在存储器块中的非易失性存储器装置，所述方法包括：
使用神经网络模型来估计每个存储器块的有效页计数，所述神经网络模型是基于每个存储器块的有效页计数训练的；
基于每个存储器块的估计有效页计数从存储器块选择牺牲块；以及
对牺牲块执行垃圾收集。
2.根据权利要求1所述的方法，其中，估计每个存储器块的有效页计数的步骤包括：基于每个存储器块在至少一个过去时间步骤和当前时间步骤中的每个处的有效页计数，在神经网络模型中执行操作。
3.根据权利要求2所述的方法，所述方法还包括：
通过使用神经网络模型执行所述操作来获得训练数据；以及
提供每个存储器块在未来时间步骤处的估计有效页计数作为与训练数据对应的输出数据。
4.根据权利要求3所述的方法，所述方法还包括：
收集与存储装置的先前数据处理操作相关的内部信息；以及
将内部信息提供到神经网络模型。
5.根据权利要求4所述的方法，其中，内部信息包括读取每秒输入/输出操作数的平均数量、写入每秒输入/输出操作数的平均数量、读取请求的平均数据大小、写入请求的平均数据大小、读取吞吐量、写入吞吐量和空闲块计数中的至少一种。
6.根据权利要求1所述的方法，其中，从存储器块选择牺牲块的步骤包括选择存储器块之中具有最低估计有效页计数的存储器块作为牺牲块。
7.根据权利要求1所述的方法，其中，从存储器块选择牺牲块的步骤包括从存储器块之中排除估计有效页计数呈减小趋势的存储器块。
8.根据权利要求1所述的方法，其中，从存储器块选择牺牲块的步骤包括选择存储器块之中估计有效页计数呈保持趋势的存储器块作为牺牲块。
9.根据权利要求1所述的方法，所述方法还包括：
确定空闲块计数是否小于阈值，空闲块计数表示存储器块中的空闲块的数量。
10.根据权利要求9所述的方法，所述方法还包括：
在接收到写入请求时通过对存储器块中的空闲块进行计数来获得空闲块计数。
11.根据权利要求9所述的方法，所述方法还包括：
通过对存储器块之中的空闲块进行周期性地计数来获得空闲块计数。
12.根据权利要求1所述的方法，其中，对牺牲块执行垃圾收集的步骤包括：
将有效页的数据从牺牲块复制到目标块；以及
擦除牺牲块。
13.一种存储装置，所述存储装置包括：
非易失性存储器装置，包括存储数据的存储器块；以及
存储器控制器，被配置为使用神经网络模型估计每个存储器块的有效页计数，并基于每个存储器块的估计有效页计数从存储器块选择牺牲块，
其中，基于每个存储器块的有效页计数来训练神经网络模型。
14.根据权利要求13所述的存储装置，其中，存储器控制器还被配置为通过将有效页的数据从牺牲块复制到目标块并擦除牺牲块来对牺牲块执行垃圾收集。
15.根据权利要求13所述的存储装置，其中，存储器控制器还被配置为对存储器块之中的空闲块进行计数，并且当空闲块计数小于阈值时执行垃圾收集，以及
存储器控制器周期性地对空闲块进行计数或在接收到写入请求时对空闲块进行计数。
16.根据权利要求13所述的存储装置，其中，存储器控制器还被配置为：提供每个存储器块在至少一个过去时间步骤和当前时间步骤中的每个处的有效页计数作为神经网络模型的输入数据，并且获得每个存储器块在未来时间步骤处的估计有效页计数作为神经网络模型的输出数据。
17.根据权利要求13所述的存储装置，其中，存储器控制器选择存储器块之中具有最低估计有效页计数的存储器块作为牺牲块。
18.一种非易失性存储器装置，所述非易失性存储器装置包括：
存储器单元阵列，包括存储数据的存储器块；以及
控制逻辑块，被配置为控制对牺牲块执行的垃圾收集，基于从神经网络模型提供的估计有效页计数来从存储器块选择所述牺牲块，神经网络模型是基于存储器块的有效页计数训练的。
19.根据权利要求18所述的非易失性存储器装置，其中，当选择存储器块之中具有最低估计有效页计数的存储器块作为牺牲块时，控制逻辑块通过将有效页的数据从牺牲块复制到目标块并擦除牺牲块来执行垃圾收集。
20.根据权利要求19所述的非易失性存储器装置，其中，当选择存储器块之中估计有效页计数呈保持趋势的存储器块作为牺牲块时，控制逻辑块通过将有效页的数据从牺牲块复制到目标块并擦除牺牲块来执行垃圾收集。
CN201910497126.7A 2018-10-25 2019-06-04 存储装置、操作存储装置的方法和非易失性存储器装置 Active CN111104343B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180128313A KR102645142B1 (ko) 2018-10-25 2018-10-25 예측된 유효 페이지들을 이용하여 가비지 콜렉션을 수행하는 스토리지 장치들, 방법들 및 불휘발성 메모리 장치들
KR10-2018-0128313 2018-10-25

Publications (2)

Publication Number Publication Date
CN111104343A true CN111104343A (zh) 2020-05-05
CN111104343B CN111104343B (zh) 2023-06-30

Family

ID=66690290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910497126.7A Active CN111104343B (zh) 2018-10-25 2019-06-04 存储装置、操作存储装置的方法和非易失性存储器装置

Country Status (5)

Country Link
US (1) US10896126B2 (zh)
EP (1) EP3644189B1 (zh)
KR (1) KR102645142B1 (zh)
CN (1) CN111104343B (zh)
SG (1) SG10201905952XA (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112286460A (zh) * 2020-06-11 2021-01-29 谷歌有限责任公司 基于生存者寿命预测来优化垃圾收集
CN112416814A (zh) * 2020-11-25 2021-02-26 合肥大唐存储科技有限公司 固态硬盘中垃圾回收的管理方法、存储介质和电子装置
CN112433682A (zh) * 2020-12-15 2021-03-02 合肥大唐存储科技有限公司 固态硬盘中控制参数的获取方法、存储介质和电子装置
CN114063885A (zh) * 2020-07-31 2022-02-18 伊姆西Ip控股有限责任公司 用于管理存储空间的方法、设备和计算机程序产品

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10678439B2 (en) * 2018-04-02 2020-06-09 Micron Technology, Inc. Optimization of memory systems based on performance goals
TWI759580B (zh) * 2019-01-29 2022-04-01 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
CN111857558B (zh) * 2019-04-30 2024-04-09 伊姆西Ip控股有限责任公司 用于存储管理的方法、设备和计算机程序产品
US11635893B2 (en) 2019-08-12 2023-04-25 Micron Technology, Inc. Communications between processors and storage devices in automotive predictive maintenance implemented via artificial neural networks
US11853863B2 (en) 2019-08-12 2023-12-26 Micron Technology, Inc. Predictive maintenance of automotive tires
US11586194B2 (en) 2019-08-12 2023-02-21 Micron Technology, Inc. Storage and access of neural network models of automotive predictive maintenance
US11586943B2 (en) 2019-08-12 2023-02-21 Micron Technology, Inc. Storage and access of neural network inputs in automotive predictive maintenance
US11775816B2 (en) 2019-08-12 2023-10-03 Micron Technology, Inc. Storage and access of neural network outputs in automotive predictive maintenance
US11748626B2 (en) 2019-08-12 2023-09-05 Micron Technology, Inc. Storage devices with neural network accelerators for automotive predictive maintenance
US11361552B2 (en) 2019-08-21 2022-06-14 Micron Technology, Inc. Security operations of parked vehicles
US11702086B2 (en) 2019-08-21 2023-07-18 Micron Technology, Inc. Intelligent recording of errant vehicle behaviors
US11498388B2 (en) 2019-08-21 2022-11-15 Micron Technology, Inc. Intelligent climate control in vehicles
US11409654B2 (en) 2019-09-05 2022-08-09 Micron Technology, Inc. Intelligent optimization of caching operations in a data storage device
US11436076B2 (en) 2019-09-05 2022-09-06 Micron Technology, Inc. Predictive management of failing portions in a data storage device
US11650746B2 (en) 2019-09-05 2023-05-16 Micron Technology, Inc. Intelligent write-amplification reduction for data storage devices configured on autonomous vehicles
US11693562B2 (en) 2019-09-05 2023-07-04 Micron Technology, Inc. Bandwidth optimization for different types of operations scheduled in a data storage device
US11435946B2 (en) * 2019-09-05 2022-09-06 Micron Technology, Inc. Intelligent wear leveling with reduced write-amplification for data storage devices configured on autonomous vehicles
US11250648B2 (en) 2019-12-18 2022-02-15 Micron Technology, Inc. Predictive maintenance of automotive transmission
US11531339B2 (en) 2020-02-14 2022-12-20 Micron Technology, Inc. Monitoring of drive by wire sensors in vehicles
US20210256349A1 (en) * 2020-02-14 2021-08-19 Micron Technology, Inc. Optimization of quality of service of data storage devices
US11709625B2 (en) 2020-02-14 2023-07-25 Micron Technology, Inc. Optimization of power usage of data storage devices
KR20220020008A (ko) 2020-08-11 2022-02-18 삼성전자주식회사 비휘발성 메모리를 포함하는 메모리 저장 장치 및 전자 장치
US11244718B1 (en) * 2020-09-08 2022-02-08 Alibaba Group Holding Limited Control of NAND flash memory for al applications
US11467942B2 (en) 2020-12-16 2022-10-11 Western Digital Technologies, Inc. Predictive performance indicator for storage devices
KR20220093982A (ko) 2020-12-28 2022-07-05 삼성전자주식회사 파편화율을 이용하는 메모리 컨트롤러, 및 스토리지 장치 및 이의 동작 방법
CN112684984A (zh) * 2020-12-31 2021-04-20 联想(北京)有限公司 一种控制方法和装置
US11507502B2 (en) * 2021-02-23 2022-11-22 Western Digital Technologies, Inc. Data storage device performance prediction based on valid fragment count
TWI796912B (zh) * 2021-12-30 2023-03-21 新唐科技股份有限公司 控制裝置及存取方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130132647A1 (en) * 2011-11-18 2013-05-23 Stec, Inc. Optimized garbage collection algorithm to improve solid state drive reliability
CN103578551A (zh) * 2012-08-08 2014-02-12 三星电子株式会社 非易失性存储器件和编程方法
US20180143762A1 (en) * 2016-11-24 2018-05-24 Chanha KIM Storage device including nonvolatile memory device and access method for nonvolatile memory device
US20180276113A1 (en) * 2017-03-21 2018-09-27 Western Digital Technologies Inc. Storage System and Method for Predictive Block Allocation for Efficient Garbage Collection
US20180276116A1 (en) * 2017-03-21 2018-09-27 Western Digital Technologies, Inc. Storage System and Method for Adaptive Scheduling of Background Operations

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE527613T1 (de) * 2003-10-14 2011-10-15 Verseon Verfahren und vorrichtung zur analyse von molekularer kombination auf der grundlage von berechnungen der formkomplementarität unter verwendung von basisexpansionen
US7409489B2 (en) * 2005-08-03 2008-08-05 Sandisk Corporation Scheduling of reclaim operations in non-volatile memory
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8949515B2 (en) * 2009-12-03 2015-02-03 Hitachi, Ltd. Storage device and memory controller
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR20120112965A (ko) * 2011-04-04 2012-10-12 삼성전자주식회사 비휘발성 메모리 장치, 이를 스왑 메모리로 이용하는 데이터 처리 장치, 및 이를 이용한 스왑 방법
KR20130032155A (ko) * 2011-09-22 2013-04-01 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 관리 방법
KR20140004429A (ko) 2012-07-02 2014-01-13 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US8799561B2 (en) * 2012-07-27 2014-08-05 International Business Machines Corporation Valid page threshold based garbage collection for solid state drive
JP6008325B2 (ja) * 2013-05-17 2016-10-19 学校法人 中央大学 データ記憶システムおよびその制御方法
US9298608B2 (en) * 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US20150324691A1 (en) 2014-05-07 2015-11-12 Seagate Technology Llc Neural network connections using nonvolatile memory devices
US10409526B2 (en) 2014-12-17 2019-09-10 Violin Systems Llc Adaptive garbage collection
KR102301772B1 (ko) * 2015-03-09 2021-09-16 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
US9720819B2 (en) 2015-06-12 2017-08-01 Intel Corporation Concurrent, moving, garbage collector
US10185657B2 (en) 2016-04-13 2019-01-22 Nanjing University Method and system for optimizing deterministic garbage collection in NAND flash storage systems
US10671317B2 (en) 2016-05-25 2020-06-02 Samsung Electronics Co., Ltd. Block cleanup: page reclamation process to reduce garbage collection overhead in dual-programmable NAND flash devices
US9971681B2 (en) 2016-06-01 2018-05-15 Nanjing University Lazy real time garbage collection method
KR102653401B1 (ko) 2016-07-18 2024-04-03 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130132647A1 (en) * 2011-11-18 2013-05-23 Stec, Inc. Optimized garbage collection algorithm to improve solid state drive reliability
CN103578551A (zh) * 2012-08-08 2014-02-12 三星电子株式会社 非易失性存储器件和编程方法
US20180143762A1 (en) * 2016-11-24 2018-05-24 Chanha KIM Storage device including nonvolatile memory device and access method for nonvolatile memory device
CN108108810A (zh) * 2016-11-24 2018-06-01 三星电子株式会社 包括非易失性存储器件的存储装置及访问方法
US20180276113A1 (en) * 2017-03-21 2018-09-27 Western Digital Technologies Inc. Storage System and Method for Predictive Block Allocation for Efficient Garbage Collection
US20180276116A1 (en) * 2017-03-21 2018-09-27 Western Digital Technologies, Inc. Storage System and Method for Adaptive Scheduling of Background Operations

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112286460A (zh) * 2020-06-11 2021-01-29 谷歌有限责任公司 基于生存者寿命预测来优化垃圾收集
CN112286460B (zh) * 2020-06-11 2024-03-12 谷歌有限责任公司 基于生存者寿命预测来优化垃圾收集
CN114063885A (zh) * 2020-07-31 2022-02-18 伊姆西Ip控股有限责任公司 用于管理存储空间的方法、设备和计算机程序产品
CN114063885B (zh) * 2020-07-31 2024-07-09 伊姆西Ip控股有限责任公司 用于管理存储空间的方法、设备和计算机程序产品
CN112416814A (zh) * 2020-11-25 2021-02-26 合肥大唐存储科技有限公司 固态硬盘中垃圾回收的管理方法、存储介质和电子装置
CN112433682A (zh) * 2020-12-15 2021-03-02 合肥大唐存储科技有限公司 固态硬盘中控制参数的获取方法、存储介质和电子装置
CN112433682B (zh) * 2020-12-15 2023-12-05 合肥大唐存储科技有限公司 固态硬盘中控制参数的获取方法、存储介质和电子装置

Also Published As

Publication number Publication date
KR20200046743A (ko) 2020-05-07
SG10201905952XA (en) 2020-05-28
EP3644189A1 (en) 2020-04-29
KR102645142B1 (ko) 2024-03-07
US10896126B2 (en) 2021-01-19
US20200133845A1 (en) 2020-04-30
CN111104343B (zh) 2023-06-30
EP3644189B1 (en) 2020-12-23

Similar Documents

Publication Publication Date Title
CN111104343B (zh) 存储装置、操作存储装置的方法和非易失性存储器装置
CN107797935B (zh) 存储装置和用于非易失性存储器装置的访问方法
US10671524B2 (en) Data storage device including nonvolatile memory device and operating method thereof
US20160011971A1 (en) Storage medium, memory system, and method of managing storage area in memory system
US9715344B2 (en) Memory device and controlling method of the same
KR20160110596A (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
KR102314136B1 (ko) 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법
KR102287760B1 (ko) 메모리 시스템 및 상기 메모리 시스템의 동작 방법
US11430523B2 (en) Storage device and method for operating the same
CN111798904A (zh) 非易失性存储器装置、其操作方法和存储器系统
CN113918379A (zh) 存储器系统和用于控制存储器系统的方法
US11342013B2 (en) Memory system and operating method to set target command delay time to merge and process read commands
US11086540B2 (en) Memory system, memory controller and memory device for configuring super blocks
US11922040B2 (en) Extended super memory blocks in memory systems
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11775221B2 (en) Memory system, memory controller, and method for operating same
CN111798903B (zh) 存储器系统、存储器装置和存储器控制器
CN114077548A (zh) 存储器存储装置和包括非易失性存储器的电子装置
US20230385193A1 (en) Memory system, memory controller and operating method thereof for determining garbage collection victim block
US20230154551A1 (en) Semiconductor device for improving retention performance and operating method thereof
US11599476B2 (en) Memory system and operating method thereof
US20230144376A1 (en) Performance optimization device of memory system and operating method thereof
US20230112851A1 (en) Semiconductor memory device and method of operating the semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant