CN111095481A - 使用保形掺杂物膜沉积在3d结构中的保形卤素掺杂 - Google Patents

使用保形掺杂物膜沉积在3d结构中的保形卤素掺杂 Download PDF

Info

Publication number
CN111095481A
CN111095481A CN201880055784.4A CN201880055784A CN111095481A CN 111095481 A CN111095481 A CN 111095481A CN 201880055784 A CN201880055784 A CN 201880055784A CN 111095481 A CN111095481 A CN 111095481A
Authority
CN
China
Prior art keywords
halogen
substrate
conformal
film
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880055784.4A
Other languages
English (en)
Other versions
CN111095481B (zh
Inventor
程睿
杨奕
K·嘉纳基拉曼
A·B·玛里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN111095481A publication Critical patent/CN111095481A/zh
Application granted granted Critical
Publication of CN111095481B publication Critical patent/CN111095481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本文所描述的实施方式总体上涉及在衬底上的三维(3D)结构的掺杂。在一些实施方式中，可以在所述3D结构上方沉积含保形掺杂物的膜。可掺入在膜中的合适的掺杂物包括卤素原子。之后，可以将所述膜退火以将所述掺杂物扩散到所述3D结构中。

Description

使用保形掺杂物膜沉积在3D结构中的保形卤素掺杂
技术领域
本文所描述的实施方式总体上涉及在衬底上形成的三维(3D)结构的掺杂。更具体地，本文所描述的实施方式涉及使用保形掺杂物沉积工艺在3D硅结构中的保形掺杂。
背景技术
诸如鳍式场效应晶体管(FinFET)的三维(3D)晶体管有望扩大互补金属氧化物半导体(CMOS)规模。这种FinFET晶体管一般提供改进的静电控制(即，短沟道效应)和对随机掺杂物波动的较低的灵敏度。然而，在有先进技术尺寸的FinFET的集成中存在实施挑战性和工艺复杂性问题。
例如，FinFET集成的一个挑战是3D含硅器件结构中的掺杂物浓度。由于在完全地耗尽(即，没有移动载流子)的FinFET器件结构中缺少主体或背栅偏置，因此通常需要复杂的功函数工程来实现未掺杂的FinFET的可行阈值电压。除了阈值电压复杂性之外，在FinFET结构内的掺杂物浓度和掺杂物分布在3D器件结构制造工艺中也带来了附加挑战。
已经引入3D FET以通过增加栅极-沟道耦合来改进栅极控制。这样可以减小关断状态电流和短沟道效应。一个挑战是在3D结构中形成均匀掺杂。然而，除Si沟道外，高K电介质可能遭遇高密度的界面缺陷和体缺陷，这可能会增加载流子散射、降低迁移率并减小漏极电流。
氟掺杂可以通过有效地钝化界面悬空键和体氧空位来减小高k电介质中的缺陷密度。这些可以减少氧化物泄漏电流、提高阈值电压的稳定性并改进器件性能。然而，在先前通过离子注入来掺杂氟的尝试已经表明发生对FinFET鳍片的损坏，并且该工艺可能无法有效地在FinFET鳍片的整个三维几何形状上均匀地引入氟。因此，本领域中需要改进的FinFET掺杂方法。
发明内容
本公开的一个或多个实施方式涉及方法，所述方法包括将衬底暴露于硅前驱物和卤素前驱物的混合物以形成掺杂有卤素原子的非晶硅膜。将掺杂有卤素原子的所述非晶硅膜退火以将所述卤素原子驱动到所述衬底中。
本公开的附加实施方式涉及衬底处理方法，所述方法包括在形成在衬底上的三维结构上沉积保形卤素掺杂硅膜。所述三维结构是FinFET器件。将所述保形卤素掺杂硅膜退火以将卤素扩散到所述三维结构中来用卤素原子掺杂所述FinFET器件。
本公开的进一步的实施方式涉及衬底处理方法，所述衬底处理方法包括在衬底上形成三维结构。将所述三维结构暴露于一种或多种含硅和卤素的前驱物以沉积掺杂有氟原子的保形非晶硅膜。将所述保形非晶硅膜退火以使所述氟原子从所述保形膜扩散到所述三维结构中。去除所述保形非晶硅膜并沉积包括TiN、Ti、TaN或Ta中的一种或多种的膜。
附图说明
为了能够详细地理解本发明的上述特征的方式，可以参考实施方式来提供以上简要地概述的本发明的更特定的描述，其中一些示例在附图中示出。然而，应注意，附图仅示出了本发明的典型实施方式，并且因此不应视为对本发明的范围的限制，因为本发明可以允许其他等效实现方式。
图1示出了根据本文所描述的一些实施方式的在其上形成有三维(3D)结构的衬底的示意性剖视图。
图2示出了根据本文所描述的实施方式的用于执行保形膜沉积和掺杂工艺的方法的操作。
为了便于理解，已经尽可能地使用共有字词标示各图共有的相同元件。设想的是，一些实施方式中公开的要素可以有利地用于其他实施方式上，而不进一步叙述。
在附图中，类似部件和/或特征可以具有相同的附图标记。此外，相同类型的各种部件可以通过在附图标记后加上区分类似部件的划线和第二标签进行区分。如果在本说明书中仅使用了第一附图标记，那么不管第二附图标记如何，描述都适用于具有相同第一附图标记的类似部件中的任一个。
具体实施方式
在描述本发明的若干示例性实施方式之前，应理解，本发明不限于以下描述中阐述的构造或工艺步骤的细节。本发明能够具有其他实施方式并能够以各种方式实践或实施。
本文所描述的实施方式整体涉及在衬底上的三维(3D)结构的掺杂。本公开的一些实施方式有利地提供在3D结构上形成含保形掺杂物的膜的方法。本公开的一些实施方式有利地提供将卤素掺杂到保形膜中的方法。一些实施方式有利地提供使用后续退火工艺以将掺杂物扩散到3D结构中来形成卤素的均匀掺杂的方法。
本公开的一些实施方式有利地提供保形卤素掺杂硅以替代氟掺杂TiSiN、TiN或TaN，以掺杂高k电介质。
如本文所使用的“衬底”是指任何衬底或在制造工艺期间在执行膜处理的衬底上形成的材料表面。例如，可执行处理的衬底表面包括某些材料，诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、碳掺杂氧化硅、非晶硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石，以及任何其他材料(诸如金属、金属氮化物、金属合金和其他导电材料)，这取决于应用。衬底包括但不限于半导体晶片。衬底可以被暴露于预处理工艺以抛光、蚀刻、还原、氧化、羟化、退火、UV固化、E束固化和/或烘烤衬底表面。除了直接地在衬底本身的表面上进行的膜处理之外，在本发明中，所公开的膜处理步骤中的任一个还可以在如以下更详细地公开的衬底上形成的下面层上执行，并且术语“衬底表面”旨在包括如上下文所指出的此类下面层。因此，例如，在膜/层或部分膜/层已经沉积到衬底表面上时，新沉积的膜/层的暴露表面就会变成衬底表面。
图1示出了根据本文所描述的一个或多个实施方式的在其上形成有三维(3D)结构104的衬底100的示意性剖视图。衬底100包括从基础材料层102延伸的3D结构104。在一些实施方式中，基础材料层102可以是含硅材料，诸如纯硅或掺杂硅。在另一个实施方式中，基础材料层102可以是绝缘体材料，诸如氧化物、氮化物等。例如，衬底100可以是绝缘体上硅衬底。本文所描述的实施方式一般参照300mm圆形衬底进行，然而，设想的是，各种其他衬底尺寸可以从本文所描述的实施方式中受益。
3D结构104可以通过各种图案化和蚀刻工艺形成在基础材料层102上。一般地，以适合于实施为互补金属氧化物半导体(CMOS)晶体管中的鳍式场效应晶体管(FinFET)的尺寸来形成3D结构，然而，其他晶体管类型也可以从本文所描述的实施方式中受益。在一些实施方式中，3D结构可以适合于并可以具有与在当前技术节点和先进技术节点(诸如低于10nm节点)中加以利用相称的尺寸。
3D结构104可以是与基础材料层102相同的材料(如图1所示)，或者可以是与基础材料层102不同的材料。在一些实施方式中，3D结构104可以由硅形成。在其他实施方式中，3D结构可以包括多种材料，诸如硅和一种或多种掺杂物。3D结构104从基础材料层102延伸并由沟槽116间隔开。3D结构包括顶表面108和侧壁106，该侧壁在沟槽116的顶表面108和底表面110之间延伸。
保形膜112沉积在3D结构104和基础材料层102上方。保形膜112一般维持恒定或基本上恒定的厚度，而不管保形膜112沉积于的区域如何。在一些实施方式中，保形膜112可以以大于约70％的保形度、大于约80％的保形度、大于约90％的保形度、大于约95％的保形度或大于约98％的保形度被沉积。例如，可以维持在顶表面108、侧壁106和底表面110附近的保形膜112的厚度114，使得该厚度在整个保形膜112的约70％上基本上相等。在一些实施方式中，取决于3D结构尺寸和所期望的掺杂特性，厚度114可以在约10nm至约100nm之间。
保形膜112可以通过各种沉积技术沉积，诸如化学气相沉积(CVD)或原子层沉积(ALD)，或者基于等离子体的沉积技术。在一些实施方式中，可以通过热CVD技术来沉积保形膜112，其中可以将热前驱物汽化设备耦接到合适地配置的膜沉积腔室以在沉积之前制备各种前驱物。由热前驱物汽化设备利用的温度可以在约70℃至约150℃之间，这取决于所利用的前驱物。在另一个实施方式中，可以通过等离子体增强化学气相沉积(PECVD)沉积技术来沉积保形膜112，其中等离子体可以由远程等离子体源产生或可以在处理腔室内产生。在另一个实施方式中，可以通过混合热/等离子体沉积技术来沉积保形膜112。
图2示出了根据本文所描述的实施方式的用于执行保形膜沉积和掺杂工艺的方法200的操作。在操作202处，可以将含保形掺杂物膜沉积在形成在衬底上的3D结构上。可以利用被配置为提供如上所述的保形度的合适的处理条件来沉积膜。在一些实施方式中，可以将含掺杂物的保形膜沉积在定位在膜沉积腔室的处理区域中的衬底上。在某些实施方式中，含掺杂物的保形膜可以包括掺杂物和非掺杂物材料。合适的掺杂物物种包括硼、磷、砷、锑、铝和镓等。非掺杂物材料包括碳、氮、硅和氧等。一般地，保形膜中的掺杂物将在后续处理操作期间扩散到3D结构中，而非掺杂物材料将不扩散到3D结构中。
在一些实施方式中，将掺杂硅膜沉积在3D结构上。可以使用一种或多种硅和/或卤素前驱物来沉积掺杂硅膜。例如，可以与在其中掺杂的氟原子一起沉积非晶硅膜。在一些实施方式中，前驱物包括硅和卤素原子。在一些实施方式中，硅和卤素前驱物是不同化合物。在一些实施方式中，硅前驱物包括卤素原子，并且还使用了卤素前驱物。
合适的含硅前驱物包括但不限于以下项：甲硅烷(SiH4)；硅烷(SinH2n+2)；卤代硅烷(SiX4)；环状聚合卤代硅烷(SiX2)n，其中n大于或等于3；乙硅烷和聚硅烷，诸如SinHX2n+1和SinH2X2n，其中X是选自氟、氯、溴和/或碘中的一种或多种的卤素。在一些实施方式中，卤素基本上由氟组成。在一些实施方式中，卤素基本上由氯组成。在一些实施方式中，卤素基本上由溴组成。在一些实施方式中，卤素基本上由碘组成。如以此方式所使用，术语“基本上由……组成”意指卤素含量以原子计大于或等于表述元素的约95％、98％或99％。
合适的卤素前驱物包括但不限于以下项：NX3(例如，NF3)；HX(例如，HF)；卤代硅烷(SiX4)；环状聚合卤代硅烷(例如，(SiX2)n，其中n大于或等于3)；乙硅烷和聚硅烷(诸如SinHX2n+1和SinH2X2n)；氟代氢硅烷(例如，氟乙硅烷(FSi2H5)、二氟乙硅烷(F2Si2H4)、三氟乙硅烷(F3Si2H3)、四氟乙硅烷(F4Si2H2)和五氟乙硅烷(F5SiH))。在一些实施方式中，卤素前驱物具有通式SinXmH2n+2-m，其中m在1至2n+2的范围内，或在2至2n+2的范围内，或在3至2n+2的范围内。在一些实施方式中，X基本上由氟组成。在一些实施方式中，X基本上由氯组成。在一些实施方式中，X基本上由溴组成。在一些实施方式中，X基本上由碘组成。如以此方式所使用，术语“基本上由……组成”意指卤素含量以原子计大于或等于表述元素的约95％、98％或99％。
在一些实施方式中，分子卤素与卤素前驱物共流或脉冲到其中。例如，分子氟(F2)可以脉冲到SiF4中或与其共流。一些实施方式的分子卤素与卤素前驱物是相同卤素原子。在一些实施方式中，分子卤素具有与卤素前驱物不同的卤素原子。
为了控制保形膜的元素组成，可以改变前驱物的流率以影响保形膜的组成分布。在一些实施方式中，硅前驱物和/或卤素前驱物的流率在约1sccm至约5000sccm的范围内。
此外，可以将诸如氩、氮、氢和氦的各种载气与前驱物一起提供给膜沉积腔室的处理容积。一种或多种载气可以以约100sccm至约20,000sccm之间的速率来提供给膜沉积腔室。掺杂物前驱物相对于载气的分压可以在约10帕斯卡至约1000帕斯卡之间。
在保形膜沉积工艺期间，膜沉积腔室或衬底的温度可以维持在约100℃至约650℃的范围内。在一些实施方式中，衬底的温度维持在约150℃至600℃的范围内、或在约200℃至约550℃的范围内或在约250℃至约500℃的范围内。
在保形膜沉积工艺期间，膜沉积腔室的压力可以维持在约100mTorr至约300Torr之间。据信，前驱物流率、腔室温度和腔室压力可以被配置为影响含掺杂物膜的保形度，以提供适合于3D结构的后续掺杂的保形度。
掺杂硅膜中的掺杂物的浓度可以取决于沉积状况而变化。在一些实施方式中，掺杂硅膜具有大于或等于约1019原子/cm3、1020原子/cm3、1021原子/cm3或1022原子/cm3的掺杂物原子的浓度。如在本说明书和所附权利要求书中所使用，掺杂物原子的浓度小于1018原子/cm3的膜可以被认为是未掺杂的。取决于因退火工艺而造成的扩散深度，掺杂物原子的浓度可以为约0原子/cm3或另一个可忽略不计的浓度(例如，至多1018原子/cm3)，其不会显著地影响3D结构的器件功能性(即，阈值电压)。
在操作204处，可以将3D结构退火以将掺杂物从含掺杂物保形膜扩散到3D结构中，或扩散到在保形膜下方的膜中。可以将衬底从膜沉积腔室传送到退火腔室，诸如快速热处理腔室。快速热处理可以利用各种电磁能源来将衬底退火。例如，可以利用辐射加热、激光退火或其组合来将掺杂物从保形膜驱动到3D结构中。
退火工艺可以在约700℃至约1100℃的温度范围内或在约850℃至约1050℃的温度范围内执行。退火工艺一般被配置为以重复方式快速地加热布置在衬底上的材料。温度循环可以在从毫秒量级到秒量级上执行，并且据信，退火不仅导致掺杂物从保形膜扩散到3D结构中，而且还可以挥发保形膜的非掺杂物材料以防止非掺杂物材料扩散到3D结构中。
退火工艺可以在任何合适的化学环境中执行。在一些实施方式中，退火环境包括惰性气体。在一些实施方式中，退火环境包括一种或多种反应气体。在一些实施方式中，退火环境由惰性气体组成。
由于含保形掺杂物膜的一致性，可以以受控方式进行向3D结构中的掺杂物扩散，使得3D结构内的掺杂物分布是基本上均匀的。换句话说，掺杂物从多个方向(即，侧壁和顶表面)扩散到3D结构中，并且扩散深度可以通过退火工艺来控制。通过以均匀方式选择性地将掺杂物掺入到3D结构中，3D结构中的掺杂物分布可以提供改进的阈值电压工程并还可以提供改进的器件性能。
在已经执行退火工艺之后，可以从衬底和3D结构中去除掺杂物耗尽的保形膜的任何剩余部分。可以利用具有被选择来优先地去除保形膜的化学物质的各种蚀刻工艺(诸如湿法蚀刻或干法等离子体蚀刻工艺)来去除保形膜。因此，可以用所期望的掺杂物物种来掺杂3D结构，并且3D结构可以适合于后续器件结构制造工艺。
在任选操作206处，去除保形膜112并任选地用不同膜来进行替换。保形膜112的去除可以通过技术人员所已知的任何合适的技术或工艺来完成。例如，选择性蚀刻工艺可以去除保形膜112而不会影响下面层或结构。在去除保形膜112之后，可以在结构上形成不同膜。例如，一些实施方式的保形膜112是掺杂有氟原子的非晶硅膜。在将氟原子退火到下面结构中之后，可以去除非晶硅膜并用包括氮化钛(TiN)、钛(Ti)、钽(Ta)、氮化钽(TaN)或其组合的膜替代。
根据一个或多个实施方式，衬底在形成层之前和/或之后经受处理。这种处理可以在相同腔室中或在一个或多个单独处理腔室中执行。在一些实施方式中，衬底从第一腔室移动到单独第二腔室以进行进一步处理。衬底可以从第一腔室直接地移动到单独处理腔室，或衬底可以从第一腔室移动到一个或多个传送腔室并然后移动到单独处理腔室。因此，处理设备可以包括与传送站连通的多个腔室。这种设备可以被称为“群集工具”或“群集系统”等。
一般地，群集工具是包括多个腔室的模块化系统，这些腔室执行各种功能，包括衬底定中心和取向、脱气、退火、沉积和/或蚀刻。根据一个或多个实施方式，群集工具包括至少一个第一腔室、以及中心传送腔室。中心传送腔室可以容置机器人，该机器人可以使衬底穿梭在处理腔室与装载锁定腔室间。传送腔室典型地维持在真空状况下并提供中间平台以用于使衬底穿梭在各个腔室间和/或穿梭到定位在群集工具的前端处的装载锁定腔室。可适应于本发明的两个熟知的群集工具是
Figure BDA0002393559320000071
和
Figure BDA0002393559320000072
这两者都可从加利福尼亚州圣克拉拉应用材料有限公司(Applied Materials,Inc.,of Santa Clara,Calif.)获得。然而，腔室的确切布置和组合可以出于执行如本文所描述的工艺的具体步骤的目的而更改。可使用的其他处理腔室包括但不限于循环层沉积(CLD；Cyclical Layer Deposition)、原子层沉积(ALD；Atomic Layer Deposition)、化学气相沉积(CVD；Chemical VaporDeposition)、物理气相沉积(PVD；Physical Vapor Deposition)、蚀刻、预清洁、化学清洁、热处理(诸如RTP)、等离子体氮化、脱气、取向、羟化、以及其他衬底工艺。通过在腔室中在群集工具上实施工艺，可以避免衬底因大气杂质而造成表面污染，而无需在沉积后续膜之前氧化。
根据一个或多个实施方式，衬底持续在真空或“装载锁定”状况下，并且当从一个腔室移动到下一个腔室时不暴露于环境空气。因此，传送腔室在真空下并在真空压力下被“抽气”。惰性气体可以存在于处理腔室或传送腔室中。在一些实施方式中，惰性气体用作净化气体以将反应物的一些或全部去除。根据一个或多个实施方式，在沉积腔室的出口处注入净化气体，以防止反应物从沉积腔室移动到传送腔室和/或附加的处理腔室。因此，惰性气体的流在腔室的出口处形成气帘。
衬底可以在单个衬底沉积腔室中进行处理，其中单个衬底在另一个衬底被处理之前装载、处理和卸载。衬底还可以类似于传送系统以连续方式进行处理，其中多个衬底单独地装载到腔室的第一部分中、移动通过腔室并从腔室的第二部分中卸载。腔室和相关联的传送系统的形状可以形成笔直路径或弯曲路径。另外地，处理腔室可以是转盘，其中多个衬底围绕中心轴线移动并在整个转盘路径中都暴露于沉积、蚀刻、退火、清洁等工艺。
在处理期间，衬底可以被加热或冷却。这样的加热或冷却可以通过任何合适的手段来完成，包括但不限于改变衬底支撑件的温度和使受热气体或冷却气体流动到衬底表面。在一些实施方式中，衬底支撑件包括加热器/冷却器，该加热器/冷却器可以被控制来传导地改变衬底温度。在一个或多个实施方式中，所采用的气体(反应气体或惰性气体)被加热或冷却以局部地改变衬底温度。在一些实施方式中，加热器/冷却器在腔室内邻近衬底表面定位以对流地改变衬底温度。
衬底还可以在处理期间静止或旋转。旋转衬底可以连续地或以离散步骤进行旋转。例如，衬底可以在整个工艺中旋转，或衬底可以在暴露于不同反应气体或净化气体的操作之间小幅地旋转。在处理期间旋转衬底(连续地或逐步地)可以有助于通过最小化例如气流几何形状的局部变化性的效应来产生更均匀的沉积或蚀刻。
贯穿本说明书提到“一些实施方式”、“某些实施方式”、“一个或多个实施方式”或“一个实施方式”意指结合实施方式描述的特定特征、结构、材料或特性包括在本发明的至少一些实施方式中。因此，贯穿本说明书各处出现短语诸如“在一个或多个实施方式中”、“在某些实施方式中”、“在一些实施方式中”或“在一个实施方式中”不一定指本发明的同一实施方式。此外，特定特征、结构、材料或特性可以以任何合适的方式组合在一个或多个实施方式中。
尽管本文的发明内容已经参考特定实施方式进行描述，但是应理解，这些实施方式仅说明了本发明的原理和应用。本领域的技术人员将清楚，在不脱离本发明的精神和范围的情况下，可以对本发明的方法和设备进行各种修改和变化。因此，本公开旨在包括在所附权利要求书和其等效物的范围内的修改和变化。

Claims (15)

1.一种方法，包括：
将衬底暴露于硅前驱物和卤素前驱物的混合物以形成掺杂有卤素原子的非晶硅膜；以及
将掺杂有卤素原子的所述非晶硅膜退火以将所述卤素原子驱动到所述衬底中。
2.如权利要求1所述的方法，其中所述衬底包括FinFET器件。
3.如权利要求1所述的方法，其中所述硅前驱物包括以下项中的一种或多种：硅烷(SinH2n+2)；卤代硅烷(SiX4)；环状聚合卤代硅烷(SiX2)n，其中n大于或等于3；通式为SinHX2n+1的化合物；或者通式为SinH2X2n的化合物，其中X是选自氟、氯、溴和/或碘中的一种或多种的卤素。
4.如权利要求1所述的方法，其中所述氟前驱物包括以下项中的一种或多种：NX3；HX；SiX4；环状聚合卤代硅烷((SiX2)n，其中n大于或等于3)；通式为SinHX2n+1的化合物；通式为SinH2X2n的化合物；或者通式为SinXmH2n+2-m的化合物，其中m在1至2n+2的范围内。
5.如权利要求1所述的方法，其中所述硅前驱物和所述氟前驱物是相同化合物。
6.如权利要求1所述的方法，其中所述混合物进一步包括分子卤素。
7.如权利要求1所述的方法，其中所述退火工艺是快速热退火工艺。
8.如权利要求7所述的方法，其中所述快速热退火工艺是在约700℃至约1100℃之间的温度下执行的尖峰退火工艺。
9.如权利要求8所述的方法，其中所述尖峰退火工艺包括激光尖峰退火。
10.如权利要求1所述的方法，其进一步包括在退火之后从所述衬底去除所述非晶硅膜。
11.如权利要求10所述的方法，其进一步包括在去除所述非晶硅膜之后在所述衬底上沉积膜。
12.一种衬底处理方法，包括：
在形成在衬底上的三维结构上沉积保形卤素掺杂硅膜，其中所述三维结构是FinFET器件；以及
将所述保形卤素掺杂硅膜退火以将卤素扩散到所述三维结构中来用卤素原子掺杂所述FinFET器件。
13.如权利要求12所述的方法，其中沉积所述保形卤素掺杂膜包括将所述三维结构暴露于含硅和卤素的前驱物。
14.如权利要求13所述的方法，其中沉积所述保形卤素掺杂膜进一步包括将所述三维结构暴露于分子卤素。
15.如权利要求12所述的方法，其中所述退火工艺是快速热退火工艺。
CN201880055784.4A 2017-09-03 2018-08-28 使用保形掺杂物膜沉积在3d结构中的保形卤素掺杂 Active CN111095481B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762553902P 2017-09-03 2017-09-03
US62/553,902 2017-09-03
PCT/US2018/048341 WO2019046301A1 (en) 2017-09-03 2018-08-28 CONFORMING HALOGEN DOPING IN 3D STRUCTURES USING A CONFORMING DOPING FILM DEPOSITION

Publications (2)

Publication Number Publication Date
CN111095481A true CN111095481A (zh) 2020-05-01
CN111095481B CN111095481B (zh) 2024-01-02

Family

ID=65526078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880055784.4A Active CN111095481B (zh) 2017-09-03 2018-08-28 使用保形掺杂物膜沉积在3d结构中的保形卤素掺杂

Country Status (6)

Country Link
US (1) US11462630B2 (zh)
JP (1) JP7288432B2 (zh)
KR (1) KR102343837B1 (zh)
CN (1) CN111095481B (zh)
SG (1) SG11202001191VA (zh)
WO (1) WO2019046301A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112005380A (zh) 2018-04-06 2020-11-27 应用材料公司 用于三维结构的保形掺杂的方法
US20240087882A1 (en) * 2022-09-09 2024-03-14 Applied Materials, Inc. Fluorine-doped silicon-containing materials
US20240145246A1 (en) * 2022-10-26 2024-05-02 Applied Materials, Inc. Oxidation enhanced doping

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
US20060286776A1 (en) * 2005-06-21 2006-12-21 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20080023732A1 (en) * 2006-07-28 2008-01-31 Felch Susan B Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions
US20100129994A1 (en) * 2007-02-27 2010-05-27 Yousef Awad Method for forming a film on a substrate
US20110256726A1 (en) * 2010-04-15 2011-10-20 Adrien Lavoie Plasma activated conformal film deposition
WO2012125317A2 (en) * 2011-03-14 2012-09-20 Applied Materials, Inc. Methods and apparatus for conformal doping
US20130040447A1 (en) * 2010-04-15 2013-02-14 Shankar Swaminathan Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US20140183666A1 (en) * 2012-12-27 2014-07-03 Intermolecular, Inc. Flourine-Stabilized Interface
US20150087140A1 (en) * 2012-04-23 2015-03-26 Tokyo Electron Limited Film forming method, film forming device, and film forming system
CN104576369A (zh) * 2013-10-10 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US20160013274A1 (en) * 2014-07-11 2016-01-14 Applied Materials, Inc. Halogenated dopant precursors for epitaxy
US20160056270A1 (en) * 2013-02-27 2016-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for defect passivation to reduce junction leakage for finfet device
US20160111531A1 (en) * 2014-10-16 2016-04-21 Samsung Electronics Co., Ltd. Semiconductor Devices Including Channel Regions with Varying Widths
US20160126093A1 (en) * 2014-10-30 2016-05-05 Applied Materials, Inc. Method to grow thin epitaxial films at low temperature
KR101632474B1 (ko) * 2013-03-13 2016-06-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 형성 방법
US20170110321A1 (en) * 2015-10-15 2017-04-20 Applied Materials, Inc. Conformal doping in 3d si structure using conformal dopant deposition
US20170170027A1 (en) * 2015-12-15 2017-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet doping methods and structures thereof
US20210175070A1 (en) * 2018-04-06 2021-06-10 Applied Materials, Inc. Methods for Conformal Doping of Three Dimensional Structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163821A (ja) 1989-11-21 1991-07-15 Nec Corp 半導体装置の製造方法
KR20020027775A (ko) * 2000-10-05 2002-04-15 장 진 인이 도핑된 비정질 막의 금속 유도 결정화 방법
US7807556B2 (en) 2006-12-05 2010-10-05 General Electric Company Method for doping impurities
US8114761B2 (en) 2009-11-30 2012-02-14 Applied Materials, Inc. Method for doping non-planar transistors
KR20120110193A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 불순물 도핑 방법 및 이를 이용한 씨모스 이미지 센서의 제조 방법
US8580664B2 (en) 2011-03-31 2013-11-12 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion
US8841763B2 (en) 2011-04-29 2014-09-23 Tessera, Inc. Three-dimensional system-in-a-package
US8900973B2 (en) 2011-08-30 2014-12-02 International Business Machines Corporation Method to enable compressively strained pFET channel in a FinFET structure by implant and thermal diffusion
US9218973B2 (en) 2012-06-15 2015-12-22 Applied Materials, Inc. Methods of doping substrates with ALD
US9490125B2 (en) 2013-01-30 2016-11-08 Applied Materials, Inc. Methods for forming a molecular dopant monolayer on a substrate
US9543140B2 (en) 2013-10-16 2017-01-10 Asm Ip Holding B.V. Deposition of boron and carbon containing materials

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
US20060286776A1 (en) * 2005-06-21 2006-12-21 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20080023732A1 (en) * 2006-07-28 2008-01-31 Felch Susan B Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions
US20100129994A1 (en) * 2007-02-27 2010-05-27 Yousef Awad Method for forming a film on a substrate
US20110256726A1 (en) * 2010-04-15 2011-10-20 Adrien Lavoie Plasma activated conformal film deposition
US20130040447A1 (en) * 2010-04-15 2013-02-14 Shankar Swaminathan Conformal doping via plasma activated atomic layer deposition and conformal film deposition
WO2012125317A2 (en) * 2011-03-14 2012-09-20 Applied Materials, Inc. Methods and apparatus for conformal doping
US20150087140A1 (en) * 2012-04-23 2015-03-26 Tokyo Electron Limited Film forming method, film forming device, and film forming system
US20140183666A1 (en) * 2012-12-27 2014-07-03 Intermolecular, Inc. Flourine-Stabilized Interface
US20160056270A1 (en) * 2013-02-27 2016-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for defect passivation to reduce junction leakage for finfet device
KR101632474B1 (ko) * 2013-03-13 2016-06-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 형성 방법
CN104576369A (zh) * 2013-10-10 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US20160013274A1 (en) * 2014-07-11 2016-01-14 Applied Materials, Inc. Halogenated dopant precursors for epitaxy
US20160111531A1 (en) * 2014-10-16 2016-04-21 Samsung Electronics Co., Ltd. Semiconductor Devices Including Channel Regions with Varying Widths
US20160126093A1 (en) * 2014-10-30 2016-05-05 Applied Materials, Inc. Method to grow thin epitaxial films at low temperature
US20170110321A1 (en) * 2015-10-15 2017-04-20 Applied Materials, Inc. Conformal doping in 3d si structure using conformal dopant deposition
CN107949918A (zh) * 2015-10-15 2018-04-20 应用材料公司 使用保形掺杂物沉积的3D Si结构中的保形掺杂
US20170170027A1 (en) * 2015-12-15 2017-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet doping methods and structures thereof
US20210175070A1 (en) * 2018-04-06 2021-06-10 Applied Materials, Inc. Methods for Conformal Doping of Three Dimensional Structures

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
马渊明;谢超;江鹏;于永强;王莉;揭建胜;: "热蒸发SiO大量合成硅纳米线及其可控p型掺杂", 合肥工业大学学报(自然科学版), no. 07 *

Also Published As

Publication number Publication date
US11462630B2 (en) 2022-10-04
JP2020532871A (ja) 2020-11-12
WO2019046301A1 (en) 2019-03-07
CN111095481B (zh) 2024-01-02
KR20200036955A (ko) 2020-04-07
JP7288432B2 (ja) 2023-06-07
KR102343837B1 (ko) 2021-12-24
SG11202001191VA (en) 2020-03-30
US20200194571A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US20170372919A1 (en) Flowable Amorphous Silicon Films For Gapfill Applications
US11011384B2 (en) Gapfill using reactive anneal
US9171718B2 (en) Method of epitaxial germanium tin alloy surface preparation
KR102312824B1 (ko) 고 종횡비 구조들에서의 갭충전을 위한 방법들
US9640400B1 (en) Conformal doping in 3D si structure using conformal dopant deposition
US9218973B2 (en) Methods of doping substrates with ALD
US10580642B2 (en) Two-step process for silicon gapfill
US10615050B2 (en) Methods for gapfill in high aspect ratio structures
TW201628065A (zh) 在低溫下生長薄磊晶膜的方法
KR102253546B1 (ko) 도핑된 게르마늄 형성 방법
CN111095481B (zh) 使用保形掺杂物膜沉积在3d结构中的保形卤素掺杂
TWI753250B (zh) 選擇性蝕刻方法及改善蝕刻選擇性的方法
US20240018647A1 (en) Oxidation barriers with cvd soak processes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant