CN111082887A - 一种信号传输延时补偿的系统、方法、装置、设备及介质 - Google Patents

一种信号传输延时补偿的系统、方法、装置、设备及介质 Download PDF

Info

Publication number
CN111082887A
CN111082887A CN201911222624.7A CN201911222624A CN111082887A CN 111082887 A CN111082887 A CN 111082887A CN 201911222624 A CN201911222624 A CN 201911222624A CN 111082887 A CN111082887 A CN 111082887A
Authority
CN
China
Prior art keywords
delay
card
loop
service
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911222624.7A
Other languages
English (en)
Other versions
CN111082887B (zh
Inventor
谢海洋
陈永彬
唐鸿凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruijie Networks Co Ltd
Original Assignee
Ruijie Networks Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruijie Networks Co Ltd filed Critical Ruijie Networks Co Ltd
Priority to CN201911222624.7A priority Critical patent/CN111082887B/zh
Publication of CN111082887A publication Critical patent/CN111082887A/zh
Application granted granted Critical
Publication of CN111082887B publication Critical patent/CN111082887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation

Abstract

本发明公开了一种信号传输延时补偿的系统、方法、装置、设备及介质，在信号传输延时补偿系统中布置第一回环走线，第一回环走线的路径为时钟芯片的第一输出端至引擎卡至第一连接器至背板至第二连接器至业务卡至第二连接器至背板至第一连接器至引擎卡至时钟芯片的第一输入端。控制设备获取时钟芯片传输检测信号过程中第一输出端和第一输入端的第一时间差、第一连接器的第一延时和第二连接器的第二延时，根据第一时间差、第一延时和第二延时，可以确定出总路径延，然后根据总路径延时进行延时补偿，从而保证引擎卡和业务卡的时间同步。本发明提供的信号传输延时补偿方案不需要支持1588协议，避免了报文解析的过程，因此实现简单，成本较低。

Description

一种信号传输延时补偿的系统、方法、装置、设备及介质
技术领域
本发明涉及时间同步技术领域，尤其涉及一种信号传输延时补偿的系统、方法、装置、设备及介质。
背景技术
通常，机架式交换机包括引擎卡、背板和至少一个业务卡，其中，引擎卡与背板之间、以及背板与至少一个业务卡之间均通过连接器连接，引擎卡接收到外部设备发送的业务信号后，需要将业务信号发送至至少一个业务卡，由于业务信号由引擎卡传输至业务卡需要通过本板以及跨板上的长走线，虽然走线部分的延时在纳秒级别，但仍然需要对该部分的走线延时进行补偿，以实现业务信号到达引擎卡的时间和到达至少一个业务卡的时间相同。
目前，一般采用1588时间同步法来实现时间同步。1588协议是网络测量和控制系统的精密时钟同步协议标准，是实现网络上的节点之间时间同步。在系统的运行过程中，每一个网络节点和设备采用协议中的一种时钟设备模型，其中，主时钟设备担任着时间发布者的角色，每隔一段时间将本地时间发布到网络上，从时钟设备则进行时间的接收。从时钟设备和主时钟设备时刻保持时间同步。如图1所示，若主时钟设备在时刻t1向从时钟设备发送同步Sync报文，如果主时钟设备为单步时钟模式，同步Sync报文携带时间戳t1，如果主时钟设备为双步时钟模式，则发送同步Sync报文之后还会发送跟随Follow_Up报文，跟随Follow_Up报文携带时间戳t1；若从时钟设备在时刻t2接收到主时钟设备发送的同步Sync报文或跟随Follow_Up报文，从同步S ync报文(单步时钟模式)或者跟随Follow_Up报文(双步时钟模式)中获取时间戳t1；从时钟设备在时刻t3发送延迟请求Delay_Req报文给主时钟设备；延迟请求Delay_Req报文中携带时间戳t3，主时钟设备在时刻t4接收到从时钟设备发送的延迟请求Delay_Req报文；主时钟设备随后向从时钟设备发送延迟响应Delay_Resp报文，延迟响应Delay_Resp报文中携带时间戳t4。上述报文离开和到达时打戳的时钟都是基于本时钟设备内部的系统时钟。1588时间同步法基于1588协议，通过解析报文获取补偿延时，进而实现时间同步。
现有技术存在的问题是，设备间需要支持1588协议，成本高，报文解析难度大，实现困难。
发明内容
本发明实施例提供了一种信号传输延时补偿的系统、方法、装置、设备及存储介质，用以解决现有技术中的信号传输延时补偿方法成本高难度大，实现困难的问题。
本发明实施例提供了一种信号传输延时补偿的系统，包括：引擎卡、背板、控制设备和至少一个业务卡，所述引擎卡和所述背板通过第一连接器连接，所述背板和每个业务卡分别通过对应的第二连接器连接，所述引擎卡中包括时钟芯片，所述时钟芯片、所述第一连接器、每个第二连接器与所述控制设备连接；
所述系统还包括与至少一个业务卡和对应的第二连接器的数量相同且一一对应的第一回环走线；每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；
所述引擎卡，用于通过所述时钟芯片的第一输出端发送第一检测信号；
所述控制设备，用于针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述第一连接器的第一延时和所述第一回环走线对应的第二连接器的第二延时；根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
进一步地，所述系统还包括第二回环走线和第三回环走线，其中，所述第二回环走线的路径为以所述时钟芯片的第二输出端为起点，经过所述引擎卡，以所述时钟芯片的第二输入端为终点；所述第三回环走线的路径为以所述时钟芯片的第三输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第三输入端为终点；
所述引擎卡，还用于通过所述第二输出端发送第二检测信号，通过所述第三输出端发送第三检测信号；
所述控制设备，还用于获取所述第二输出端输出所述第二检测信号的时间点与所述第二输入端接收到所述第二检测信号的时间点之间的第二时间差、以及所述第二回环走线的第一长度计算出所述第二检测信号在所述引擎卡上单位走线的延时，再根据所述第二回环走线在所述引擎卡上的第二长度，确定所述第二检测信号在所述引擎卡上的第三延时；
所述控制设备，还用于获取所述第三输出端输出所述第三检测信号的时间点与所述第三输入端接收到所述第三检测信号的时间点之间的第三时间差、所述第三回环走线在所述引擎卡上的第三长度、所述第三回环走线在所述背板上的第四长度、计算出所述第三检测信号在所述背板上单位走线的延时，再根据所述第三回环走线在所述背板上的第五长度，确定所述第三检测信号在所述背板上的第四延时；
所述控制设备，还用于针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点的第一时间差、所述第一回环走线在所述引擎卡上的第六长度、所述第一回环走线在所述背板上的第七长度、所述第一回环走线在自身经过的业务卡上的第八长度、计算出所述第一检测信号在所述业务卡上单位走线的延时，再根据所述第一回环走线在所述业务卡上的第九长度，确定所述第一检测信号在所述业务卡上的第五延时；
所述控制设备，还用于针对每个业务卡，将所述第三延时、第四延时、第五延时、第一延时和所述业务卡对应的第二延时的和，确定从引擎卡到所述业务卡的总路径延时。
进一步地，所述每个业务卡包括反馈芯片，所述系统还包括与至少一个业务卡和对应的第二连接器的数量相同且一一对应的反馈走线，其中，每条反馈走线的路径为以对应的业务卡中的反馈芯片的输出端为起点，依次经过所述对应的业务卡、对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述引擎卡上的时钟芯片的第四输入端为终点；
所述每个反馈芯片，用于按照预设的周期，通过自身的输出端发送反馈信号；
所述控制设备，还用于针对所述每个业务卡，定期轮询所述第四输入端接收到所述业务卡中的反馈芯片发送的反馈信号的第一时间点，及所述时钟芯片接收到所述反馈信号前最近一次业务信号输出端向所述业务卡发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定引擎卡到所述业务卡的总路径延时。
另一方面，本发明实施例提供了一种信号传输延时补偿方法，所述方法包括：
针对每条第一回环走线，获取引擎卡中的时钟芯片的第一输出端输出第一检测信号的时间点和第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述引擎卡和背板之间的第一连接器的第一延时和所述背板和所述第一回环走线对应的第二连接器的第二延时；其中，所述每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；
根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；
控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
进一步地，所述根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时之前，所述方法还包括：
判断所述第一回环走线与传输业务信号的走线在所述引擎卡中、所述背板中、所述第一回环走线经过的业务卡中的长度是否相同，如果是，执行根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时的步骤。
进一步地，如果所述第一回环走线与传输业务信号的走线在所述引擎卡中、所述背板中、所述第一回环走线经过的业务卡中的长度不都相同，所述方法还包括：
获取所述时钟芯片的第二输出端输出第二检测信号的时间点与所述时钟芯片的第二输入端接收到所述第二检测信号的时间点之间的第二时间差、以及所述第二回环走线的第一长度计算出所述第二检测信号在所述引擎卡上单位走线的延时，再根据第二回环走线在所述引擎卡上的第二长度，确定所述第二检测信号在所述引擎卡上的第三延时；其中，所述第二回环走线的路径为以所述第二输出端为起点，经过所述引擎卡，以所述第二输入端为终点；
获取所述时钟芯片的第三输出端输出第三检测信号的时间点与所述时钟芯片的第三输入端接收到所述第三检测信号的时间点之间的第三时间差、第三回环走线在所述引擎卡上的第三长度、所述第三回环走线在所述背板上的第四长度、计算出所述第三检测信号在所述背板上单位走线的延时，再根据所述第三回环走线在所述背板上的第五长度，确定所述第三检测信号在所述背板上的第四延时；其中，所述第三回环走线的路径为以所述第三输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、所述第一连接器、所述引擎卡，以所述第三输入端为终点；
针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点的第一时间差、所述第一回环走线在所述引擎卡上的第六长度、所述第一回环走线在所述背板上的第七长度、所述第一回环走线在自身经过的业务卡上的第八长度、计算出所述第一检测信号在所述业务卡上单位走线的延时，再根据所述第一回环走线在所述业务卡上的第九长度，确定所述第一检测信号在所述业务卡上的第五延时；
针对每个业务卡，将所述第三延时、第四延时、第五延时、第一延时和所述业务卡对应的第二延时的和，确定从引擎卡到所述业务卡的总路径延时。
进一步地，所述方法还包括：
针对每个业务卡，定期轮询所述反馈芯片的第四输入端接收到所述业务卡中的反馈芯片发送的反馈信号的第一时间点，及所述时钟芯片接收到所述反馈信号前最近一次业务信号输出端向所述业务卡发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定引擎卡到所述业务卡的总路径延时；所述反馈信号是所述业务卡中的反馈芯片按照预设的周期，通过自身的输出端经过反馈走线发送的。
另一方面，本发明实施例提供了一种信号传输延时补偿装置，所述装置包括：
获取模块，用于针对每条第一回环走线，获取引擎卡中的时钟芯片的第一输出端输出第一检测信号的时间点和第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述引擎卡和背板之间的第一连接器的第一延时和所述背板和所述第一回环走线对应的第二连接器的第二延时；其中，所述每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；
第一确定模块，用于根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；
控制模块，用于控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
进一步地，所述装置还包括：
判断模块，用于判断所述第一回环走线与传输业务信号的走线在所述引擎卡中、所述背板中、所述第一回环走线经过的业务卡中的长度是否相同，如果是，触发所述第一确定模块。
进一步地，如果所述判断模块的判断结果为否，触发第二确定模块；
所述第二确定模块，用于获取所述时钟芯片的第二输出端输出第二检测信号的时间点与所述时钟芯片的第二输入端接收到所述第二检测信号的时间点之间的第二时间差、以及所述第二回环走线的第一长度计算出所述第二检测信号在所述引擎卡上单位走线的延时，再根据第二回环走线在所述引擎卡上的第二长度，确定所述第二检测信号在所述引擎卡上的第三延时；其中，所述第二回环走线的路径为以所述第二输出端为起点，经过所述引擎卡，以所述第二输入端为终点；
获取所述时钟芯片的第三输出端输出第三检测信号的时间点与所述时钟芯片的第三输入端接收到所述第三检测信号的时间点之间的第三时间差、第三回环走线在所述引擎卡上的第三长度、所述第三回环走线在所述背板上的第四长度、计算出所述第三检测信号在所述背板上单位走线的延时，再根据所述第三回环走线在所述背板上的第五长度，确定所述第三检测信号在所述背板上的第四延时；其中，所述第三回环走线的路径为以所述第三输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、所述第一连接器、所述引擎卡，以所述第三输入端为终点；
针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点的第一时间差、所述第一回环走线在所述引擎卡上的第六长度、所述第一回环走线在所述背板上的第七长度、所述第一回环走线在自身经过的业务卡上的第八长度、计算出所述第一检测信号在所述业务卡上单位走线的延时，再根据所述第一回环走线在所述业务卡上的第九长度，确定所述第一检测信号在所述业务卡上的第五延时；
针对每个业务卡，将所述第三延时、第四延时、第五延时、第一延时和所述业务卡对应的第二延时的和，确定从引擎卡到所述业务卡的总路径延时。
进一步地，所述装置还包括：
反馈模块，用于针对每个业务卡，定期轮询所述反馈芯片的第四输入端接收到所述业务卡中的反馈芯片发送的反馈信号的第一时间点，及所述时钟芯片接收到所述反馈信号前最近一次业务信号输出端向所述业务卡发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定引擎卡到所述业务卡的总路径延时；所述反馈信号是所述业务卡中的反馈芯片按照预设的周期，通过自身的输出端经过反馈走线发送的。
另一方面，本发明实施例提供了一种控制设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现上述任一项所述的方法步骤。
另一方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项所述的方法步骤。
本发明实施例提供了一种信号传输延时补偿的系统、方法、装置、设备及存储介质，包括引擎卡、背板、控制设备和至少一个业务卡，所述引擎卡和所述背板通过第一连接器连接，所述背板和每个业务卡分别通过对应的第二连接器连接，所述引擎卡中包括时钟芯片，所述时钟芯片、所述第一连接器、每个第二连接器与所述控制设备连接；所述系统还包括与至少一个业务卡和对应的第二连接器的数量相同且一一对应的第一回环走线；每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；所述引擎卡，用于通过所述时钟芯片的第一输出端发送第一检测信号；所述控制设备，用于针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述第一连接器的第一延时和所述第一回环走线对应的第二连接器的第二延时；根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
由于在本发明实施例中，在信号传输延时补偿的系统中布置有与业务卡数量相同的第一回环走线，每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点。控制设备针对每条第一回环走线，获取时钟芯片传输第一检测信号过程中第一输出端和第一输入端的第一时间差、第一连接器的第一延时和对应的第二连接器的第二延时，根据第一时间差、第一延时和第二延时，可以确定出从引擎卡到所述第一回环走线经过的业务卡的总路径延，然后根据总路径延时进行延时补偿，从而保证引擎卡和所述业务卡的时间同步。本发明实施例提供的信号传输延时补偿方案不需要支持1588协议，避免了报文解析的过程，因此实现简单，成本较低。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中采用1588时间同步法来实现时间同步的流程示意图；
图2为本发明实施例提供的信号传输延时补偿系统结构示意图；
图3为本发明实施例提供的信号传输延时补偿过程示意图；
图4为本发明实施例提供的另一信号传输延时补偿过程示意图；
图5为本发明实施例提供的信号传输延时补偿装置结构示意图；
图6为本发明实施例提供的控制设备结构示意图。
具体实施方式
下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例1：
图2为本发明实施例提供的信号传输延时补偿系统结构示意图，该系统包括：引擎卡11、背板12、控制设备14和至少一个业务卡13，所述引擎卡和所述背板通过第一连接器15连接，所述背板和每个业务卡分别通过对应的第二连接器16连接，所述引擎卡中包括时钟芯片111，所述时钟芯片、所述第一连接器、每个第二连接器与所述控制设备连接；
所述系统还包括与至少一个业务卡和对应的第二连接器的数量相同且一一对应的第一回环走线L33；每条第一回环走线的路径为以所述时钟芯片的第一输出端a1为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端b1为终点；
所述引擎卡，用于通过所述时钟芯片的第一输出端发送第一检测信号；
所述控制设备，用于针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点之间的第一时间差T33、所述第一连接器的第一延时Ta和所述第一回环走线对应的第二连接器的第二延时Tb；根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时TAB；控制所述时钟芯片的业务信号输出端a4向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
如图2所示，本发明实施例提供的信号传输延时补偿系统中，布置有第一回环走线，第一回环走线与业务卡和第二连接器数量相同且一一对应。每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点。在本发明实施例中，计算引擎卡到每个业务卡的总路径延时的过程相同，在此仅以计算引擎卡到其中一个业务卡的总路径延时为例进行说明。
引擎卡通过时钟芯片的第一输出端发送第一检测信号，第一检测信号沿着第一回环走线传输至时钟芯片的第一输入端。并且时钟芯片可以采集第一输出端发送第一检测信号的时间点和第一输入端接收检测信号的时间点。时钟芯片可以计算第一输出端发送第一检测信号时的时间点和第一输入端接收第一检测信号时的时间点之间的第一时间差，并发送给控制设备，或者也可以将第一输出端发送第一检测信号的时间点和第一输入端接收第一检测信号时的时间点发送至控制设备，由控制设备计算第一时间差。另外，控制设备可以获取第一连接器的第一延时和第二连接器的第二延时，其中，第一连接器的第一延时和第二连接器的第二延时在第一连接器和第二连接器出厂时便可以确定，控制设备可以通过第一连接器和第二连接器的生产厂商获取的第一延时和第二连接器的第二延时。
控制设备根据第一时间差、第一延时和第二延时确定总路径延时，具体的，通过公式TAB＝T33-Ta-Tb确定总路径延时，其中，T33为第一时间差，Ta为第一延时，Tb为第二延时，TAB为总路径延时。计算出TAB后，可以对时钟芯片的业务信号输出端的时钟进行向前位移时间TAB，使得外来信号到达业务卡的输入端是跟到达时钟芯片具有相同的时间，从而实现信号传输延时补偿，达到时间同步的效果。
需要说明的是，在本发明实施例中，引擎卡的板材可以为FR4但不限于FR4，背板的板材可以为TU-862HF但不限于TU-862HF；业务卡的板材可以为M4或M6或M7N但不限于此。
由于在本发明实施例中，在信号传输延时补偿的系统中布置有与业务卡数量相同的第一回环走线，每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点。控制设备针对每条第一回环走线，获取时钟芯片传输第一检测信号过程中第一输出端和第一输入端的第一时间差、第一连接器的第一延时和对应的第二连接器的第二延时，根据第一时间差、第一延时和第二延时，可以确定出从引擎卡到所述第一回环走线经过的业务卡的总路径延，然后根据总路径延时进行延时补偿，从而保证引擎卡和所述业务卡的时间同步。本发明实施例提供的信号传输延时补偿方案不需要支持1588协议，避免了报文解析的过程，因此实现简单，成本较低。
并且，本发明实施例提供的一种信号传输延时补偿的时间同步方案通过补偿信号在相同或者不同板材间传输所带来的走线延时，极大地提高了时间同步精度。可以应用于同板材的两板卡或者多板卡间的时间同步，也可以应用于不同板材的两板卡或者多板卡间的时间同步，应用范围广。
下面对本发明实施例根据公式TAB＝T33-Ta-Tb确定总路径延时的原理进行介绍。
首先，设定引擎卡上的走线长度为L1，走线延时时间为T1；引擎卡和背板间的第一连接器，第一连接器上延时时间为Ta；背板上的走线长度L2，走线延时时间为T2；背板和业务卡间的第二连接器，第二连接器上延时时间为Tb；业务卡上的走线长度L3，走线延时时间为T3。
在时钟芯片上引出三条回环走线，分别是第一回环走线L33，其中，所述第一回环走线的路径为时钟芯片的第一输出端至引擎卡至第一连接器至背板至第二连接器至业务卡至第二连接器至背板至第一连接器至引擎卡至时钟芯片的第一输入端；
第二回环走线L11，其中，所述第二回环走线的路径为时钟芯片的第二输出端至引擎卡至时钟芯片的第二输入端；
第三回环走线L22，其中，所述第三回环走线的路径为时钟芯片的第三输出端至引擎卡至第一连接器至背板至第一连接器至引擎卡至时钟芯片的第三输入端。
其中，走线L11＝L1；那么T1＝T11；
走线L22＝L1+L2；其中在引擎卡上的走线等于L1，即从时钟芯片的信号输出端到第一连接器的走线加上从第一连接器回到时钟芯片信号输入端的走线；那么T2＝T22-2*Ta-T11；
走线L33＝L1+L2+L3；其中在引擎卡上的走线部分等于L1，即从时钟芯片的信号输出端到第一连接器的走线加上从第一连接器回到时钟芯片信号输入端的走线；在背板上的走线长度等于L2，即从第一连接器到第二连接器的走线加上从第二连接器到第一连接器的走线；那么T3＝T33-T2-T1-2*Ta-2*Tb＝T33-T22-2*Tb。
时钟芯片可以测量得到走线L11的延时时间T11，走线L22的延时时间T22，走线L33的延时时间T33。另外地，第一连接器的延时Ta和第二连接器的延时Tb，该部分的延时可找对应连接器厂商获取，在本方案中作为已知条件。
因此，从时钟芯片的信号输出端到业务卡所经过的路径延时总时间：
TAB＝T1+Ta+T2+Tb+T3＝T33-Ta-Tb。
根据公式TAB＝T1+Ta+T2+Tb+T3＝T33-Ta-Tb可知，当第一回环走线与传输业务信号的走线在引擎卡中、背板中、业务卡中的长度分别相同时，只需布置第一回环走线即可确定总路径延时，不需要布置走线L11和L22，这样不仅可以节约PCB布线绕线空间，还可以增加引擎卡时钟芯片的输入输出引脚使用数。
实施例2：
由于信号传输延时补偿系统中的业务卡的数量可以是多个，需要引擎卡与每个业务卡实现时间同步。例如，引擎卡需要跟16张业务卡或者更多的业务卡进行时间同步，同时由于板卡本身面积限制，复杂系统可能无法满足第一回环走线与传输业务信号的走线在引擎卡中、背板中、业务卡中的长度分别相同，在这种情况下，在本发明实施例中通过测量出不同板材的单位走线延时，然后根据实际的走向长度进行补偿。因此，在上述实施例的基础上，在本发明实施例中，
所述系统还包括第二回环走线L11和第三回环走线L22，其中，所述第二回环走线的路径为以所述时钟芯片的第二输出端a2为起点，经过所述引擎卡，以所述时钟芯片的第二输入端b2为终点；所述第三回环走线的路径为以所述时钟芯片的第三输出端a3为起点，依次经过所述引擎卡、所述第一连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第三输入端b3为终点；
所述引擎卡，还用于通过所述第二输出端发送第二检测信号，通过所述第三输出端发送第三检测信号；
所述控制设备，还用于获取所述第二输出端输出所述第二检测信号的时间点与所述第二输入端接收到所述第二检测信号的时间点之间的第二时间差T11、以及所述第二回环走线的第一长度L11计算出所述第二检测信号在所述引擎卡上单位走线的延时，再根据所述第二回环走线在所述引擎卡上的第二长度L1，确定所述第二检测信号在所述引擎卡上的第三延时T1；
所述控制设备，还用于获取所述第三输出端输出所述第三检测信号的时间点与所述第三输入端接收到所述第三检测信号的时间点之间的第三时间差T22、所述第三回环走线在所述引擎卡上的第三长度L10、所述第三回环走线在所述背板上的第四长度L20、计算出所述第三检测信号在所述背板上单位走线的延时，再根据所述第三回环走线在所述背板上的第五长度L2，确定所述第三检测信号在所述背板上的第四延时T2；
所述控制设备，还用于针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点的第一时间差T33、所述第一回环走线在所述引擎卡上的第六长度L100、所述第一回环走线在所述背板上的第七长度L200、所述第一回环走线在自身经过的业务卡上的第八长度L30、计算出所述第一检测信号在所述业务卡上单位走线的延时，再根据所述第一回环走线在所述业务卡上的第九长度L3，确定所述第一检测信号在所述业务卡上的第五延时T3；
所述控制设备，还用于针对每个业务卡，将所述第三延时T1、第四延时T2、第五延时T3、第一延时Ta和所述业务卡对应的第二延时Tb的和，确定从引擎卡到所述业务卡的总路径延时。
需要说明的是，图2中仅示出了引擎卡与一个业务卡之间的走线，在实际应用场景中，引擎卡与每个业务卡之间都有类似于图2所示的走线。
具体实现过程和计算如下：
根据走线L11；那么
Figure BDA0002301274380000161
走线L22在引擎卡上的总路径长度为L10，在背板上的走线长度为L20，那么：
Figure BDA0002301274380000162
走线L33在引擎卡上的；引擎卡上的总走线长度为L100，在背板上的走线长度为L200，在业务卡上的走线长度为L30，那么：
Figure BDA0002301274380000163
得出，TAB＝T1+Ta+T2+Tb+T3。
本发明实施例提供的一种信号传输延时补偿的时间同步方案，仅需要通过对信号走线回环测量各板材的单位走线延时，没有复杂的走线要求，实现简单；而且无需增加额外的器件和单独的模块，系统成本较低。
实施例3：
为了监控时间同步的精度，在上述各实施例的基础上，在本发明实施例中，如图2所示，所述每个业务卡包括反馈芯片131，所述系统还包括与至少一个业务卡和对应的第二连接器数量相同且一一对应的反馈走线Lfb，其中，每条反馈走线的路径为以对应的业务卡中的反馈芯片的输出端c1为起点，依次经过所述对应的业务卡、对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述引擎卡上的时钟芯片的第四输入端b4为终点；
所述每个反馈芯片，用于按照预设的周期，通过自身的输出端发送反馈信号；
所述控制设备，还用于针对所述每个业务卡，定期轮询所述第四输入端接收到所述业务卡中的反馈芯片发送的反馈信号的第一时间点，及所述时钟芯片接收到所述反馈信号前最近一次业务信号输出端向所述业务卡发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定引擎卡到所述业务卡的总路径延时。
在本发明实施例中，每个业务卡中都包括反馈芯片，每条反馈走线的路径为以对应的业务卡中的反馈芯片的输出端为起点，依次经过所述对应的业务卡、对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述引擎卡上的时钟芯片的第四输入端为终点。反馈芯片按照预设的周期，通过自身的输出端经过反馈走线发送反馈信号，其中，预设的周期可以是10天、20天等。并且，业务卡接收到业务信号作为反馈芯片发送反馈信号的触发条件，例如，预设的周期为10天，则距离上一次发送反馈信号的时间间隔达到10天时，当业务卡接收到业务信号，则反馈芯片发送反馈信号。
引擎卡每次通过时钟芯片向业务卡发送业务信号时，时钟芯片都记录有业务信号输出端发送业务信号的时间点，并且，时钟芯片的第四输入端接收到反馈信号时，可以采集第四输入端接收到反馈信号的第一时间点，此时，时钟芯片查找接收到反馈信号前最近一次业务信号输出端发送业务信号的第二时间点，然后将第一时间点和第二时间点发送至控制设备，控制设备判断第一时间点和第二时间点的时间差是否跟之前几次的轮询值差不多，如果是，则说明当前确定的总路径延时是准确的，如果否，也就是，预设轮询次数内，存在任意两个时间差的差值大于预设的时间阈值，则说明可能存在板材老化导致当前的总路径延时不准确，此时需要重新测量各个板材单位延迟，重新确定总路径延时。并且，当判断第一时间点和第二时间点的时间差跟之前某次的轮询值差值大于预设的时间阈值，还可以输出板材老化的提示信息。
由于在本发明实施例中，控制设备定期轮询所述时钟芯片的第四输入端接收到反馈信号的第一时间点，及时钟芯片接收到反馈信号前最近一次信号输出端发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定业务信号从引擎卡到业务卡总路径延时。从而可以不断调整和优化引擎卡和业务卡之间的时间同步精度。有效地补偿走线延时由于板材的老化而带来的前后相同走线长度的时间延时不一致的问题。实现引擎卡和业务卡之间高精度的时间同步，也提高了信号传输延时补偿系统的稳定性。
实施例4：
图3为本发明实施例提供的信号传输延时补偿过程示意图，该过程包括以下步骤：
S101：针对每条第一回环走线，获取引擎卡中的时钟芯片的第一输出端输出第一检测信号的时间点和第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述引擎卡和背板之间的第一连接器的第一延时和所述背板和所述第一回环走线对应的第二连接器的第二延时；其中，所述每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点。
S102：根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时。
S103：控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
本发明实施例提供的信号传输延时补偿方法应用于控制设备。在信号传输延时补偿系统中，布置有第一回环走线，第一回环走线与业务卡和第二连接器数量相同且一一对应。每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点。在本发明实施例中，计算引擎卡到每个业务卡的总路径延时的过程相同，在此仅以计算引擎卡到其中一个业务卡的总路径延时为例进行说明。
引擎卡通过时钟芯片的第一输出端发送第一检测信号，第一检测信号沿着第一回环走线传输至时钟芯片的第一输入端。并且时钟芯片可以采集第一输出端发送第一检测信号的时间点和第一输入端接收检测信号的时间点。时钟芯片可以计算第一输出端发送第一检测信号时的时间点和第一输入端接收第一检测信号时的时间点之间的第一时间差，并发送给控制设备，或者也可以将第一输出端发送第一检测信号的时间点和第一输入端接收第一检测信号时的时间点发送至控制设备，由控制设备计算第一时间差。另外，控制设备可以获取第一连接器的第一延时和第二连接器的第二延时，其中，第一连接器的第一延时和第二连接器的第二延时在第一连接器和第二连接器出厂时便可以确定，控制设备可以通过第一连接器和第二连接器的生产厂商获取的第一延时和第二连接器的第二延时。
控制设备根据第一时间差、第一延时和第二延时确定总路径延时，具体的，通过公式TAB＝T33-Ta-Tb确定总路径延时，其中，T33为第一时间差，Ta为第一延时，Tb为第二延时，TAB为总路径延时。计算出TAB后，可以对时钟芯片的业务信号输出端的时钟进行向前位移时间TAB，使得外来信号到达业务卡的输入端是跟到达时钟芯片具有相同的时间，从而实现信号传输延时补偿，达到时间同步的效果。
需要说明的是，在本发明实施例中，引擎卡的板材可以为FR4但不限于FR4，背板的板材可以为TU-862HF但不限于TU-862HF；业务卡的板材可以为M4或M6或M7N但不限于此。
由于在本发明实施例中，在信号传输延时补偿的系统中布置有与业务卡数量相同的第一回环走线，每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点。控制设备针对每条第一回环走线，获取时钟芯片传输第一检测信号过程中第一输出端和第一输入端的第一时间差、第一连接器的第一延时和对应的第二连接器的第二延时，根据第一时间差、第一延时和第二延时，可以确定出从引擎卡到所述第一回环走线经过的业务卡的总路径延，然后根据总路径延时进行延时补偿，从而保证引擎卡和所述业务卡的时间同步。本发明实施例提供的信号传输延时补偿方案不需要支持1588协议，避免了报文解析的过程，因此实现简单，成本较低。
并且，本发明实施例提供的一种信号传输延时补偿的时间同步方案通过补偿信号在相同或者不同板材间传输所带来的走线延时，极大地提高了时间同步精度。可以应用于同板材的两板卡或者多板卡间的时间同步，也可以应用于不同板材的两板卡或者多板卡间的时间同步，应用范围广。
实施例5：
由于信号传输延时补偿系统中的业务卡的数量可以是多个，需要引擎卡与每个业务卡实现时间同步。例如，引擎卡需要跟16张业务卡或者更多的业务卡进行时间同步，同时由于板卡本身面积限制，复杂系统可能无法满足第一回环走线与传输业务信号的走线在引擎卡中、背板中、业务卡中的长度分别相同，在这种情况下，在本发明实施例中通过测量出不同板材的单位走线延时，然后根据实际的走向长度进行补偿。因此，在上述实施例的基础上，在本发明实施例中，所述根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时之前，所述方法还包括：
判断所述第一回环走线与传输业务信号的走线在所述引擎卡中、所述背板中、所述第一回环走线经过的业务卡中的长度是否相同，如果是，执行根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时的步骤。
如果所述第一回环走线与传输业务信号的走线在所述引擎卡中、所述背板中、所述第一回环走线经过的业务卡中的长度不都相同，如图4所示，所述方法还包括：
S201：获取所述时钟芯片的第二输出端输出第二检测信号的时间点与所述时钟芯片的第二输入端接收到所述第二检测信号的时间点之间的第二时间差、以及所述第二回环走线的第一长度计算出所述第二检测信号在所述引擎卡上单位走线的延时，再根据第二回环走线在所述引擎卡上的第二长度，确定所述第二检测信号在所述引擎卡上的第三延时；其中，所述第二回环走线的路径为以所述第二输出端为起点，经过所述引擎卡，以所述第二输入端为终点；
S202：获取所述时钟芯片的第三输出端输出第三检测信号的时间点与所述时钟芯片的第三输入端接收到所述第三检测信号的时间点之间的第三时间差、第三回环走线在所述引擎卡上的第三长度、所述第三回环走线在所述背板上的第四长度、计算出所述第三检测信号在所述背板上单位走线的延时，再根据所述第三回环走线在所述背板上的第五长度，确定所述第三检测信号在所述背板上的第四延时；其中，所述第三回环走线的路径为以所述第三输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、所述第一连接器、所述引擎卡，以所述第三输入端为终点；
S203：针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点的第一时间差、所述第一回环走线在所述引擎卡上的第六长度、所述第一回环走线在所述背板上的第七长度、所述第一回环走线在自身经过的业务卡上的第八长度、计算出所述第一检测信号在所述业务卡上单位走线的延时，再根据所述第一回环走线在所述业务卡上的第九长度，确定所述第一检测信号在所述业务卡上的第五延时；
S204：针对每个业务卡，将所述第三延时、第四延时、第五延时、第一延时和所述业务卡对应的第二延时的和，确定从引擎卡到所述业务卡的总路径延时。
具体实现过程和计算如下：
根据走线L11；那么
Figure BDA0002301274380000211
走线L22在引擎卡上的总路径长度为L10，在背板上的走线长度为L20，那么：
Figure BDA0002301274380000221
走线L33在引擎卡上的；引擎卡上的总走线长度为L100，在背板上的走线长度为L200，在业务卡上的走线长度为L30，那么：
Figure BDA0002301274380000222
得出，TAB＝T1+Ta+T2+Tb+T3。
本发明实施例提供的一种信号传输延时补偿的时间同步方案，仅需要通过对信号走线回环测量各板材的单位走线延时，没有复杂的走线要求，实现简单；而且无需增加额外的器件和单独的模块，系统成本较低。
实施例6：
为了监控时间同步的精度，在上述各实施例的基础上，在本发明实施例中，所述方法还包括：
针对每个业务卡，定期轮询所述反馈芯片的第四输入端接收到所述业务卡中的反馈芯片发送的反馈信号的第一时间点，及所述时钟芯片接收到所述反馈信号前最近一次业务信号输出端向所述业务卡发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定引擎卡到所述业务卡的总路径延时；所述反馈信号是所述业务卡中的反馈芯片按照预设的周期，通过自身的输出端经过反馈走线发送的。
在本发明实施例中，每个业务卡中都包括反馈芯片，每条反馈走线的路径为以对应的业务卡中的反馈芯片的输出端为起点，依次经过所述对应的业务卡、对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述引擎卡上的时钟芯片的第四输入端为终点。反馈芯片按照预设的周期，通过自身的输出端经过反馈走线发送反馈信号，其中，预设的周期可以是10天、20天等。并且，业务卡接收到业务信号作为反馈芯片发送反馈信号的触发条件，例如，预设的周期为10天，则距离上一次发送反馈信号的时间间隔达到10天时，当业务卡接收到业务信号，则反馈芯片发送反馈信号。
引擎卡每次通过时钟芯片向业务卡发送业务信号时，时钟芯片都记录有业务信号输出端发送业务信号的时间点，并且，时钟芯片的第四输入端接收到反馈信号时，可以采集第四输入端接收到反馈信号的第一时间点，此时，时钟芯片查找接收到反馈信号前最近一次业务信号输出端发送业务信号的第二时间点，然后将第一时间点和第二时间点发送至控制设备，控制设备判断第一时间点和第二时间点的时间差是否跟之前几次的轮询值差不多，如果是，则说明当前确定的总路径延时是准确的，如果否，也就是，预设轮询次数内，存在任意两个时间差的差值大于预设的时间阈值，则说明可能存在板材老化导致当前的总路径延时不准确，此时需要重新测量各个板材单位延迟，重新确定总路径延时。并且，当判断第一时间点和第二时间点的时间差跟之前某次的轮询值差值大于预设的时间阈值，还可以输出板材老化的提示信息。
由于在本发明实施例中，控制设备定期轮询所述时钟芯片的第四输入端接收到反馈信号的第一时间点，及时钟芯片接收到反馈信号前最近一次信号输出端发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定业务信号从引擎卡到业务卡总路径延时。从而可以不断调整和优化引擎卡和业务卡之间的时间同步精度。有效地补偿走线延时由于板材的老化而带来的前后相同走线长度的时间延时不一致的问题。实现引擎卡和业务卡之间高精度的时间同步，也提高了信号传输延时补偿系统的稳定性。
实施例7：
图5为本发明实施例提供的信号传输延时补偿装置结构示意图，该装置包括：
获取模块41，用于针对每条第一回环走线，获取引擎卡中的时钟芯片的第一输出端输出第一检测信号的时间点和第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述引擎卡和背板之间的第一连接器的第一延时和所述背板和所述第一回环走线对应的第二连接器的第二延时；其中，所述每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；
第一确定模块42，用于根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；
控制模块43，用于控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
所述装置还包括：
判断模块44，用于判断所述第一回环走线与传输业务信号的走线在所述引擎卡中、所述背板中、所述第一回环走线经过的业务卡中的长度是否相同，如果是，触发所述第一确定模块42。
如果所述判断模块44的判断结果为否，触发第二确定模块45；
所述第二确定模块45，用于获取所述时钟芯片的第二输出端输出第二检测信号的时间点与所述时钟芯片的第二输入端接收到所述第二检测信号的时间点之间的第二时间差、以及所述第二回环走线的第一长度计算出所述第二检测信号在所述引擎卡上单位走线的延时，再根据第二回环走线在所述引擎卡上的第二长度，确定所述第二检测信号在所述引擎卡上的第三延时；其中，所述第二回环走线的路径为以所述第二输出端为起点，经过所述引擎卡，以所述第二输入端为终点；
获取所述时钟芯片的第三输出端输出第三检测信号的时间点与所述时钟芯片的第三输入端接收到所述第三检测信号的时间点之间的第三时间差、第三回环走线在所述引擎卡上的第三长度、所述第三回环走线在所述背板上的第四长度、计算出所述第三检测信号在所述背板上单位走线的延时，再根据所述第三回环走线在所述背板上的第五长度，确定所述第三检测信号在所述背板上的第四延时；其中，所述第三回环走线的路径为以所述第三输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、所述第一连接器、所述引擎卡，以所述第三输入端为终点；
针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点的第一时间差、所述第一回环走线在所述引擎卡上的第六长度、所述第一回环走线在所述背板上的第七长度、所述第一回环走线在自身经过的业务卡上的第八长度、计算出所述第一检测信号在所述业务卡上单位走线的延时，再根据所述第一回环走线在所述业务卡上的第九长度，确定所述第一检测信号在所述业务卡上的第五延时；
针对每个业务卡，将所述第三延时、第四延时、第五延时、第一延时和所述业务卡对应的第二延时的和，确定从引擎卡到所述业务卡的总路径延时。
所述装置还包括：
反馈模块46，用于针对每个业务卡，定期轮询所述反馈芯片的第四输入端接收到所述业务卡中的反馈芯片发送的反馈信号的第一时间点，及所述时钟芯片接收到所述反馈信号前最近一次业务信号输出端向所述业务卡发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定引擎卡到所述业务卡的总路径延时；所述反馈信号是所述业务卡中的反馈芯片按照预设的周期，通过自身的输出端经过反馈走线发送的。
实施例8：
在上述各实施例的基础上，本发明实施例中还提供了一种控制设备，如图6所示，包括：处理器301、通信接口302、存储器303和通信总线304，其中，处理器301，通信接口302，存储器303通过通信总线304完成相互间的通信；
所述存储器303中存储有计算机程序，当所述程序被所述处理器301执行时，使得所述处理器301执行如下步骤：
针对每条第一回环走线，获取引擎卡中的时钟芯片的第一输出端输出第一检测信号的时间点和第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述引擎卡和背板之间的第一连接器的第一延时和所述背板和所述第一回环走线对应的第二连接器的第二延时；其中，所述每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；
根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；
控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
基于同一发明构思，本发明实施例中还提供了一种控制设备，由于上述控制设备解决问题的原理与信号传输延时补偿的方法相似，因此上述控制设备的实施可以参见方法的实施，重复之处不再赘述。
本发明实施例提供的控制设备具体可以为桌面计算机、便携式计算机、智能手机、平板电脑、个人数字助理(Personal Digital Assistant，PDA)、网络侧设备等。
上述控制设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口302用于上述控制设备与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory，RAM)，也可以包括非易失性存储器(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器。可选地，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述处理器可以是通用处理器，包括中央处理器、网络处理器(NetworkProcessor，NP)等；还可以是数字信号处理器(Digital Signal Processing，DSP)、专用集成电路、现场可编程门陈列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
在本发明实施例中处理器执行存储器上所存放的程序时，实现针对每条第一回环走线，获取引擎卡中的时钟芯片的第一输出端输出第一检测信号的时间点和第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述引擎卡和背板之间的第一连接器的第一延时和所述背板和所述第一回环走线对应的第二连接器的第二延时；其中，所述每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
由于在本发明实施例中，在信号传输延时补偿的系统中布置有与业务卡数量相同的第一回环走线，每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点。控制设备针对每条第一回环走线，获取时钟芯片传输第一检测信号过程中第一输出端和第一输入端的第一时间差、第一连接器的第一延时和对应的第二连接器的第二延时，根据第一时间差、第一延时和第二延时，可以确定出从引擎卡到所述第一回环走线经过的业务卡的总路径延，然后根据总路径延时进行延时补偿，从而保证引擎卡和所述业务卡的时间同步。本发明实施例提供的信号传输延时补偿方案不需要支持1588协议，避免了报文解析的过程，因此实现简单，成本较低。
实施例9：
在上述各实施例的基础上，本发明实施例还提供了一种计算机存储可读存储介质，所述计算机可读存储介质内存储有可由控制设备执行的计算机程序，当所述程序在所述控制设备上运行时，使得所述控制设备执行时实现如下步骤：
针对每条第一回环走线，获取引擎卡中的时钟芯片的第一输出端输出第一检测信号的时间点和第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述引擎卡和背板之间的第一连接器的第一延时和所述背板和所述第一回环走线对应的第二连接器的第二延时；其中，所述每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；
根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；
控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
基于同一发明构思，本发明实施例中还提供了一种计算机可读存储介质，由于处理器在执行上述计算机可读存储介质上存储的计算机程序时解决问题的原理与信号传输延时补偿方法相似，因此处理器在执行上述计算机可读存储介质存储的计算机程序的实施可以参见方法的实施，重复之处不再赘述。
上述计算机可读存储介质可以是控制设备中的处理器能够存取的任何可用介质或数据存储设备，包括但不限于磁性存储器如软盘、硬盘、磁带、磁光盘(MO)等、光学存储器如CD、DVD、BD、HVD等、以及半导体存储器如ROM、EPROM、EEPROM、非易失性存储器(NANDFLASH)、固态硬盘(SSD)等。
在本发明实施例中提供的计算机可读存储介质内存储计算机程序，计算机程序被处理器执行时实现针对每条第一回环走线，获取引擎卡中的时钟芯片的第一输出端输出第一检测信号的时间点和第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述引擎卡和背板之间的第一连接器的第一延时和所述背板和所述第一回环走线对应的第二连接器的第二延时；其中，所述每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
由于在本发明实施例中，在信号传输延时补偿的系统中布置有与业务卡数量相同的第一回环走线，每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点。控制设备针对每条第一回环走线，获取时钟芯片传输第一检测信号过程中第一输出端和第一输入端的第一时间差、第一连接器的第一延时和对应的第二连接器的第二延时，根据第一时间差、第一延时和第二延时，可以确定出从引擎卡到所述第一回环走线经过的业务卡的总路径延，然后根据总路径延时进行延时补偿，从而保证引擎卡和所述业务卡的时间同步。本发明实施例提供的信号传输延时补偿方案不需要支持1588协议，避免了报文解析的过程，因此实现简单，成本较低。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种信号传输延时补偿的系统，其特征在于，包括引擎卡、背板、控制设备和至少一个业务卡，所述引擎卡和所述背板通过第一连接器连接，所述背板和每个业务卡分别通过对应的第二连接器连接，所述引擎卡中包括时钟芯片，所述时钟芯片、所述第一连接器、每个第二连接器与所述控制设备连接；
所述系统还包括与至少一个业务卡和对应的第二连接器的数量相同且一一对应的第一回环走线；每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；
所述引擎卡，用于通过所述时钟芯片的第一输出端发送第一检测信号；
所述控制设备，用于针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述第一连接器的第一延时和所述第一回环走线对应的第二连接器的第二延时；根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
2.如权利要求1所述的系统，其特征在于，所述系统还包括第二回环走线和第三回环走线，其中，所述第二回环走线的路径为以所述时钟芯片的第二输出端为起点，经过所述引擎卡，以所述时钟芯片的第二输入端为终点；所述第三回环走线的路径为以所述时钟芯片的第三输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第三输入端为终点；
所述引擎卡，还用于通过所述第二输出端发送第二检测信号，通过所述第三输出端发送第三检测信号；
所述控制设备，还用于获取所述第二输出端输出所述第二检测信号的时间点与所述第二输入端接收到所述第二检测信号的时间点之间的第二时间差、以及所述第二回环走线的第一长度计算出所述第二检测信号在所述引擎卡上单位走线的延时，再根据所述第二回环走线在所述引擎卡上的第二长度，确定所述第二检测信号在所述引擎卡上的第三延时；
所述控制设备，还用于获取所述第三输出端输出所述第三检测信号的时间点与所述第三输入端接收到所述第三检测信号的时间点之间的第三时间差、所述第三回环走线在所述引擎卡上的第三长度、所述第三回环走线在所述背板上的第四长度、计算出所述第三检测信号在所述背板上单位走线的延时，再根据所述第三回环走线在所述背板上的第五长度，确定所述第三检测信号在所述背板上的第四延时；
所述控制设备，还用于针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点的第一时间差、所述第一回环走线在所述引擎卡上的第六长度、所述第一回环走线在所述背板上的第七长度、所述第一回环走线在自身经过的业务卡上的第八长度、计算出所述第一检测信号在所述业务卡上单位走线的延时，再根据所述第一回环走线在所述业务卡上的第九长度，确定所述第一检测信号在所述业务卡上的第五延时；
所述控制设备，还用于针对每个业务卡，将所述第三延时、第四延时、第五延时、第一延时和所述业务卡对应的第二延时的和，确定从引擎卡到所述业务卡的总路径延时。
3.如权利要求1或2所述的系统，其特征在于，所述每个业务卡包括反馈芯片，所述系统还包括与至少一个业务卡和对应的第二连接器的数量相同且一一对应的反馈走线，其中，每条反馈走线的路径为以对应的业务卡中的反馈芯片的输出端为起点，依次经过所述对应的业务卡、对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述引擎卡上的时钟芯片的第四输入端为终点；
所述每个反馈芯片，用于按照预设的周期，通过自身的输出端发送反馈信号；
所述控制设备，还用于针对所述每个业务卡，定期轮询所述第四输入端接收到所述业务卡中的反馈芯片发送的反馈信号的第一时间点，及所述时钟芯片接收到所述反馈信号前最近一次业务信号输出端向所述业务卡发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定引擎卡到所述业务卡的总路径延时。
4.一种信号传输延时补偿的方法，其特征在于，所述方法包括：
针对每条第一回环走线，获取引擎卡中的时钟芯片的第一输出端输出第一检测信号的时间点和第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述引擎卡和背板之间的第一连接器的第一延时和所述背板和所述第一回环走线对应的第二连接器的第二延时；其中，所述每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；
根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；
控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
5.如权利要求4所述的方法，其特征在于，所述根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时之前，所述方法还包括：
判断所述第一回环走线与传输业务信号的走线在所述引擎卡中、所述背板中、所述第一回环走线经过的业务卡中的长度是否相同，如果是，执行根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时的步骤。
6.如权利要求5所述的方法，其特征在于，如果所述第一回环走线与传输业务信号的走线在所述引擎卡中、所述背板中、所述第一回环走线经过的业务卡中的长度不都相同，所述方法还包括：
获取所述时钟芯片的第二输出端输出第二检测信号的时间点与所述时钟芯片的第二输入端接收到所述第二检测信号的时间点之间的第二时间差、以及所述第二回环走线的第一长度计算出所述第二检测信号在所述引擎卡上单位走线的延时，再根据第二回环走线在所述引擎卡上的第二长度，确定所述第二检测信号在所述引擎卡上的第三延时；其中，所述第二回环走线的路径为以所述第二输出端为起点，经过所述引擎卡，以所述第二输入端为终点；
获取所述时钟芯片的第三输出端输出第三检测信号的时间点与所述时钟芯片的第三输入端接收到所述第三检测信号的时间点之间的第三时间差、第三回环走线在所述引擎卡上的第三长度、所述第三回环走线在所述背板上的第四长度、计算出所述第三检测信号在所述背板上单位走线的延时，再根据所述第三回环走线在所述背板上的第五长度，确定所述第三检测信号在所述背板上的第四延时；其中，所述第三回环走线的路径为以所述第三输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、所述第一连接器、所述引擎卡，以所述第三输入端为终点；
针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点的第一时间差、所述第一回环走线在所述引擎卡上的第六长度、所述第一回环走线在所述背板上的第七长度、所述第一回环走线在自身经过的业务卡上的第八长度、计算出所述第一检测信号在所述业务卡上单位走线的延时，再根据所述第一回环走线在所述业务卡上的第九长度，确定所述第一检测信号在所述业务卡上的第五延时；
针对每个业务卡，将所述第三延时、第四延时、第五延时、第一延时和所述业务卡对应的第二延时的和，确定从引擎卡到所述业务卡的总路径延时。
7.如权利要求4或6所述的方法，其特征在于，所述方法还包括：
针对每个业务卡，定期轮询所述反馈芯片的第四输入端接收到所述业务卡中的反馈芯片发送的反馈信号的第一时间点，及所述时钟芯片接收到所述反馈信号前最近一次业务信号输出端向所述业务卡发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定引擎卡到所述业务卡的总路径延时；所述反馈信号是所述业务卡中的反馈芯片按照预设的周期，通过自身的输出端经过反馈走线发送的。
8.一种信号传输延时补偿的装置，其特征在于，所述装置包括：
获取模块，用于针对每条第一回环走线，获取引擎卡中的时钟芯片的第一输出端输出第一检测信号的时间点和第一输入端接收到所述第一检测信号的时间点之间的第一时间差、所述引擎卡和背板之间的第一连接器的第一延时和所述背板和所述第一回环走线对应的第二连接器的第二延时；其中，所述每条第一回环走线的路径为以所述时钟芯片的第一输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、对应的第二连接器、对应的业务卡、所述对应的第二连接器、所述背板、所述第一连接器、所述引擎卡，以所述时钟芯片的第一输入端为终点；
第一确定模块，用于根据所述第一时间差、所述第一延时和所述第二延时确定从所述引擎卡到所述第一回环走线经过的业务卡的总路径延时；
控制模块，用于控制所述时钟芯片的业务信号输出端向所述第一回环走线经过的业务卡发送业务信号的时钟向前位移所述总路径延时。
9.如权利要求8所述的装置，其特征在于，所述装置还包括：
判断模块，用于判断所述第一回环走线与传输业务信号的走线在所述引擎卡中、所述背板中、所述第一回环走线经过的业务卡中的长度是否相同，如果是，触发所述第一确定模块。
10.如权利要求9所述的装置，其特征在于，如果所述判断模块的判断结果为否，触发第二确定模块；
所述第二确定模块，用于获取所述时钟芯片的第二输出端输出第二检测信号的时间点与所述时钟芯片的第二输入端接收到所述第二检测信号的时间点之间的第二时间差、以及所述第二回环走线的第一长度计算出所述第二检测信号在所述引擎卡上单位走线的延时，再根据第二回环走线在所述引擎卡上的第二长度，确定所述第二检测信号在所述引擎卡上的第三延时；其中，所述第二回环走线的路径为以所述第二输出端为起点，经过所述引擎卡，以所述第二输入端为终点；
获取所述时钟芯片的第三输出端输出第三检测信号的时间点与所述时钟芯片的第三输入端接收到所述第三检测信号的时间点之间的第三时间差、第三回环走线在所述引擎卡上的第三长度、所述第三回环走线在所述背板上的第四长度、计算出所述第三检测信号在所述背板上单位走线的延时，再根据所述第三回环走线在所述背板上的第五长度，确定所述第三检测信号在所述背板上的第四延时；其中，所述第三回环走线的路径为以所述第三输出端为起点，依次经过所述引擎卡、所述第一连接器、所述背板、所述第一连接器、所述引擎卡，以所述第三输入端为终点；
针对每条第一回环走线，获取所述第一输出端输出所述第一检测信号的时间点与所述第一输入端接收到所述第一检测信号的时间点的第一时间差、所述第一回环走线在所述引擎卡上的第六长度、所述第一回环走线在所述背板上的第七长度、所述第一回环走线在自身经过的业务卡上的第八长度、计算出所述第一检测信号在所述业务卡上单位走线的延时，再根据所述第一回环走线在所述业务卡上的第九长度，确定所述第一检测信号在所述业务卡上的第五延时；
针对每个业务卡，将所述第三延时、第四延时、第五延时、第一延时和所述业务卡对应的第二延时的和，确定从引擎卡到所述业务卡的总路径延时。
11.如权利要求8或10所述的装置，其特征在于，所述装置还包括：
反馈模块，用于针对每个业务卡，定期轮询所述反馈芯片的第四输入端接收到所述业务卡中的反馈芯片发送的反馈信号的第一时间点，及所述时钟芯片接收到所述反馈信号前最近一次业务信号输出端向所述业务卡发送业务信号的第二时间点；计算每次的所述第一时间点和第二时间点的时间差；判断预设轮询次数内，是否存在任意两个时间差的差值大于预设的时间阈值，如果是，重新确定引擎卡到所述业务卡的总路径延时；所述反馈信号是所述业务卡中的反馈芯片按照预设的周期，通过自身的输出端经过反馈走线发送的。
12.一种控制设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现权利要求4-7任一项所述的方法步骤。
13.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求4-7任一项所述的方法步骤。
CN201911222624.7A 2019-12-03 2019-12-03 一种信号传输延时补偿的系统、方法、装置、设备及介质 Active CN111082887B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911222624.7A CN111082887B (zh) 2019-12-03 2019-12-03 一种信号传输延时补偿的系统、方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911222624.7A CN111082887B (zh) 2019-12-03 2019-12-03 一种信号传输延时补偿的系统、方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN111082887A true CN111082887A (zh) 2020-04-28
CN111082887B CN111082887B (zh) 2022-03-18

Family

ID=70312810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911222624.7A Active CN111082887B (zh) 2019-12-03 2019-12-03 一种信号传输延时补偿的系统、方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN111082887B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112187395A (zh) * 2020-11-02 2021-01-05 上海欣诺通信技术股份有限公司 一种分布式系统中的时间同步方法及装置
CN112202525A (zh) * 2020-10-29 2021-01-08 电信科学技术第五研究所有限公司 一种多板卡设备的pps延迟自动测量及补偿方法
CN113220622A (zh) * 2021-05-27 2021-08-06 浪潮电子信息产业股份有限公司 一种主板及时序控制方法、装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162959A (zh) * 2007-10-19 2008-04-16 中兴通讯股份有限公司 时钟主备相位差异自动测量及补偿方法
CN103078699A (zh) * 2012-12-28 2013-05-01 华为技术有限公司 基于精密时间协议进行时间同步的方法和网络设备
EP2924889A1 (en) * 2012-11-20 2015-09-30 ZTE Corporation Synchronization system, method and master/slave optical module device for detecting asymmetry of optical fiber
CN107579793A (zh) * 2016-07-04 2018-01-12 中兴通讯股份有限公司 一种通信网络设备间时间同步的优化方法、装置及设备
CN109818701A (zh) * 2019-02-19 2019-05-28 烽火通信科技股份有限公司 通信设备的高精度时钟同步方法及系统
CN110417503A (zh) * 2019-07-31 2019-11-05 锐捷网络股份有限公司 一种用于测试时钟网络延时的方法及数字通信设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162959A (zh) * 2007-10-19 2008-04-16 中兴通讯股份有限公司 时钟主备相位差异自动测量及补偿方法
EP2924889A1 (en) * 2012-11-20 2015-09-30 ZTE Corporation Synchronization system, method and master/slave optical module device for detecting asymmetry of optical fiber
CN103078699A (zh) * 2012-12-28 2013-05-01 华为技术有限公司 基于精密时间协议进行时间同步的方法和网络设备
CN107579793A (zh) * 2016-07-04 2018-01-12 中兴通讯股份有限公司 一种通信网络设备间时间同步的优化方法、装置及设备
CN109818701A (zh) * 2019-02-19 2019-05-28 烽火通信科技股份有限公司 通信设备的高精度时钟同步方法及系统
CN110417503A (zh) * 2019-07-31 2019-11-05 锐捷网络股份有限公司 一种用于测试时钟网络延时的方法及数字通信设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112202525A (zh) * 2020-10-29 2021-01-08 电信科学技术第五研究所有限公司 一种多板卡设备的pps延迟自动测量及补偿方法
CN112187395A (zh) * 2020-11-02 2021-01-05 上海欣诺通信技术股份有限公司 一种分布式系统中的时间同步方法及装置
CN112187395B (zh) * 2020-11-02 2022-07-15 上海欣诺通信技术股份有限公司 一种分布式系统中的时间同步方法及装置
CN113220622A (zh) * 2021-05-27 2021-08-06 浪潮电子信息产业股份有限公司 一种主板及时序控制方法、装置

Also Published As

Publication number Publication date
CN111082887B (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
CN111082887B (zh) 一种信号传输延时补偿的系统、方法、装置、设备及介质
US7447237B2 (en) Radio access network system, radio communication method, synchronous server and node
CN111585682B (zh) 传感器时间同步方法、装置及终端设备
CN101103278A (zh) 具有同步仪器的自动测试系统
CN101103277A (zh) 自动测试设备中具有用于同步的接口的仪器
CN108809617B (zh) 一种时延补偿方法及终端
US11424902B2 (en) System and method for synchronizing nodes in a network device
US8589717B1 (en) Serial peripheral interface
US10530562B2 (en) Correlating local time counts of first and second integrated circuits
US20200073838A1 (en) Bus system
CN112395231A (zh) 一种多处理器间的数据延迟时间计算方法及装置
JP2006090788A (ja) 伝送マージンの検証装置、その検証方法及び検証プログラム
CN111064538B (zh) 授时报文发送方法、装置、设备及介质主控板及框式设备
CN111052533B (zh) 电压检测电路
CN111884751A (zh) 一种基于ptp的智能电网时间同步方法和装置
CN115834432A (zh) 数据链路的检测方法、装置、设备及存储介质
CN111611186B (zh) 一种嵌入式芯片中传输控制方法和装置
CN101242238A (zh) 测量最小克服歪斜能力的方法、系统及装置
KR101989340B1 (ko) Can 통신의 데이터 링크 계층 시험 방법 및 시스템
JP3844257B2 (ja) データ通信装置
CN113568343B (zh) 捕捉任意数据的方法、装置、设备及存储介质
CN114448543B (zh) Gps时间同步方法、bbu系统、电子设备及存储介质
US7352189B2 (en) Time aligned bussed triggering using synchronized time-stamps and programmable delays
CN102208973B (zh) 一种数据流传输的方法和装置
CN115988287A (zh) 一种视频传输方法、系统、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant