CN101242238A - 测量最小克服歪斜能力的方法、系统及装置 - Google Patents
测量最小克服歪斜能力的方法、系统及装置 Download PDFInfo
- Publication number
- CN101242238A CN101242238A CNA2008100855911A CN200810085591A CN101242238A CN 101242238 A CN101242238 A CN 101242238A CN A2008100855911 A CNA2008100855911 A CN A2008100855911A CN 200810085591 A CN200810085591 A CN 200810085591A CN 101242238 A CN101242238 A CN 101242238A
- Authority
- CN
- China
- Prior art keywords
- parallel signal
- delay
- amount
- receiving terminal
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明实施例提供的测量最小克服歪斜Deskew能力的方法、系统及装置，以预设的第一初始阈值为起点递增地为多路并行信号配置延时量，并根据配置结果对所述多路并行信号进行延时，所述多路并行信号为发送至被测接收端的多路并行信号，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量，将所述最小延时量减去预设的间隔值作为第二初始阈值；以所述第二初始阈值为起点，递减地为所述多路并行信号配置延时量，并根据配置结果对所述多路并行信号进行延时，检测被测接收端能够正确接收数据的情况下允许配置的最大延时量，所述最大延时量为被测接收端的最小Deskew能力。因此，能够测量接收端的最小Deskew能力。
Description
技术领域
本发明涉及网络数据传输，特别涉及一种测量最小克服歪斜(Deskew)能力的方法、系统及装置。
背景技术
近年来，随着网络技术的发展，人们对信息的需求量的急剧增加，因此对网络的总线吞吐量需求不断增加。为增加总线吞吐量，可以在发送端并行处理数据，将所述并行数据转换为串行数据后通过电缆发送至接收端，接收端再将接收到的串行数据转换为并行数据进行处理。这样，就在一定程度上提高了网络总线的吞吐量。然而随着数据的增加，在近距离传送数据的情况下，例如采用板级互连传送数据，单路串行传输已经很难满足传送要求，因此，考虑将数据采用多路并行的方式传输。
图1为采用多路并行的方式传送数据的系统示意图，如图1所示，系统包括发送端101、多个串并转换装置102、多个串并转换装置103和接收端104。其中，串并转换装置102和串并转换装置103的数量相同。
在进行数据传输时，发送端101将并行信号分为多路发送至串并转换装置102。其中，每一路并行信号以一定的位宽传输。
每个串并转换装置102将来自发送端101的每一路并行信号转换为串行信号通过电缆发送至对应的串并转换装置103，串并转换装置103将来自串并转换装置102的串行信号转换为并行信号发送至接收端104，接收端104将来自多个串并转换装置102的多路并行信号进行数据同步处理后输出，以供应用。进而，实现了高总线吞吐量的数据传送。
由于各路并行信号在传送的过程中会产生延时，而各路并行信号之间的延时也会有所不同。各路并行信号产生不同延时的主要原因是各路信号在传输的过程中，由于串并转换装置、发送端和接收端的印刷电路板(PCB，Printed Circuit Board)布线以及电缆造成的信号延时有所不同。
那么就需要接收端能够克服各路信号之间不同的延时量，使得接收到的多路并行信号能够同步，这样才能保证接收端正确的接收发送端发送的数据。我们称接收端这种能够克服各路信号之间不同的延时量的能力为克服歪斜(Deskew)能力。例如，接收端在能够正确接收来自发送端的数据的情况下，允许的最大延时量为所述接收端的最小Deskew能力，这里所述最大延时量是指，各路信号的延时量中最大的延时量。可以看出，在传输多路并行信号的系统中，接收端的Deskew能力将作为判断接收方向功能性、可靠性、稳定性的重要指标。
发明人在实施本发明的过程中发现，在传输多路并行信号的系统中，开发商在系统硬件生产完成后会给出一个协议规定的接收端Deskew能力，使得接收端在所述Deskew能力下能够正确接收数据。但是，由于系统的串并转换装置、PCB布线产生的延迟已经确定且不可知，电缆上产生的延迟产生延迟的差别也无法获知，而且一般情况下以上系统内造成的延时远小于接收端的实际Deskew能力，因此，接收端的实际Deskew能力也是不可知的。由此可以看出，如何测量接收端的最小Deskew能力成为设计者不得不面临的一个严峻问题。
发明内容
本发明实施例提供一种测量最小Deskew能力的方法，能够测量接收端的最小Deskew能力。
本发明实施例提供一种测量最小Deskew能力的系统，能够测量接收端的最小Deskew能力。
本发明实施例提供一种延时装置，能够根据配置的延时量为多路并行信号进行延时。
本发明实施例提供一种中心控制装置，能够测量接收端的最小Deskew能力。
以下为本发明实施例提供的技术方案：
一种测量最小克服歪斜Deskew能力的方法，该方法包括：
以预设的第一初始阈值为起点递增地为多路并行信号配置延时量，并根据配置结果对所述多路并行信号进行延时，所述多路并行信号为发送至被测接收端的多路并行信号，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量，将所述最小延时量减去预设的间隔值作为第二初始阈值；
以所述第二初始阈值为起点，递减地为所述多路并行信号配置延时量，并根据配置结果对所述多路并行信号进行延时，检测被测接收端能够正确接收数据的情况下允许配置的最大延时量，所述最大延时量为被测接收端的最小Deskew能力。
一种测量最小Deskew能力的系统，该系统包括：
中心控制装置，用于以预设的第一初始阈值为起点递增地为多路并行信号配置延时量，所述多路并行信号为发送至被测接收端的多路并行信号，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量，将所述最小延时量减去预设的间隔值作为第二初始阈值；以所述第二初始阈值为起点，递减地为所述多路并行信号配置延时量，检测被测接收端能够正确接收数据的情况下允许配置的最大延时量，所述最大延时量为被测接收端的最小Deskew能力；
延时装置，用于根据所述中心控制装置配置的延时量对接收到的多路并行信号进行延时，输出延时后的信号至被测接收端。
一种延时装置，所述延时装置包括N个的延时单元，分别用于接收发送至被测接收端的N路并行信号中的一路并行信号以及配置装置发送的配置结果，根据接收到的配置结果中配置的延时量延时接收到的并行信号，输出延时后的信号至被测接收端，所述配置结果中配置的延时量为所述配置结果中为所述延时单元接收到的并行信号所配置的延时量；其中，N等于发送至被测接收端的多路并行信号的路数。
一种中心控制装置，该中心控制装置包括：
检测模块，用于发送第一触发消息，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量，将所述最小延时量减去预设的间隔值作为第二初始阈值；发送第二触发消息，检测被测接收端能够正确接收数据的情况下允许配置的最大延时量，所述最大延时量为被测接收端的最小Deskew能力；
配置模块，用于根据所述第一触发消息，以预设的第一初始阈值为起点递增地为多路并行信号配置延时量；根据所述第二触发消息，以所述第二初始阈值为起点，递减地为所述多路并行信号配置延时量，所述多路并行信号为发送至被测接收端的多路并行信号。
从上述技术方案中可以看出，本发明实施例提供的方法、系统及装置，先将发送至所述被测接收端的信号进行递增延时，检测使被测接收端不能够正确接收数据的最小延时量，获得第二初始阈值；再以所述第二初始阈值为起点，将发送至所述被测接收端的信号进行递减延时，检测被测接收端能够正确接收数据下允许配置的最大延时量，进而将所述最大延时量作为被测接收端的最小Deskew能力。因此，能够测量接收端的最小Deskew能力。
附图说明
图1为采用多路并行的方式传送数据的系统示意图；
图2为本发明实施例一提供的测量最小Deskew能力的方法流程图；
图3为本发明实施例二提供的测量最小Deskew能力的方法流程图；
图4为本发明实施例三提供的测量最小Deskew能力的系统结构图；
图5为本发明实施例二中根据配置结果对多路信号中的一路并行信号进行延时的示例图。
具体实施方式
为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明再作进一步详细的说明。
实施例一
图2为本发明实施例提供的测量最小Deskew能力的方法流程图。如图1所示：
本发明实施例提供的测量最小Deskew能力的方法包括：
步骤201：以预设的第一阈值为起点递增地为多路并行信号配置延时量，并根据配置结果对发送至所述被测接收端的多路并行信号进行延时，所述多路并行信号为发送至被测接收端的多路并行信号，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量，将所述最小延时量减去预设的间隔值作为第二初始阈值。
本步骤中，所述以预设的第一阈值为起点递增地为多路并行信号配置延时量，并根据配置结果对发送至所述被测接收端的多路并行信号进行延时，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量的步骤，可以采用以下方式来实现：
A1、以第一初始阈值作为当前设定的阈值。
B1、在当前设定的阈值内为多路并行信号分配延时量，并根据配置结果对所述多路并行信号进行延时。
C1、如果被测接收端输出的数据与发送端发送的数据一致，则判断在当前设定的阈值内为多路并行信号分配延时量的次数是否达到预设的最大次数，如果是，则将当前设定的阈值增加一个预设的第一间隔值作为当前设定的阈值，返回步骤B1，否则，返回步骤B1；如果被测接收端输出的数据与发送端发送的数据不一致，则将当前设定的阈值作为使被测接收端不能够正常工作的最小延时量。
步骤202：以步骤202生成的第二初始阈值为起点，递减地为所述多路并行信号配置延时量，并根据配置结果对发送至所述被测接收端的多路并行信号进行延时，检测被测接收端能够正确接收数据下允许配置的最大延时量，所述最大延时量为被测接收端的最小Deskew能力。
本步骤可以采用以下方式来实现：
A2、将第二初始阈值作为当前设定的阈值。
B2、在当前设定的阈值内为多路并行信号分配延时量，并根据配置结果对所述多路并行信号进行延时。
C2、如果被测接收端输出的数据与发送端发送的数据一致且当前设定的阈值为0，则将第二初始阈值作为被测接收端能够正确接收数据的情况下允许配置的最大延时量；如果被测接收端输出的数据与发送端发送的数据一致且当前设定的阈值不为0，则判断在当前设定的阈值内为多路并行信号分配延时量的次数是否达到预设的最大次数，如果是，则将当前设定的阈值减小一个预设的第二间隔值，返回步骤B2，否则，返回步骤B2；如果检测到被测接收端输出的数据与发送端发送的数据不一致，则将所述预设的产生多路并行信号延时量的最大次数增大一个预设的增大值，返回步骤101。
以上所述根据配置结果对发送至所述被测接收端的多路并行信号进行延时可以采用以下方式实现：
A3、接收多路并行信号，将接收到的多路并行信号按照接收到的时间顺序存储。
B3、根据配置结果从存储的并行信号中选择对应的并行信号输出至被测接收端，所述并行信号的位宽等于发送至被测接收端的并行信号位宽。
之所以把被测接收端能够正确接收数据下允许配置的最大延时量，是因为：首先，发送至被测接收端的多路并行信号产生不同延时的原因是由PCB布线、电缆以及串并转换装置造成的，PCB布线和电缆造成的延时各路信号远小于被测接收端的Deskew能力，而在本发明实施例提供的测量最小Deskew能力的方法中，还可以将传输每一路并行信号的PCB布线和电缆的长度均设置为相同，因此，PCB布线和电缆造成的延时以及造成的各路延时的差异是可以忽略的；其次，串并转换装置产生的延时量的最大值是已知的，并且数值也小于被测接收端的Deskew能力。
这样，在测量结束后，被测接收端实际克服的最大延时量应该是：PCB布线产生的延时、电缆产生的延时、串并转换装置产生的延时以及测量得到的最大延时量的总和。由于PCB布线和电缆产生的延时与系统的Deskew能力相比可以忽略，而串并转换装置产生的延时量又是已知的，所以可以认为被测接收端实际克服的最大延时量是测量得到的最大延时量与串并转换装置造成的延时量，或者在串并转换装置产生的延时量很小的情况下，也可以忽略串并转换装置产生的延时量。
进而可以推知，被测接收端实际上能够克服的最大延时量大于测量得到的最大延时量，因此，将测量得到的最大延时量作为被测接收端的最小Deskew能力是合理的。
从上述技术方案中可以看出，本发明实施例提供的测量最小Deskew能力的方法，先将发送至所述被测接收端的信号进行递增延时，进而检测出使被测接收端不能够正确接收数据的最小延时量，获得第二初始阈值；再以所述第二初始阈值为起点，将发送至所述被测接收端的信号进行递减延时，检测被测接收端能够正确接收数据下允许配置的最大延时量，进而将所述最大延时量作为被测接收端的最小Deskew能力。因此，能够测量接收端的最小Deskew能力。
下面对本发明实施例提供的测量最小Deskew能力的方法作进一步详细说明。
实施例二
图3为本发明实施例提供的测量最小Deskew能力的方法流程图。如图3所示：
步骤300：将第一初始阈值作为当前设定的阈值。
本步骤中，可以由用户来设定一个第一初始阈值，或者由设备自行设定第一初始阈值，可以选择小于被测接收端协议规定的Deskew能力的值作为第一初始阈值。
步骤301：在当前设定的阈值内随机产生延时量。
步骤302：将步骤301随机产生的延时量随机分配给发送至被测接收端的多路并行信号，将所述分配的结果作为配置结果。
步骤303：按照步骤302的配置结果对发送至所述被测接收端的多路并行信号进行延时。
本步骤中，按照步骤302的配置结果对发送至所述被测接收端的多路并行信号进行延时可以采用以下方式实现：
A3、接收发送至被测接收端的多路并行信号，将每一路并行信号按照接收的时间顺序存储。
例如，可以为每一路并行信号设置一个存储列表，用于存储该路并行信号。对于一路并行信号来说，首先接收并行信号；然后判断该路并行信号对应的列表是否为空，如果是，则将接收到的并行信号存入所述列表首位，返回接收并行信号的步骤，否则，将所述列表中的并行信号后移M位，将接收到的并行信号存入所述列表首位，返回接收并行信号的步骤，其中，M等于接收到的并行信号的位宽。
B3、根据配置结果从存储的每一路并行信号中选择相应时间存储的该路并行信号作为延时信号输出至被测接收端，所述延时信号的位宽等于发送至被测接收端的并行信号位宽。
如果步骤A3采用示例的方式来实现，那么本步骤则可以采用以下方式来实现：根据配置结果中为该路并行信号配置的延时量，从列表中相应的位置选择位宽为M的并行信号作为该路并行信号的延时信号。
下面参照图5，以对一路并行信号进行延时为例，对上述示例的实现方式进行详细说明：
在配置延时量的时候，会对每一路并行信号均配置一个延时量，而具体各路并行信号的延时量的大小是随机分配的。假设每一路并行信号为10比特，以时钟周期10ui发送至被测接收端。如图5所示：
首先接收该路并行信号，每接收到一次，就将这10比特数据存储在列表中，将第一次接收到的10比特数据存储于表中的前10个位置，在10ui后第二次接收到10比特数据，那么第一次接收到的10比特数据就顺延存储至11～20这10个位置，将第二次接收到的10比特并行信号存储于列表中的前10个位置，以此类推，存储了设定的次数以后，列表中就存储有不同时间内接收到的该路并行信号。假设设定的次数为8，那么在存储结束后，列表中就存储有80比特的数据，第一次接收到的10比特信号存储于列表的71～80的位置，第八次接收到的10比特信号存储于列表中的1～10的位置。
根据配置的结果中为该路并行信号所配置的延时量，从列表中选择相应的存储位作为起始点选择位宽为10比特的并行信号作为该路并行信号的延时信号输出至被测接收端。输出延时信号的时钟周期与发送端发送并行信号的时钟周期相同。例如，为该路并行信号配置的延时量为7ui，时钟周期10ui，那么每隔10ui就需要从存储列表的第8个位置为起始点选择10比特数据输出。这样，发送至被测接收端的这一路并行信号就被延时了7ui，进而实现了对这一路并行信号的延时。
对各路并行信号均采用上述方式，就可以实现对各路并行信号的延时。
在根据配置的延时量从列表中选择存储的数据输出时，虽然选择的10比特数据的起始点与发送端发送的10比特数据的起始点不同，但是被测接收端本身具有信号同步的功能，因此可以将延时后的并行信号进行同步处理，找到所述并行信号的起始点，这与被测接收端克服由PCB布线、电缆以及串并转换装置造成的延时的原理相同，因此以上所述的延时方法适用于本发明实施例提供的最小Deskew能力的测量，这里不再赘述。
步骤304：检测被测接收端输出的数据是否与发送端发送的数据一致，如果是，则执行步骤305，否则，则执行步骤307。
步骤305：判断步骤301产生多路并行信号延时量的次数是否达到预设的最大次数，如果是，则执行步骤306，否则返回步骤301。
这里所述判断步骤301产生多路并行信号延时量的次数是否达到预设的最大次数，也就相当于在递增配置的过程中，判断在当前设定阈值内为多路并行信号配置延时量的次数。
本步骤中，所述最大次数可以根据实际应用需要来设定，这样，可以在同一个阈值内，执行多次为发送至被测接收端的多路并行信号配置延时并根据配置进行延时的步骤，提高了检测的准确度。
步骤306：将当前设定的阈值增加一个预设的第一间隔值作为当前设定的阈值，返回步骤301。
步骤307：将当前设定的阈值作为使被测接收端不能够正常工作的最小延时量。
步骤308：将步骤307记录的最小延时量减去设定的间隔值作为第二初始阈值，
步骤309：将步骤308生成的第二初始阈值作为当前设定的阈值。
本步骤中，所述间隔值可以根据实际应用需要来设定。
步骤310：在当前设定的阈值内随机产生延时量。
步骤311：将随机产生的延时量随机分配给发送至被测接收端的各路并行信号，将所述分配的结果作为配置结果。
步骤312：根据步骤311的配置结果对发送至所述被测接收端的多路并行信号进行延时。
本实施例中，所述被测接收端可以为背景技术中的接收端104，所述发送至被测接收端的多路并行信号可以为背景技术中串并转换装置102输出的并行信号，也可以为背景技术中串并转换装置103输出的并行信号。也就是说，本步骤可以接收串并转换装置102输出的并行信号，按照配置的延时量对该路并行信号进行延时后，通过串并转换装置103输出至接收端104；也可以接收串并转换装置103输出的并行信号，按照配置的延时量对该路并行信号进行延时后，直接输出至接收端104。
本步骤可以采用与步骤302相同的方式进行延时。
步骤313：检测被测接收端输出的数据是否与发送端发送的数据一致，如果是，则执行步骤314，否则执行步骤315。
本步骤中，如果检测到被测接收端不能够正确接收数据，也就是接收到的数据与发送端发送的数据不一致，可以重新开始检测，令用户重新设定阈值，并重新开始执行步骤301，这样，就更正了由于用户设定的阈值的不准确性造成的错误。
步骤314：判断当前设定的阈值是否为0，如果是，则执行步骤318，否则执行步骤316。
步骤315：将预设的产生多路并行信号延时量的最大次数增大一个预设的增大值，返回步骤301。
步骤313检测到被测接收端输出的数据与发送端发送的数据不一致，可能是由于预设的产生多路并行信号延时量的最大次数不够大，因此，通过本步骤可以更正该问题。
步骤316：判断步骤310产生多路并行信号延时量的次数是否达到预设的最大次数，如果是则执行步骤317，否则返回步骤310。
这里所述判断步骤310产生多路并行信号延时量的次数是否达到预设的最大次数，也就相当于在递减配置延时量的过程中，判断在当前设定阈值内为多路并行信号配置延时量的次数。
步骤317：将当前设定的阈值减小一个预设的第二间隔值，返回步骤310。
第二间隔值可以与第一间隔值相同，也可以与第一间隔值不同，具体可以根据实际应用需要而定。
步骤318：将步骤308生成的第二初始阈值作为被测接收端能够正确接收数据下允许配置的最大延时量，将所述最大延时量作为被测接收端的最小Deskew能力，结束本流程。
从上述技术方案中可以看出，本发明实施例提供的测量最小Deskew能力的方法，先将发送至所述被测接收端的信号进行递增延时，进而检测出使被测接收端不能够正确接收数据的最小延时量，获得第二初始阈值；再以所述第二初始阈值为起点，将发送至所述被测接收端的信号进行递减延时，检测被测接收端能够正确接收数据下允许配置的最大延时量，进而将所述最大延时量作为被测接收端的最小Deskew能力。因此，能够测量接收端的最小Deskew能力。
在以上方法的基础上，本发明实施例还提供了一种测量最小Deskew能力的系统，下面具体对本发明实施例提供的测量最小Deskew能力的系统作进一步说明。
实施例三
图4为本发明实施例提供的测量最小Deskew能力的系统结构图。如图4所示，本发明实施例提供的测量最小Deskew能力的系统包括：中心控制装置401和延时装置403。图中粗箭头表示多路并行信号。
中心控制装置401用于以预设的第一初始阈值为起点递增地为多路并行信号配置延时量，所述多路并行信号为发送至被测接收端的多路并行信号，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量，将所述最小延时量减去预设的间隔值作为第二初始阈值；以所述第二初始阈值为起点，递减地为所述多路并行信号配置延时量，检测被测接收端能够正确接收数据的情况下允许配置的最大延时量，所述最大延时量为被测接收端的最小Deskew能力。
中心控制装置401可以包括：检测模块4011和配置模块4012。
检测模块4011用于发送第一触发消息，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量，将所述最小延时量减去预设的间隔值作为第二初始阈值；发送第二触发消息，检测被测接收端能够正确接收数据的情况下允许配置的最大延时量，所述最大延时量为被测接收端的最小Deskew能力。
检测模块4011可以包括最小检测模块01和最大检测模块02。
最小检测模块01用于发送第一触发消息，检测所述被测接收端输出的数据是否与发送端发送的所述第一数据一致，如果不一致，则将当前设定的阈值作为使被测接收端不能够正常工作的最小延时量记录下来，将所述最小延时量减去预设的间隔值作为第二初始阈值，发送第二触发消息，所述第一数据为延时处理的数据，所述延时处理为按照所述配置模块递增配置的延时量进行的延时处理。
最大检测模块02用于检测所述被测接收端输出的数据是否与发送端发送的所述第二数据一致，如果是，则将所述第二初始阈值作为被测接收端能够正确接收数据下允许配置的最大延时量记录下来，所述最大延时量为被测接收端的最小Deskew能力，所述第二数据为为延时处理的数据，所述延时处理为按照所述配置装置递减配置的延时量进行的延时处理。
配置模块4012用于根据第一触发消息，以预设的第一初始阈值为起点递增地为多路并行信号配置延时量；根据第二触发消息，以所述第二初始阈值为起点，递减地为所述多路并行信号配置延时量，所述多路并行信号为发送至被测接收端的多路并行信号。
配置模块4012可以包括递增配置模块11和递减配置模块12。
递增配置模块11用于在接收到第一触发消息后，将预设的第一初始阈值作为当前阈值，在当前设定的阈值内为多路并行信号配置延时量，所述多路并行信号为发送至被测接收端的多路并行信号；在最小检测模块检测到所述被测接收端输出的数据与发送端发送的第一数据一致时，判断在当前设定的阈值内为多路并行信号配置延时量的次数是否达到预设的最大次数，如果是，则将当前设定的阈值增加一个预设的第一间隔值作为新的当前设定的阈值，在当前设定的阈值内为所述多路并行信号配置延时量，否则，在当前设定的阈值内为所述多路并行信号配置延时量。
递减配置模块12用于在接收到第二触发消息后，以第二初始阈值为当前设定的阈值，在当前设定的阈值内为所述多路并行信号配置延时量；在最小检测模块检测到所述被测接收端输出的数据与发送端发送的第一数据不一致时，如果当前设定的阈值为0，则将所述第二初始阈值作为被测接收端能够正确接收数据下允许配置的最大延时量记录下来，所述最大延时量为被测接收端的最小Deskew能力；如果当前设定的阈值不为0且在当前设定的阈值内为多路并行信号配置延时量的次数达到预设的最大次数，则将当前设定的阈值减小一个预设的第二间隔值，在当前设定的阈值内为所述多路并行信号配置延时量；如果当前设定的阈值不为0且在当前设定的阈值内为多路并行信号配置延时量的次数没有达到预设的最大次数，则在当前设定的阈值内为所述多路并行信号配置延时量。
配置模块4012可以还可以包括计时模块，用于在递增配置模块11或递减配置模块12执行在当前设定的阈值内为多路并行信号配置延时量的操作之前，以预设的时间计时，直到超时后，再通知递增配置模块11或递减配置模块12执行在当前设定的阈值内为多路并行信号配置延时量的操作。本实施例中计时模块未在附图中示出。
延时装置402用于根据所述中心控制装置401配置的延时量对接收到的多路并行信号进行延时，输出延时后的信号至被测接收端。
延时装置402可以包括N个延时单元4021，分别用于接收发送至被测接收端的N路并行信号中的一路并行信号以及配置结果，将接收到的并行信号按照接收的时间顺序存储，根据配置结果从存储的该路并行信号中选择相应时间存储的并行信号作为延时信号输出至被测接收端，所述延时信号的位宽等于发送至被测接收端的并行信号位宽，其中，N等于发送至被测接收端的多路并行信号的路数。本实施例中，所述的配置结果是由中心控制装置发送的。
延时单元4021可以包括：和存储模块21、顺序输入模块22和选择输出模块23。
存储模块21用于将并行信号存储为列表。
顺序输入模块22用于接收并行信号，判断用于存储模块21是否为空，如果是，则将接收到的并行信号存入所述存储模块21中列表的首位，重新接收并行信号，否则，将所述存储模块21列表中的并行信号后移M位，将接收到的并行信号存入所述存储模块中21列表的首位，重新接收并行信号，所述M为接收到的并行信号的位宽。
选择输出模块23用于根据配置结果中为该路并行信号配置的延时量，从存储模块21列表中相应的位置选择位宽为M的并行信号作为该路并行信号的延时信号输出至被测接收端。
中心控制装置401可以采用CPU来实现。
以上所述被测接收端可以为背景技术中的接收端，即图1所示的接收端104。延时装置402接收的多路并行信号可以为图1中串并转换装置102输出的多路并行信号，经过延时装置402延时后通过串并转换装置103输出至接收端104；延时装置402接收的多路并行信号也可以为图1中串并转换装置103输出的多路并行信号，经过延时装置402延时后直接输出至接收端104。
从上述技术方案中可以看出，本发明实施例提供的测量最小Deskew能力的方法、系统、中心控制装置以及延时装置，先将发送至所述被测接收端的信号进行递增延时，进而检测出使被测接收端不能够正确接收数据的最小延时量，获得第二初始阈值；再以所述第二初始阈值为起点，将发送至所述被测接收端的信号进行递减延时，检测被测接收端能够正确接收数据下允许配置的最大延时量，进而将所述最大延时量作为被测接收端的最小Deskew能力。因此，能够测量接收端的最小Deskew能力。
另外，采用按接收到并行信号的时间顺序存储并行信号，再根据配置的延时量从存储的并行信号中选择相应的并行信号输出，能够实现以配置的延时量为多路并行信号进行延时。而且，在当前设定的阈值内，为多路并行信号随机配置延时量，再按照配置的延时量为各路并行信号进行延时，使得被测接收端接收到的延时信号的延时量的最大值为可预测的，能够实现对接收端最小Deskew能力的测量。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明的一些实施例可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件实现。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (16)
1、一种测量最小克服歪斜Deskew能力的方法，其特征在于，该方法包括：
以预设的第一初始阈值为起点递增地为多路并行信号配置延时量，并根据配置结果对所述多路并行信号进行延时，所述多路并行信号为发送至被测接收端的多路并行信号，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量，将所述最小延时量减去预设的间隔值作为第二初始阈值；
以所述第二初始阈值为起点，递减地为所述多路并行信号配置延时量，并根据配置结果对所述多路并行信号进行延时，检测被测接收端能够正确接收数据的情况下允许配置的最大延时量，所述最大延时量为被测接收端的最小Deskew能力。
2、根据权利要求1所述的方法，其特征在于，所述以初始设定的阈值为起点递增地为多路并行信号配置延时量，并根据配置结果对所述多路并行信号进行延时，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量包括：
以第一初始阈值作为当前设定的阈值；
在当前设定的阈值内为多路并行信号分配延时量，并根据配置结果对所述多路并行信号进行延时；
如果被测接收端输出的数据与发送端发送的数据一致，则判断在当前设定的阈值内为多路并行信号分配延时量的次数是否达到预设的最大次数，如果是，则将当前设定的阈值增加一个预设的第一间隔值作为当前设定的阈值，返回在当前设定的阈值内为多路并行信号分配延时量的步骤，否则，返回在当前设定的阈值内为多路并行信号分配延时量的步骤；如果被测接收端输出的数据与发送端发送的数据不一致，则将当前设定的阈值作为使被测接收端不能够正常工作的最小延时量。
3、根据权利要求1所述的方法，其特征在于，所述以第二初始阈值为起点，递减地为所述多路并行信号配置延时量，并根据配置结果对所述多路并行信号进行延时，检测被测接收端能够正确接收数据的情况下允许配置的最大延时量包括：
将第二初始阈值作为当前设定的阈值；
在当前设定的阈值内为多路并行信号分配延时量，并根据配置结果对所述多路并行信号进行延时；
如果被测接收端输出的数据与发送端发送的数据一致且当前设定的阈值为0，则将第二初始阈值作为被测接收端能够正确接收数据的情况下允许配置的最大延时量；
如果被测接收端输出的数据与发送端发送的数据一致且当前设定的阈值不为0，则判断在当前设定的阈值内为多路并行信号分配延时量的次数是否达到预设的最大次数，如果是，则将当前设定的阈值减小一个预设的第二间隔值，返回在当前设定的阈值内为多路并行信号分配延时量的步骤，否则，返回在当前设定的阈值内为多路并行信号分配延时量的步骤；
如果检测到被测接收端输出的数据与发送端发送的数据不一致，则将所述预设的产生多路并行信号延时量的最大次数增大一个预设的增大值，返回所述以预设的第一初始阈值为起点递增地为多路并行信号配置延时量的步骤。
4、根据权利要求1～3任一所述的方法，其特征在于，所述根据配置结果对多路并行信号进行延时包括：
将每一路并行信号按照接收的时间顺序存储；
根据配置结果从存储的每一路并行信号中选择相应时间存储的该路并行信号作为延时信号输出至被测接收端，所述延时信号的位宽等于发送至被测接收端的并行信号位宽。
5、根据权利要求4所述的方法，其特征在于，所述将每一路并行信号按照接收的时间顺序存储包括：
接收并行信号；
判断用于存储该路并行信号的列表是否为空，如果是，则将接收到的并行信号存入所述列表首位，返回接收并行信号的步骤，否则，将所述列表中的并行信号后移M位，将接收到的并行信号存入所述列表首位，返回接收并行信号的步骤，其中，M等于接收到的并行信号的位宽。
6、根据权利要求4所述的方法，其特征在于，所述根据配置结果从存储的每一路并行信号中选择相应时间存储的该路并行信号作为延时信号包括：
根据配置结果中为该路并行信号配置的延时量，从列表中相应的位置选择位宽为M的并行信号作为该路并行信号的延时信号。
7、根据权利要求2或3所述的方法，其特征在于，所述在当前设定的阈值内为多路并行信号分配延时量包括：
在当前设定的阈值内随机产生延时量；
将产生的延时量分配给多路并行信号。
8、根据权利要求2或3所述的方法，其特征在于，在所述在当前设定的阈值内为多路并行信号分配延时量之前，该方法进一步包括：以预设的时间计时，直到计时结束。
9、一种测量最小Deskew能力的系统，其特征在于，该系统包括：
中心控制装置，用于以预设的第一初始阈值为起点递增地为多路并行信号配置延时量，所述多路并行信号为发送至被测接收端的多路并行信号，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量，将所述最小延时量减去预设的间隔值作为第二初始阈值；以所述第二初始阈值为起点，递减地为所述多路并行信号配置延时量，检测被测接收端能够正确接收数据的情况下允许配置的最大延时量，所述最大延时量为被测接收端的最小Deskew能力；
延时装置，用于根据所述中心控制装置配置的延时量对接收到的多路并行信号进行延时，输出延时后的信号至被测接收端。
10、根据权利要求9所述的系统，其特征在于，所述延时装置包括N个延时单元，分别用于接收发送至被测接收端的N路并行信号中的一路并行信号以及中心控制装置发送的配置结果，将接收到的并行信号按照接收的时间顺序存储，根据配置结果从存储的该路并行信号中选择相应时间存储的并行信号作为延时信号输出至被测接收端，所述延时信号的位宽等于发送至被测接收端的并行信号位宽，其中，N等于发送至被测接收端的多路并行信号的路数。
11、一种延时装置，其特征在于，所述延时装置包括N个的延时单元，分别用于接收发送至被测接收端的N路并行信号中的一路并行信号以及配置结果，将接收到的并行信号按照接收的时间顺序存储，根据配置结果从存储的该路并行信号中选择相应时间存储的并行信号作为延时信号输出至被测接收端，所述延时信号的位宽等于发送至被测接收端的并行信号位宽，其中，N等于发送至被测接收端的多路并行信号的路数。
12、根据权利要10所述的延时装置，其特征在于，所述延时单元包括：
存储模块，用于将并行信号存储为列表；
顺序输入模块，用于接收并行信号，判断所述存储模块是否为空，如果是，则将接收到的并行信号存入所述存储模块中列表的首位，重新接收并行信号，否则，将所述存储模块列表中的并行信号后移M位，将接收到的并行信号存入所述存储模块中列表的首位，重新接收并行信号，所述M为接收到的并行信号的位宽；
选择输出模块，用于根据配置结果中为该路并行信号配置的延时量，从所述存储模块列表中相应的位置选择位宽为M的并行信号作为该路并行信号的延时信号输出至被测接收端。
13、一种中心控制装置，其特征在于，该中心控制装置包括：
检测模块，用于发送第一触发消息，检测出被测接收端不能够正确接收数据的情况下配置的最小延时量，将所述最小延时量减去预设的间隔值作为第二初始阈值；发送第二触发消息，检测被测接收端能够正确接收数据的情况下允许配置的最大延时量，所述最大延时量为被测接收端的最小Deskew能力；
配置模块，用于根据所述第一触发消息，以预设的第一初始阈值为起点递增地为多路并行信号配置延时量；根据所述第二触发消息，以所述第二初始阈值为起点，递减地为所述多路并行信号配置延时量，所述多路并行信号为发送至被测接收端的多路并行信号。
14、根据权利要求13所述的中心控制装置，其特征在于，所述检测模块包括：
最小检测模块，用于发送第一触发消息，检测所述被测接收端输出的数据是否与发送端发送的第一数据一致，如果不一致，则将当前设定的阈值作为使被测接收端不能够正常工作的最小延时量记录下来，将所述最小延时量减去预设的间隔值作为第二初始阈值，发送第二触发消息，所述第一数据为延时处理的数据，所述延时处理为按照所述配置模块递增配置的延时量进行的延时处理；
最大检测模块，用于检测所述被测接收端输出的数据是否与发送端发送的第二数据一致，如果是，则将所述第二初始阈值作为被测接收端能够正确接收数据下允许配置的最大延时量记录下来，所述最大延时量为被测接收端的最小Deskew能力，所述第二数据为延时处理的数据，所述延时处理为按照所述配置装置递减配置的延时量进行的延时处理。
15、根据权力要求13所述的中心控制装置，其特征在于，所述配置模块包括：
递增配置模块，用于在接收到第一触发消息后，将预设的第一初始阈值作为当前阈值，在当前设定的阈值内为多路并行信号配置延时量，所述多路并行信号为发送至被测接收端的多路并行信号；在最小检测模块检测到所述被测接收端输出的数据与发送端发送的第一数据不一致时，判断在当前设定的阈值内为多路并行信号配置延时量的次数是否达到预设的最大次数，如果是，则将当前设定的阈值增加一个预设的第一间隔值作为新的当前设定的阈值，在当前设定的阈值内为所述多路并行信号配置延时量，否则，在当前设定的阈值内为所述多路并行信号配置延时量；
递减配置模块，用于在接收到第二触发消息后，以第二初始阈值为当前设定的阈值，在当前设定的阈值内为所述多路并行信号配置延时量；在最小检测模块检测到所述被测接收端输出的数据与发送端发送的第一数据不一致时，如果当前设定的阈值为0，则将所述第二初始阈值作为被测接收端能够正确接收数据下允许配置的最大延时量记录下来，所述最大延时量为被测接收端的最小Deskew能力；如果当前设定的阈值不为0且在当前设定的阈值内为多路并行信号配置延时量的次数达到预设的最大次数，则将当前设定的阈值减小一个预设的第二间隔值，在当前设定的阈值内为所述多路并行信号配置延时量；如果当前设定的阈值不为0且在当前设定的阈值内为多路并行信号配置延时量的次数没有达到预设的最大次数，则在当前设定的阈值内为所述多路并行信号配置延时量。
16、根据权利要求13～15任一所述的中心控制装置，其特征在于，所述配置模块还包括计时模块，用于在当前设定的阈值内为多路并行信号配置延时量之前，以预设的时间计时，直到超时后，再通知递增配置模块或递减配置模块执行所述在当前设定的阈值内为多路并行信号配置延时量的操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100855911A CN101242238B (zh) | 2008-03-24 | 2008-03-24 | 测量最小克服歪斜能力的方法、系统及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100855911A CN101242238B (zh) | 2008-03-24 | 2008-03-24 | 测量最小克服歪斜能力的方法、系统及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101242238A true CN101242238A (zh) | 2008-08-13 |
| CN101242238B CN101242238B (zh) | 2011-04-20 |
Family
ID=39933474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100855911A Active CN101242238B (zh) | 2008-03-24 | 2008-03-24 | 测量最小克服歪斜能力的方法、系统及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101242238B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8340137B2 (en) | 2009-05-31 | 2012-12-25 | International Business Machines Corporation | Segmented and overlapped skew tracking method for SERDES frame interface level 5 |
| CN101877633B (zh) * | 2009-04-28 | 2014-06-04 | 华为技术有限公司 | 信号同步的方法和系统、及信号接收装置和信号发送装置 |
| CN106301605A (zh) * | 2015-05-12 | 2017-01-04 | 是德科技股份有限公司 | 用于多信道射频通信设备的测试和/或校准的系统和方法 |
| CN111147298A (zh) * | 2017-04-28 | 2020-05-12 | 华为技术有限公司 | 一种能力发现以及状态发现的方法和设备 |
-
2008
- 2008-03-24 CN CN2008100855911A patent/CN101242238B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877633B (zh) * | 2009-04-28 | 2014-06-04 | 华为技术有限公司 | 信号同步的方法和系统、及信号接收装置和信号发送装置 |
| US8340137B2 (en) | 2009-05-31 | 2012-12-25 | International Business Machines Corporation | Segmented and overlapped skew tracking method for SERDES frame interface level 5 |
| CN101902271B (zh) * | 2009-05-31 | 2013-03-06 | 国际商业机器公司 | 扭斜检测方法和设备及高速光通信接口 |
| CN106301605A (zh) * | 2015-05-12 | 2017-01-04 | 是德科技股份有限公司 | 用于多信道射频通信设备的测试和/或校准的系统和方法 |
| CN111147298A (zh) * | 2017-04-28 | 2020-05-12 | 华为技术有限公司 | 一种能力发现以及状态发现的方法和设备 |
| US11082332B2 (en) | 2017-04-28 | 2021-08-03 | Huawei Technologies Co., Ltd. | Link group configuration method and device |
| CN111147298B (zh) * | 2017-04-28 | 2022-04-05 | 华为技术有限公司 | 一种能力发现以及状态发现的方法和设备 |
| US11570088B2 (en) | 2017-04-28 | 2023-01-31 | Huawei Technologies Co., Ltd. | Link group configuration method and device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101242238B (zh) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Peña et al. | Uart: A hardware communication protocol understanding universal asynchronous receiver/transmitter | |
| CN103401937B (zh) | 日志数据处理方法及系统 | |
| CN101242238B (zh) | 测量最小克服歪斜能力的方法、系统及装置 | |
| TW200422818A (en) | Measuring an error rate in a communication link | |
| CN105915308B (zh) | 一种时间同步方法、装置及系统 | |
| CN102170347B (zh) | 同步信号检测装置 | |
| CN105340223A (zh) | 确定can总线连接单元的内部延迟时间的设备和测量方法 | |
| CN109787867B (zh) | 区块生成方法、装置、计算机设备和存储介质 | |
| CN111082887B (zh) | 一种信号传输延时补偿的系统、方法、装置、设备及介质 | |
| CN105515893A (zh) | 一种确定采样点位置的方法 | |
| CN102368729B (zh) | 一种在非实时系统上精确网络限速的方法 | |
| CN102053649A (zh) | 用于增减动态总线时钟的装置和方法 | |
| CN113726592A (zh) | 一种边缘服务器的传输延迟测试方法、系统及相关组件 | |
| CN106302066A (zh) | 无主从通信方法及装置 | |
| CN104823467B (zh) | 判定方法以及系统 | |
| US7493530B2 (en) | Method and apparatus for detecting an error in a bit sequence | |
| CN101093403B (zh) | 减小时钟电路和时钟管理电路中的电磁干扰的方法 | |
| CN101882974A (zh) | 一种高速串行信号实时在线检测的方法和系统 | |
| CN101902436A (zh) | 板间通信方法、装置及系统 | |
| TW202008718A (zh) | 信號介面系統及其資料傳送方法 | |
| CN111262749B (zh) | 一种检测网络可靠性的方法及设备 | |
| CN111930582A (zh) | 系统管理总线检测平台、处理器及系统管理总线检测方法 | |
| CN100531189C (zh) | 实现替代通信协议的方法和主机接口装置 | |
| CN116915367B (zh) | 数据检测方法、存储介质和电子设备 | |
| CN101027884A (zh) | 自适应延迟基损耗均衡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |