CN111081544A - 一种磷化铟双异质结双极型晶体管制造方法 - Google Patents
一种磷化铟双异质结双极型晶体管制造方法 Download PDFInfo
- Publication number
- CN111081544A CN111081544A CN201911408282.8A CN201911408282A CN111081544A CN 111081544 A CN111081544 A CN 111081544A CN 201911408282 A CN201911408282 A CN 201911408282A CN 111081544 A CN111081544 A CN 111081544A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitter
- epitaxial layer
- ingaas
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 62
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 298
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 97
- 239000000463 material Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 31
- 238000005260 corrosion Methods 0.000 claims description 27
- 230000007797 corrosion Effects 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000001039 wet etching Methods 0.000 claims description 24
- 238000001312 dry etching Methods 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000011161 development Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- CLCPDSJUXHDRGX-UHFFFAOYSA-N 6-(1,3-dihydroxyisobutyl)thymine Chemical compound CC1=C(CC(CO)CO)NC(=O)NC1=O CLCPDSJUXHDRGX-UHFFFAOYSA-N 0.000 description 28
- 230000008569 process Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 10
- 239000000243 solution Substances 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种磷化铟双异质结双极型晶体管的制造方法，包括：形成发射极电极后以其为掩膜进行选择性腐蚀获得比发射极电极缩小后的发射极台面；填充第一介质层到发射极电极下发射极台面的侧壁形成对发射极电极的支撑保护；制作基极电极，制作比基极电极缩小后的基极台面；填充第二介质层到基极电极下基极台面的侧壁形成对基极电极的支撑保护；制作集电极电极，以第三光刻胶层为掩膜进行选择性腐蚀并去除第三光刻胶层获得隔离台面完成器件制作。本发明有助于提升磷化铟双异质结双极型晶体管性能的同时保证最终成品率，且可操作性和通用性强，适用于微米级到亚微米级等各种发射极尺寸的磷化铟双异质结双极型晶体管制造。
Description
技术领域
本发明涉及磷化铟双异质结双极型晶体管技术，具体涉及一种磷化铟双异质结双极型晶体管制造方法。
背景技术
磷化铟双异质结双极型晶体管(InP DHBT)具有优异的高频特性、高线性度以及极低的1/f噪声，适用于3mm及以上波段的压控振荡器(VCO)和混频器(Mixer)等电路。目前国际上研制的InP DHBT器件的ft/fmax已经接近或者超过1THz，相关电路的工作频率都已经超过了300GHz，基于InP DHBT器件的电路研究已成为当前THz领域的研究热点。InP DHBT不仅频率特性十分优异，同时还具有较好的器件一致性以及高的击穿电压，因而适用于中等规模的超高速数模混合电路，例如直接数字频率合成器(DDS)、模数转换器(ADC)以及数模转换器(DAC)等。目前国际上研制的InP DHBT电路集成度已经达到了20000个晶体管左右，利用InP DHBT制作的8bit DDS工作频率达到了32GHz，2分频静态分频器工作频率达到了200GHz，如此高速的数模混合电路是目前其他任何一种器件都无法实现的。
InP DHBT作为纵向器件，制造过程中不可避免的需要采用台面工艺，台面制作途径无外乎干法蚀刻或者湿法腐蚀两种或者是两者的结合，由于InP材料较耐干法蚀刻，因此实际上InP DHBT制造过程中更多的采用湿法腐蚀或者是干法蚀刻与湿法腐蚀相结合的方法来形成台面，也就是InP DHBT制造过程中不可避免的需要用到湿法腐蚀进行台面制作的工艺。对于InP材料而言，湿法腐蚀具有很强的晶向选择性，以(011)面的InP材料为例，在其上制作掩膜后进行湿法腐蚀可得到图1所示的图形，图中左边为俯视图，右边为剖面图，图中12为制作在InP材料11上的掩膜，通过湿法腐蚀可以得到台面13，由于湿法腐蚀过程中同步的侧向腐蚀作用台面13相比掩膜12有所缩小，使得掩膜12部分出现了悬空。InP DHBT制造过程中，掩膜12往往同时用来作为器件的电极，湿法腐蚀后台面13相比掩膜12缩小带来的好处是使得寄生的结电容得到减小，有助于提升器件的频率特性，不利的方面是由于作为电极的掩膜12有部分是处于悬空状态的，其机械强度受到很大的影响，容易导致其在后续的工艺过程中出现脱落断裂等问题，从而影响最终器件的成品率。因此如何利用湿法腐蚀后台面13相比掩膜12缩小带来的寄生结电容减小的好处，同时又能够保持后续工艺工程中作为电极的掩膜12的强度，从而保证最终器件的成品率，是一个需要解决的问题。
发明内容
本发明的目的在于提供一种磷化铟双异质结双极型晶体管制造方法，利用具有低介电常数的介质层对发射极电极和基极电极下的悬空部分分别进行填充，保证了发射极电极和基极电极的机械强度，使得相关电极在工艺过程中不易发生脱落或者断裂等问题。
实现本发明目的的技术解决方案为：一种磷化铟双异质结双极型晶体管制造方法，晶体管外延结构包括从下到上依次叠加的InP衬底、InGaAs第一腐蚀自停止外延层、InP集电极欧姆接触外延层、InGaAs第二腐蚀自停止外延层、InP集电极外延层、InGaAs基极外延层、InP发射极外延层和InGaAs发射极欧姆接触外延层，该方法包括如下步骤：
步骤1：InGaAs发射极欧姆接触外延层上制作作为发射极电极的金属层，该层金属同时作为后续发射极台面腐蚀的掩膜层；
步骤2：以发射极电极为掩膜层，采用具有选择腐蚀性的腐蚀液依次腐蚀InGaAs发射极欧姆接触外延层和InP发射极外延层形成相比发射极电极缩小后的发射极台面并露出InGaAs基极外延层；
步骤3：淀积第一介质层到InGaAs基极外延层、发射极电极及发射极台面的侧壁上，第一介质层厚度为发射极台面高度的一半以上；
步骤4：采用干法蚀刻的方法去除InGaAs基极外延层、发射极电极上覆盖的第一介质层，保留位于发射极电极下、发射极台面侧壁上的第一介质层；
步骤5：InGaAs基极外延层上制作作为基极的金属层；
步骤6：涂覆第一光刻胶层，并经过曝光、显影操作之后去除覆盖在发射极电极、第一介质层侧壁、基极电极以及发射极电极与基极电极之间InGaAs基极外延层之外的第一光刻胶层，该部分留下的第一光刻胶层将作为基极台面湿法腐蚀制作过程中的掩膜；
步骤7：以留下的第一光刻胶层作为掩膜，采用具有选择性腐蚀的腐蚀液依次对掩膜外的InGaAs基极外延层和InP集电极外延层进行腐蚀，露出InGaAs第二腐蚀自停止外延层，形成相比基极电极缩小后的基极台面并去除作为掩膜的第一光刻胶层；
步骤8：淀积第二介质层到发射极电极、第一介质层侧壁、基极电极、发射极电极与基极电极之间InGaAs基极外延层、基极台面侧壁以及InGaAs第二腐蚀自停止外延层，第二介质层厚度为基极台面高度的一半以上；
步骤9：涂覆第二光刻胶层，并经过曝光、显影操作之后对发射极电极和部分基极电极进行保护，采用干法蚀刻的方法去除除用来做保护层的第二光刻胶层之外的第二介质层，保留位于基极电极下、基极台面侧壁上的第二介质层；
步骤10：InGaAs第二腐蚀自停止外延层上制作作为集电极的金属层；
步骤11：涂覆第三光刻胶层，并经过曝光、显影操作之后去除除覆盖发射极电极、第一介质层侧壁、基极电极、第二介质层侧壁、集电极电极以及各个电极之间的半导体和介质层表面之外的第三光刻胶层，该部分留下的第三光刻胶层将作为隔离台面湿法腐蚀制作过程中的掩膜；
步骤12：以所述留下的第三光刻胶层为掩膜，采用具有选择性腐蚀的腐蚀液依次对掩膜外的InGaAs第二腐蚀自停止外延层、InP集电极欧姆接触外延层、InGaAs第一腐蚀自停止外延层进行腐蚀，露出InP衬底，形成隔离台面并去除第三光刻胶层，完成器件的制作。
与现有技术相比，本发明的有益效果为：(1)本发明中由于采用具有低介电常数的第一介质层和第二介质层形成的侧墙对发射极台面和基极台面进行了保护，使得采用湿法腐蚀的方式来形成InP DHBT发射极台面和基极台面时，可以获得比发射极电极面积和基极电极面积缩小更多的发射极台面和基极台面，由于第一介质层和第二介质层的低介电常数特性，它们引入的寄生电容相对较小，从而实现基极与发射极以及集电极与基极间的结电容得到大幅度降低的效果，第一介质层和第二介质层形成的侧墙对发射极台面以及基极台面的保护，可有效避免相关电极在工艺过程中发生脱落或者断裂等问题，使得该发明有助于提升器件性能的同时保证最终成品率；(2)该方法具有可操作性强，且具有很强的通用性，适用于微米级到亚微米级等各种发射极尺寸的InP DHBT制造；(3)特别是对亚微米InPDHBT器件而言，本发明提供的方法通过控制器件发射极/基极台面的侧蚀量，使得台面的有效面积达到设计要求的同时可以选择发更宽的电极金属层线宽，从而确保了电极的电阻保持在较低的水平，发射极/基极台面的有效面积达到设计要求意味着相关的寄生电容没有得到增加，而电极金属层的电阻得到有效降低，从而可以实现器件频率特性的提升。
附图说明
图1为在(011)面InP材料上制作掩膜后进行湿法腐蚀获得的台面的一般性示意图。
图2为InP DHBT所采用外延材料的一般结构示意图。
图3为基于图2中外延材料利用常规工艺制造的InP DHBT一般结构示意图。
图4～图16为本发明的一个实施例的实施步骤，其中
图4为InGaAs发射极欧姆接触外延层制作发射极电极示意图。
图5为发射极台面制作示意图。
图6为淀积第一介质层示意图。
图7为干法蚀刻法去除第一介质层示意图。
图8为InGaAs基极外延层上制作基极电极示意图。
图9为第一光刻胶层涂覆示意图。
图10为基极台面制作示意图。
图11为淀积第二介质层示意图。
图12(a)、图12(b)为两种光刻胶图形。
图13为去除第二介质层、光刻胶层后得到的图形。
图14为InGaAs第二腐蚀自停止外延层上制作集电极电极示意图。
图15为第三光刻胶层示意图。
图16为制作完成的InP DHBT器件示意图。
具体实施方式
本发明提出一种具有低寄生参数的InP DHBT制造方法，该方法采用湿法腐蚀的方式来形成InP DHBT发射极台面和基极台面，从而获得比发射极电极面积缩小的发射极台面和比基极电极面积缩小的基极台面，再利用具有低介电常数的介质层对发射极电极和基极电极下的悬空部分分别进行填充，从而获得基极与发射极以及集电极与基极间寄生电容得到降低的同时，保证了发射极电极和基极电极的机械强度，使得相关电极在工艺过程中不易发生脱落或者断裂等问题，有助于提升器件的性能和最终成品率，该方法具有可操作性强，且适用于微米级到亚微米级等各种发射极尺寸的InP DHBT制造。下面对本发明方法进行详细说明。
一种具有低寄生参数的InP DHBT制造方法，晶体管所用外延材料包括从下到上依次叠加的InP衬底、InGaAs第一腐蚀自停止外延层、InP集电极欧姆接触外延层、InGaAs第二腐蚀自停止外延层、InP集电极外延层、InGaAs基极外延层、InP发射极外延层和InGaAs发射极欧姆接触外延层，包括如下步骤：
A：InGaAs发射极欧姆接触外延层上制作作为发射极电极的金属层，该层金属同时作为后续发射极台面腐蚀的掩膜层；
B：以发射极电极为掩膜层，采用具有选择腐蚀性的腐蚀液依次腐蚀InGaAs发射极欧姆接触外延层和InP发射极外延层形成相比发射极电极缩小后的发射极台面并露出InGaAs基极外延层；
C：淀积第一介质层到InGaAs基极外延层、发射极电极及发射极台面的侧壁上，第一介质层厚度为发射极台面高度的一半或者更厚；
D：采用干法蚀刻的方法去除InGaAs基极外延层、发射极电极上覆盖的第一介质层，保留位于发射极电极下、发射极台面侧壁上的第一介质层，作为发射极台面的介质侧墙对发射极电极金属层起到增强机械强度的作用；
E：InGaAs基极外延层上制作作为基极的金属层；
F：涂覆第一光刻胶层，并经过曝光、显影操作之后去除除覆盖在发射极电极、第一介质层侧壁、基极电极以及发射极电极与基极电极之间InGaAs基极外延层之外的第一光刻胶层，该部分留下的第一光刻胶层将作为基极台面湿法腐蚀制作过程中的掩膜；
G：以所述留下的第一光刻胶层作为掩膜，采用具有选择性腐蚀的腐蚀液依次对掩膜外的InGaAs基极外延层和InP集电极外延层进行腐蚀，露出InGaAs第二腐蚀自停止外延层，形成相比基极电极缩小后的基极台面并去除作为掩膜的第一光刻胶层；
H：淀积第二介质层到发射极电极、第一介质层侧壁、)、基极电极、发射极电极与基极电极之间InGaAs基极外延层、基极台面侧壁以及InGaAs第二腐蚀自停止外延层，第二介质层厚度为基极台面高度的一半或者更厚；
I：涂覆第二光刻胶层，并经过曝光、显影操作之后对发射极电极和部分基极电极进行保护，采用干法蚀刻的方法去除除用来做保护层的第二光刻胶层之外的第二介质层，保留位于基极电极下、基极台面侧壁上的第二介质层，作为基极台面的介质侧墙对基极电极金属层起到增强机械强度的作用；
J：InGaAs第二腐蚀自停止外延层上制作作为集电极的金属层；
K：涂覆第三光刻胶层，并经过曝光、显影操作之后去除除覆盖发射极电极、第一介质层侧壁、基极电极、第二介质层侧壁、集电极电极以及各个电极之间的半导体和介质层表面之外的第三光刻胶层，该部分留下的第三光刻胶层将作为隔离台面湿法腐蚀制作过程中的掩膜；
L：以所述留下的第三光刻胶层为掩膜，采用具有选择性腐蚀的腐蚀液依次对掩膜外的InGaAs第二腐蚀自停止外延层、InP集电极欧姆接触外延层、InGaAs第一腐蚀自停止外延层进行腐蚀，露出InP衬底，形成隔离台面并去除第三光刻胶层完成器件的制作。
优选地，所述的第一介质层厚度为所述的发射极台面高度的一半或者更厚，第一介质层的材料为SiO2。
所述的第二介质层厚度为所述的基极台面高度的一半或者更厚，第二介质层的材料为SiO2。
所述的发射极电极和集电极电极金属层均为多层金属体系，优选地多层金属体系包括Ti/Pt/Au/Ti、Ti/Pt/Au/Pt/Ti。
所述的基极电极金属层为多层金属体系，优选地多层金属体系包括Pt/Ti/Pt/Au/Ti、Pt/Ti/Pt/Au/Pt/Ti，其中第一层Pt为优选的采用溅射的方法淀积，厚度为3-10nm。
所述的InP衬底为高纯半绝缘半导体材料；所述的InGaAs第一腐蚀自停止外延层、InP集电极欧姆接触外延层和InGaAs第二腐蚀自停止外延层为n型重掺杂半导体材料，优选地，掺杂浓度为1×1019cm-3-3×1019cm-3；InP集电极外延层为n型轻掺杂半导体材料，优选地，掺杂浓度为2×1016cm-3-5×1016cm-3；InGaAs基极外延层为p型重掺杂半导体材料，优选地，掺杂浓度为3×1019cm-3-5×1019cm-3；InP发射极外延层为n型轻掺杂半导体材料，优选地，掺杂浓度为2×1017cm-3-5×1017cm-3；InGaAs发射极欧姆接触外延层为n型重掺杂半导体材料，优选地，掺杂浓度为3×1019cm-3-5×1019cm-3。
下面通过具体的实施例和附图详细说明本发明。
实施例
图2是InP DHBT所采用外延材料的一般结构示意图，包括InP衬底21、InGaAs第一腐蚀自停止外延层22、InP集电极欧姆接触外延层23、InGaAs第二腐蚀自停止外延层24、InP集电极外延层25、InGaAs基极外延层26、InP发射极外延层27和InGaAs发射极欧姆接触外延层28。关于InP DHBT中InP衬底21以及InGaAs第一腐蚀自停止外延层22、InP集电极欧姆接触外延层23、InGaAs第二腐蚀自停止外延层24、InP集电极外延层25、InGaAs基极外延层26、InP发射极外延层27和InGaAs发射极欧姆接触外延层28形成可利用相关公开报道报道的技术进行制备；另外图2是InP DHBT所采用外延材料的一般结构示意图，表明还存在其它形式的外延材料结构，其它的结构形式可参考相关文献，不再进一步描述。
图2中InP衬底21为高纯半绝缘半导体材料，InGaAs第一腐蚀自停止外延层22、InP集电极欧姆接触外延层23和InGaAs第二腐蚀自停止外延层24为n型重掺杂半导体材料，掺杂浓度为1×1019cm-3-3×1019cm-3；InP集电极外延层25为n型轻掺杂半导体材料，掺杂浓度为2×1016cm-3-5×1016cm-3；InGaAs基极外延层26为p型重掺杂半导体材料，掺杂浓度为3×1019cm-3-5×1019cm-3；InP发射极外延层27为n型轻掺杂半导体材料，掺杂浓度为2×1017cm-3-5×1017cm-3；InGaAs发射极欧姆接触外延层28为n型重掺杂半导体材料，掺杂浓度为3×1019cm-3-5×1019cm-3。
图3是基于图2中外延材料利用常规工艺制造的InP DHBT一般结构示意图，包括发射极电极31、基极电极32、集电极电极33、发射极台面34、基极台面35、隔离台面36。本发明相比常规工艺采用了低介电常数的介质层对发射极台面和基极台面进行保护，下面将阐述本发明的具体实施方式：
图4-图16所示为本发明的实施步骤。
首先如图4所示，在InGaAs发射极欧姆接触外延层28制作发射极电极41，发射极电极41金属层为多层金属体系，多层金属体系包括Ti/Pt/Au/Ti、Ti/Pt/Au/Pt/Ti。发射极电极41的制作工艺可采用蒸发剥离的工艺，具体步骤包括：涂覆光刻胶在InGaAs发射极欧姆接触外延层28上，经过光刻、显影等步骤形成去除发射极电极41所在区域InGaAs发射极欧姆接触外延层28上的光刻胶形成窗口，蒸发发射极电极41的金属层到所述窗口中的InGaAs发射极欧姆接触外延层28和其余区域的光刻胶层上，利用有机溶剂去除窗口外的光刻胶层和其上的金属层就可以形成发射极电极41，采用蒸发剥离工艺形成发射极电极41的方法在本领域内是众所周知的，因此本发明不再加以赘述。
以发射极电极41为掩膜，采用选择性腐蚀溶液依次分别腐蚀InGaAs发射极欧姆接触外延层28和InP发射极外延层27可以得到图5所示的发射极台面42。对于选择性腐蚀InGaAs和InP两种半导体材料有众多的文献可以参考，可采用HCl+H2O2或者H3PO4+H2O2或者H2SO4+H2O2等混合溶液形成对InGaAs材料的腐蚀而不对InP形成有效腐蚀，采用HCl+H3PO4的混合溶液可形成对InP材料的腐蚀而不对InGaAs材料形成有效腐蚀，针对InP DHBT器件制作过程中如何选择性腐蚀InGaAs或者InP半导体材料也有相关文献可参考(Yu Jinyong,Yan Beiping,Su Shubing,et al,“A 162GHz Self-Aligned InP/InGaAs Hetero-junction Bipolar Transistor”,Chinese Journal of Semiconductors,Vol.27,No.10,2006,pp.1732-1736)，此处不再详加赘述。可以通过腐蚀时间的控制来获得比发射极电极41小的多的发射极台面42，从而有效降低器件基极电极与发射极电极之间的寄生电容，这有助于提升器件的频率特性。
如图6所示，淀积第一介质层43到InGaAs基极外延层26、发射极电极41及发射极台面42的侧壁上，第一介质层43厚度为发射极台面42高度的一半以上，本实施例中，第一介质层43的材料为SiO2，第一介质层43采用PECVD的方式进行淀积，以获得更好的侧壁覆盖性。
如图7所示，采用干法蚀刻的方法去除InGaAs基极外延层26、发射极电极41上覆盖的第一介质层43，保留位于发射极电极下、发射极台面侧壁上的第一介质层43。
如图8所示，在InGaAs基极外延层26上制作基极电极51，基极电极51金属层为多层金属体系，多层金属体系包括Pt/Ti/Pt/Au/Ti、Pt/Ti/Pt/Au/Pt/Ti，同样基极电极制作工艺除第一层Pt外的Ti/Pt/Au/Ti或者Ti/Pt/Au/Pt/Ti可采用蒸发剥离的方法，第一层Pt为优选的采用溅射的方法淀积，厚度为3-10nm。
如图9所示，涂覆第一光刻胶层52，并经过曝光、显影操作之后去除除覆盖发发射极电极(包括第一介质层侧壁)、基极电极以及发射极电极与基极电极之间InGaAs基极外延层之外的第一光刻胶层52，该部分留下的第一光刻胶层52将作为基极台面湿法腐蚀制作过程中的掩膜。
以留下的第一光刻胶层52为掩膜，采用具有选择性腐蚀的腐蚀液依次对掩膜外的InGaAs基极外延层26和InP集电极外延层25进行腐蚀，并去除作为掩膜的第一光刻胶层52，形成如图10所示相比基极电极缩小的基极台面53。可以通过腐蚀时间的控制来获得比基极电极51小的多的基极台面53，从而有效降低器件基极电极与集电极电极之间的寄生电容，这有助于提升器件的频率特性。
如图11所示，淀积第二介质层54到发射极电极41(包括第一介质层侧壁)、基极电极51、射极电极与基极电极之间InGaAs基极外延层26、基极台面侧壁以及InGaAs第二腐蚀自停止外延层24上，第二介质层54厚度为基极台面53高度的一半或者更厚，本实施例中，第二介质层54的材料为SiO2，第二介质层54采用PECVD的方式进行淀积，以获得更好的侧壁覆盖性。
涂覆光刻胶层55到第二介质层54的表面并通过曝光显影得到图12(a)或者图12(b)的所示的图形，图12(a)中光刻胶层将发射极电极41、基极电极51均包含在光刻胶图形内，图12(b)中光刻胶层则将发射极电极41、部分基极电极51包含在光刻胶图形内，本实施例采用图12(b)的设计。
采用干法蚀刻的方法去除图12(b)中除涂覆光刻胶层55外的第二介质层，去除光刻胶层55后得到如图13所示的图形，其中保留位于基极电极下、基极台面侧壁上的第二介质层54。
如图14所示，在InGaAs第二腐蚀自停止外延层24上制作集电极电极61，集电极电极61金属层为多层金属体系，多层金属体系包括Ti/Pt/Au/Ti、Ti/Pt/Au/Pt/Ti，同样集电极电极制作工艺可采用蒸发剥离的方法。
如图15所示，涂覆第三光刻胶层62，并经过曝光、显影操作之后去除除覆盖发射极电极(包括第一介质层侧壁)、基极电极(包括第二介质层表面)、集电极电极以及各个电极之间的半导体和介质层表面之外的第三光刻胶层62，该部分留下的第三光刻胶层62将作为隔离台面湿法腐蚀制作过程中的掩膜。
以所述留下的第三光刻胶层62为掩膜，采用具有选择性腐蚀的腐蚀液依次对掩膜外的InGaAs第二腐蚀自停止外延层24、InP集电极欧姆接触外延层23、InGaAs第一腐蚀自停止外延层33进行腐蚀，并去除第三光刻胶层，形成如图16所示相比集电极电极缩小的隔离台面63，完成器件的制作。
通常在完成图16中的InP DHBT器件制作后，会对器件表面覆盖一层具有低介电常数的有机物进行保护，之后再进行器件之间的互联完成具有一定功能的电路制作。本发明的优点是可有效降低InP DHBT器件寄生电容，从而保证器件的频率特性，同时保持器件良好的成品率，为相关电路的制作提供性能、可靠性以及成品率的保障。
本发明针对InP DHBT制造过程中台面湿法腐蚀工艺带来的问题提出了解决方案，相比直接缩小作为掩膜的电极的尺寸，该方案可以有效利用湿法腐蚀后的台面侧蚀带来的寄生结电容减小的好处，同时保证电极的机械强度，从而确保器件最终的成品率。
虽然以上结合附图描述了本发明的具体实施方式，但是本领域普通技术人员应当理解，这些仅是举例说明，可以对这些实施方式做出多种变形或修改，而不背离本发明的原理和实质。本发明的范围仅由所附权利要求书限定。
Claims (10)
1.一种磷化铟双异质结双极型晶体管制造方法，晶体管外延结构包括从下到上依次叠加的InP衬底、InGaAs第一腐蚀自停止外延层、InP集电极欧姆接触外延层、InGaAs第二腐蚀自停止外延层、InP集电极外延层、InGaAs基极外延层、InP发射极外延层和InGaAs发射极欧姆接触外延层，其特征在于，该方法包括如下步骤：
步骤1：InGaAs发射极欧姆接触外延层上制作作为发射极电极的金属层，该层金属同时作为后续发射极台面腐蚀的掩膜层；
步骤2：以发射极电极为掩膜层，采用具有选择腐蚀性的腐蚀液依次腐蚀InGaAs发射极欧姆接触外延层和InP发射极外延层形成相比发射极电极缩小后的发射极台面并露出InGaAs基极外延层；
步骤3：淀积第一介质层到InGaAs基极外延层、发射极电极及发射极台面的侧壁上，第一介质层厚度为发射极台面高度的一半以上；
步骤4：采用干法蚀刻的方法去除InGaAs基极外延层、发射极电极上覆盖的第一介质层，保留位于发射极电极下、发射极台面侧壁上的第一介质层；
步骤5：InGaAs基极外延层上制作作为基极的金属层；
步骤6：涂覆第一光刻胶层，并经过曝光、显影操作之后去除覆盖在发射极电极、第一介质层侧壁、基极电极以及发射极电极与基极电极之间InGaAs基极外延层之外的第一光刻胶层，该部分留下的第一光刻胶层将作为基极台面湿法腐蚀制作过程中的掩膜；
步骤7：以留下的第一光刻胶层作为掩膜，采用具有选择性腐蚀的腐蚀液依次对掩膜外的InGaAs基极外延层和InP集电极外延层进行腐蚀，露出InGaAs第二腐蚀自停止外延层，形成相比基极电极缩小后的基极台面并去除作为掩膜的第一光刻胶层；
步骤8：淀积第二介质层到发射极电极、第一介质层侧壁、基极电极、发射极电极与基极电极之间InGaAs基极外延层、基极台面侧壁以及InGaAs第二腐蚀自停止外延层，第二介质层厚度为基极台面高度的一半以上；
步骤9：涂覆第二光刻胶层，并经过曝光、显影操作之后对发射极电极和部分基极电极进行保护，采用干法蚀刻的方法去除除用来做保护层的第二光刻胶层之外的第二介质层，保留位于基极电极下、基极台面侧壁上的第二介质层；
步骤10：InGaAs第二腐蚀自停止外延层上制作作为集电极的金属层；
步骤11：涂覆第三光刻胶层，并经过曝光、显影操作之后去除除覆盖发射极电极、第一介质层侧壁、基极电极、第二介质层侧壁、集电极电极以及各个电极之间的半导体和介质层表面之外的第三光刻胶层，该部分留下的第三光刻胶层将作为隔离台面湿法腐蚀制作过程中的掩膜；
步骤12：以所述留下的第三光刻胶层为掩膜，采用具有选择性腐蚀的腐蚀液依次对掩膜外的InGaAs第二腐蚀自停止外延层、InP集电极欧姆接触外延层、InGaAs第一腐蚀自停止外延层进行腐蚀，露出InP衬底，形成隔离台面并去除第三光刻胶层，完成器件的制作。
2.根据权利要求1所述的磷化铟双异质结双极型晶体管制造方法，其特征在于，步骤3中，所述第一介质层的材料为SiO2。
3.根据权利要求1所述的磷化铟双异质结双极型晶体管制造方法，其特征在于，步骤8中，所述第二介质层的材料为SiO2。
4.根据权利要求1所述的磷化铟双异质结双极型晶体管制造方法，其特征在于，步骤1中所述的发射极电极和步骤10中所述的集电极电极金属层均为多层金属体系。
5.根据权利要求4所述的磷化铟双异质结双极型晶体管制造方法，其特征在于，多层金属体系包括Ti/Pt/Au/Ti、Ti/Pt/Au/Pt/Ti。
6.根据权利要求1所述的磷化铟双异质结双极型晶体管制造方法，其特征在于，步骤5中所述的基极电极金属层为多层金属体系，多层金属体系包括Pt/Ti/Pt/Au/Ti、Pt/Ti/Pt/Au/Pt/Ti，其中第一层Pt为优选的采用溅射的方法淀积，厚度为3-10nm。
7.根据权利要求1所述的磷化铟双异质结双极型晶体管制造方法，其特征在于，所述的InP衬底为半绝缘半导体材料。
8.根据权利要求1所述的磷化铟双异质结双极型晶体管制造方法，其特征在于，所述的InGaAs第一腐蚀自停止外延层、InP集电极欧姆接触外延层和InGaAs第二腐蚀自停止外延层为n型重掺杂半导体材料，掺杂浓度为1×1019cm-3-3×1019cm-3。
9.根据权利要求1所述的磷化铟双异质结双极型晶体管制造方法，其特征在于，InP集电极外延层为n型轻掺杂半导体材料，掺杂浓度为2×1016cm-3-5×1016cm-3；InGaAs基极外延层为p型重掺杂半导体材料，掺杂浓度为3×1019cm-3-5×1019cm-3。
10.根据权利要求1或9所述的磷化铟双异质结双极型晶体管制造方法，其特征在于，InP发射极外延层为n型轻掺杂半导体材料，掺杂浓度为2×1017cm-3-5×1017cm-3；InGaAs发射极欧姆接触外延层为n型重掺杂半导体材料，掺杂浓度为3×1019cm-3-5×1019 cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911408282.8A CN111081544B (zh) | 2019-12-31 | 2019-12-31 | 一种磷化铟双异质结双极型晶体管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911408282.8A CN111081544B (zh) | 2019-12-31 | 2019-12-31 | 一种磷化铟双异质结双极型晶体管制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111081544A true CN111081544A (zh) | 2020-04-28 |
| CN111081544B CN111081544B (zh) | 2023-09-15 |
Family
ID=70320446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911408282.8A Active CN111081544B (zh) | 2019-12-31 | 2019-12-31 | 一种磷化铟双异质结双极型晶体管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111081544B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010005025A1 (en) * | 1998-01-26 | 2001-06-28 | Lg Electronics Ins. | Heterojunction bipolar transistor and its fabrication method |
| US20070131971A1 (en) * | 2005-12-08 | 2007-06-14 | Kim Yong W | Hetero junction bipolar transistor and method of manufacturing the same |
| CN108400163A (zh) * | 2018-04-19 | 2018-08-14 | 苏州闻颂智能科技有限公司 | 一种自对准异质结双极型晶体管及其制造方法 |
-
2019
- 2019-12-31 CN CN201911408282.8A patent/CN111081544B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010005025A1 (en) * | 1998-01-26 | 2001-06-28 | Lg Electronics Ins. | Heterojunction bipolar transistor and its fabrication method |
| US20070131971A1 (en) * | 2005-12-08 | 2007-06-14 | Kim Yong W | Hetero junction bipolar transistor and method of manufacturing the same |
| CN108400163A (zh) * | 2018-04-19 | 2018-08-14 | 苏州闻颂智能科技有限公司 | 一种自对准异质结双极型晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111081544B (zh) | 2023-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020053683A1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| JPH03131039A (ja) | バイポーラトランジスタ及びその製造方法 | |
| KR100687758B1 (ko) | 이종 접합 바이폴라 트랜지스터 및 그 제조방법 | |
| KR100277555B1 (ko) | 바이폴라 트랜지스터용 다층 콜렉터 구조물 및 그 제조 방법 | |
| CN1877838A (zh) | 半导体器件及其制造方法 | |
| US5930636A (en) | Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes | |
| JPWO2007058265A1 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2001308108A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2005347735A (ja) | トランジスタおよび同製造方法 | |
| CN111081544B (zh) | 一种磷化铟双异质结双极型晶体管制造方法 | |
| CN116913782A (zh) | 复合场板结构的ldmos器件制备方法 | |
| US20070243689A1 (en) | Semiconductor device having semiconductor and base contact pad mesa portions | |
| JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| CN1937205A (zh) | 碳化硅器件的电学隔离方法 | |
| US11798995B2 (en) | Hetero-junction bipolar transistor and method for manufacturing the same | |
| JP2003258004A (ja) | メサ型半導体装置及びその製造方法 | |
| US11177374B1 (en) | Heterojunction bipolar transistor and method for forming the same | |
| US11710783B2 (en) | Bipolar junction transistor (BJT) comprising a multilayer base dielectric film | |
| JPH10256533A (ja) | 化合物半導体装置およびその製造方法 | |
| CN113921598B (zh) | 一种hbt器件的金属连线方法 | |
| CN107068769B (zh) | 半导体器件及其制作方法 | |
| JP2557430B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN109037314B (zh) | 一种晶体管及其制作方法 | |
| CN109801963B (zh) | 半导体装置及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |