CN111063700B - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN111063700B
CN111063700B CN202010008360.1A CN202010008360A CN111063700B CN 111063700 B CN111063700 B CN 111063700B CN 202010008360 A CN202010008360 A CN 202010008360A CN 111063700 B CN111063700 B CN 111063700B
Authority
CN
China
Prior art keywords
layer
interlayer dielectric
dielectric layer
array substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010008360.1A
Other languages
English (en)
Other versions
CN111063700A (zh
Inventor
王东方
刘宁
程磊磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010008360.1A priority Critical patent/CN111063700B/zh
Publication of CN111063700A publication Critical patent/CN111063700A/zh
Application granted granted Critical
Publication of CN111063700B publication Critical patent/CN111063700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提出一种阵列基板及其制备方法。所述阵列基板包括双层层间介质层，其中，所述双层层间介质层包括第一层间介质层和第二层间介质层，其中所述第二层间介质层是平坦化介质层，并且其中存在多个延伸通过所述第一和第二层间介质层的通孔。本公开的阵列基板可以消除由于高金属线厚度导致的高段差，并且其中的通孔能够在不使用光刻胶的情况下在层间介质层中形成，从而可以简化工艺和降低成本。

Description

阵列基板及其制备方法
技术领域
本公开涉及OLED显示领域，具体涉及一种阵列基板及其制备方法。
背景技术
OLED显示器件中的有机发光层需要厚度均匀。特别是当通过打印法形成有机发光层之前，需要将打印前的像素发光区的表面不平坦度降低到纳米级别。
降低不平坦度的方式通常是：在形成薄膜晶体管(TFT)之后使用平坦化层，以将TFT导致的高度差平坦化。
对于使TFT导致的高度差平坦化的方法，仍存在改进的需要。
发明内容
本公开提供一种阵列基板，所述阵列基板包括：
衬底；
在所述衬底上的有源层；
在所述有源层上的栅极绝缘层；
在所述栅极绝缘层上的栅极；
覆盖所述衬底、所述有源层和所述栅极的双层层间介质层；
在所述双层层间介质层上的源/漏极；
覆盖所述源/漏极和所述双层层间介质层上的钝化层；和
在所述钝化层上的平坦化层；
其中，所述双层层间介质层包括：
与所述衬底、所述有源层和所述栅极接触的第一层间介质层；和
与所述源/漏极和所述钝化层接触的第二层间介质层，其中所述第二层间介质层是平坦化介质层，
并且其中存在多个延伸通过所述第一和第二层间介质层的通孔。
可选地，所述第二层间介质层的材料是光固化材料。
可选地，所述光固化材料是光固化有机硅。
可选地，所述第一层间介质层的材料选自氧化硅、氧化铝、氧化锆和以无氢方式沉积的SiNx。
可选地，第一层间介质层的厚度范围为500至
Figure BDA0002354925410000021
可选地，所述第二层间介质层的最大厚度为6000至
Figure BDA0002354925410000022
可选地，所述栅极是厚度为3000至
Figure BDA0002354925410000023
的金属线。
可选地，一个所述通孔延伸至所述栅极。
可选地，一个所述通孔延伸至所述有源层。
可选地，所述阵列基板包括在所述有源层下方的遮光层，并且一个所述通孔延伸至所述遮光层。
可选地，所述平坦化层表面的段差为0至50nm。
本公开还提供一种制备上述阵列基板的方法，所述方法包括以下步骤：
在所述衬底上形成有源层；
在所述有源层上形成所述栅极绝缘层；
在所述栅极绝缘层上形成所述栅极；
沉积覆盖所述衬底、所述有源层和所述栅极的所述第一层间介质层；
在所述第一层间介质层上涂敷一层光固化材料并使其上表面平坦化；
使用掩模对所述光固化材料进行光照，使所述光固化材料的一部分固化，形成所述第二层间介质层；
进行显影以除去未固化的光固化材料，以形成第二层间介质层中的孔；
通过在所述第二层间介质层中的所述孔处刻蚀所述第一层间介质层，形成所述通孔。
可选地，使用半色调掩模板或灰度掩模板，以使所述第二层间介质层中的所述孔是锥形孔。
本公开还提供一种显示器件，所述显示器件包括上述的阵列基板。
附图说明
图1示意性地示出了阵列基板中形成平坦层的示意图。
图2示意性地示出了图1中的TFT区域的具体层结构。
图3示出了本公开的阵列基板的一个实施方案在其TFT区域的局部结构。
图4示出了本公开的阵列基板的一个实施方案的制备过程。
图5示意性示出了相关技术与本公开的阵列基板的比较。
具体实施方式
在阵列基板中，薄膜晶体管(TFT)由于其中存在有源层、栅极、源/漏极等部件，相对于其周边区域来说，从衬底向上凸起。通常，在TFT形成之后，用钝化层覆盖TFT，并且随后再在钝化层上方覆盖一个平坦化层，以获得平坦的上表面，用于进一步形成(例如打印)有机发光层等。TFT中高度最大的位置通常为源漏极与栅极的交叠区域，在该处，至少包含源漏极部件和栅极部件的高度。
然而，随着OLED显示器件向着更高像素密度的发展，其中的元件更加密集。为此，将需要宽度更窄的金属线，导致其厚度显著提升。例如，在8K的55英寸OLED产品中，需要TFT的源/漏极和栅极的金属铜(Cu)线分别增厚到
Figure BDA0002354925410000031
和
Figure BDA0002354925410000032
这样高的金属线高度使得TFT的高度达到甚至1.6μm以上。而在TFT的周边区域，即不存在源/漏极、栅极等部件的区域，通常仅存在当形成TFT时同时整面形成的层间介质层和钝化层。此时，TFT与周边区域相比，凸出过多。在此基础上，即使使用平坦化层，由于平坦化层的厚度有限，最终形成的用于形成有机发光层的表面仍会有100nm左右的段差，例如90nm至120nm的段差。这样的段差是应当避免的。例如，在通过打印形成有机发光层的方法中，打印底面这样的段差会导致最终形成的有机发光层性能明显劣化。如果想要完全消除段差，需要形成具有很大厚度的平坦化层，例如厚度达到3微米以上。这样厚的平坦化层不易形成。例如，当采用光固化平坦层时，这样的厚度会导致曝光强度随厚度增加而变化，从而在平坦化层中产生曝光差异，进而导致平坦化层的性能劣化。
对于使TFT导致的高度差平坦化的方法，仍存在改进的需要。
本公开提出了一种新的双层层间介质层结构，其可以提供预平坦化效果。该双层层间介质层结构的效果还包括在层间介质层中形成通孔并且无需单独使用光刻胶层。进而，该双层层间介质层结构还能增加栅极与源/漏极交叠区的层间介质层厚度，改善栅极与源/漏极之间的短路问题。
本公开提出了一种阵列基板，所述阵列基板包括：
衬底；
在所述衬底上的有源层；
在所述有源层上的栅极绝缘层；
在所述栅极绝缘层上的栅极；
覆盖所述衬底、所述有源层和所述栅极的双层层间介质层；
在所述双层层间介质层上的源/漏极；
覆盖所述源/漏极和所述双层层间介质层上的钝化层；和
在所述钝化层上的平坦化层；
其中，所述双层层间介质层包括：
与所述衬底、所述有源层和所述栅极接触的第一层间介质层；和
与所述源/漏极和所述钝化层接触的第二层间介质层，其中所述第二层间介质层是平坦化介质层，
并且其中，存在延伸通过所述第一和第二层间介质层的通孔，且所述源漏极通过所述通孔与所述有源层电学连接。
本公开的阵列基板包括双层层间介质层，其由两个相互接触的层间介质层组成。双层层间介质层在阵列基板中的各膜层的相对位置可以相当于常规阵列基板中单层层间介质层的相对位置。即，双层层间介质层位于栅极和源漏极之间，并且可以未被栅极绝缘层覆盖的有源层的上表面和未被有源层覆盖的衬底的上表面，并且例如当栅极绝缘层面积大于栅极时，双层层间介质层也可以覆盖未被栅极覆盖的栅极绝缘层的上表面。进而，在双层层间介质层的上形成源漏极，并且其他部分可以由钝化层覆盖。
本公开的双层层间介质层由第一层间介质层和第二层间平坦化介质层组成。两个层间介质层的材料都是介电材料。因此，双层层间介质层的整体也是介电材料。
第一层间介质层与所述衬底、所述有源层和所述栅极接触，并且也可以与所述栅极绝缘层接触。第一层间介质层可以与常规的层间介质层具有相同的特性，并且优选由含氢量在8％以下的介电材料制成，以避免损害薄膜晶体管。第一层间介质层可以使用氧化硅、氧化铝、氧化锆、以无氢方式沉积的SiNx等。第一层间介质层优选是氧化硅层。氧化硅层是阵列基板中常见的层间介质层。氧化硅层可以通过沉积法形成，并且可以与阵列基板中的TFT结构的表面，例如有源层、栅极、栅极绝缘层等的表面牢固结合。
第二层间介质层与第一层间介质层接触，并且与源/漏极接触。第二层间介质层是平坦化介质层。平坦化介质层意指该层具有平坦化能力。平坦化能力是指其可以在不平坦的表面上形成并具有平坦化的上表面，正如常规的平坦化层所具有的。第二层间介质层可以由既具有平坦化能力又具有介电性的材料形成。具有平坦化能力的材料可以是光固化材料，其可以在不坚固的形态下形成平坦表面后，通过光固化将平坦的表面固定。第二介质层可以是光固化有机硅层。光固化有机硅是一种可以在紫外光照射的作用下发生交联固化的材料。光固化有机硅在未固化之前具有良好的平坦化能力。当将未固化的光固化有机硅涂布在不平坦面上后，其外表面的平坦度相比于其覆盖的不平坦面的平坦度大为增加。在随后将其固化后，即可获得坚固的平坦表面。
第二层间介质层即平坦化介质层覆盖第一层间介质层，而第一层间介质层即覆盖栅极等，也覆盖衬底。因此，第二层间介质层的上表面将提供一个界面，该界面在薄膜晶体管区域和非薄膜晶体管区域(例如直接被第一层间介质层覆盖的衬底区域)具有相同高度，从而可以消除由于栅极的凸起导致的段差。
例如，在如前文所述的金属线厚度高的相关技术中，如仅使用单层层间介质层，即相当于仅使用本公开的第一层间介质层时，TFT的栅极和源漏极重叠部分的高度与TFT周围仅有衬底的部分的高度差可以为1.6微米以上。但当使用本公开的第二层间介质层与第一层间介质层组成双层层间介质层结构之后，由于第二层间介质层的平坦化效果，TFT的栅极和源漏极重叠部分的高度与TFT周围仅有衬底的部分的高度差可以降低至0.9微米，而由于
Figure BDA0002354925410000051
的栅极厚度所导致的段差将得以消除。这样，当随后在形成钝化层后设置平坦化层时，无需过大的厚度，即可将TFT区域的用于打印有机发光层的底面的段差降至0至50nm。
本公开提出了将第二层间介质层与第一层间介质层组合使用，并且其中第二层间介质层为平坦化介质层。第二层间介质层具有优良的平坦化能力，并且也具备符合层间介质层要求的介电性质，但其不能单独作为平坦的层间介质层使用，因为具有平坦化能力的材料与层间介质层下方的TFT部件例如栅极的表面的结合性不佳，难以牢固结合。另一方面，第一层间介质层虽然与TFT部件的表面结合性出色并且介电性能出色，但不具有平坦化能力，而是始终基本保持其下方的不平坦形。发明人出人意料地发现，第二介质层可以与第一介质层良好结合，而第一介质层可以与TFT部件牢固结合。由此，这一组合可以具有良好的平坦化上表面并且下表面与TFT部件的牢固结合。
此外，由于在源/漏极和栅极之间的双层层间介质层的厚度高于相关技术中的单层层间介质层，也可以改善由于第一层间介质层中潜在的缺陷而导致的电极之间的短路问题。
常规地，在层间介质层中还需要形成通孔，例如用于源/漏极与有源层的连接，或者用于外电路与栅极连接，或者与阵列基板的其他部件如遮光层连接。在单层层间介质层的相关技术中，为此一般需使用光刻技术。具体地，在层间介质层上涂覆光刻胶层，然后利用掩模将光刻胶图案化，露出待形成通孔的部分，随后进行刻蚀。待最终形成通孔后，除去光刻胶层。然而，在本公开的阵列基板中，由于第二层间介质层是平坦化介质，其可以在不使用光刻胶的情况下形成穿过其中的通孔，并且具有通孔的第二层间介质层进一步可以作为第一层间介质层的掩模，在不使用光刻胶的情况下形成穿过第一层间介质层的通孔。这省去了专门提供和清除光刻胶的步骤，大大简化了制备工艺，并且降低时间和物料成本，还省去了与光刻胶有关的后处理和回收相关的问题。
除了双层层间介质层结构之外，本公开的阵列基板的配置方式可以与相关技术中的阵列基板基本相同。本公开的衬底还可以包括基板(如玻璃板、聚酰亚胺板等)、遮光层、缓冲层等。本公开的薄膜晶体管的各种材料和尺寸可以与相关技术中相同或相近。例如，有源层可以是铟镓锡氧化物(IGZO)有源层。例如，有源层厚度可以为200至
Figure BDA0002354925410000061
栅极绝缘层材料可以是SiOx、SiON、A1Ox或HfOx。栅极绝缘层厚度可以为900至
Figure BDA0002354925410000062
栅极材料可以是铝或铜，厚度可以为3000至
Figure BDA0002354925410000071
本公开的阵列基板通过设计特定的双层层间介质层结构，提供了一种阵列基板，其可以部分消除由于高金属线厚度导致的高段差，并且其中的通孔能够在不使用光刻胶的情况下在平坦层中形成，从而能够简化工艺和降低成本。
在一个实施方案中，第一层间介质层由含氢量在8％以下的介电材料制成。优选地，第一层间介质层是氧化硅(SiOx)层。
在一个实施方案中，第二层间介质层由光固化材料制成，优选地，第二层间介质层是光固化有机硅制成。光固化有机硅可以是光固化聚硅氧烷。光固化聚硅氧烷与氧化硅的相容性良好。
在一个实施方案中，所述第一层间介质层的厚度范围为500至
Figure BDA0002354925410000072
如500至
Figure BDA0002354925410000073
如约
Figure BDA0002354925410000074
厚度过小时，缺点是难以阻挡有机材料对金属的腐蚀。厚度过大时，缺点是沉积时间过长、影响生产效率，且不容易进行介电层的图形化。
在一个实施方案中，所述第二层间介质层的最大厚度为6000至
Figure BDA0002354925410000075
最大厚度处通常位于在TFT区域外，而在TFT上方的第二层间介质层的厚度则较小。具有这样最大厚度的第二层间介质层可以充分发挥其预平坦化作用。
在一个实施方案中，栅极是厚度为3000至
Figure BDA0002354925410000076
的金属线。本公开的阵列基板特别适合于高像素密度和高金属线厚度的情况。由于第二层间介质层的平坦化能力，相当于补偿了由于厚金属线引起的段差增加。
本公开的阵列基板中具有多个通孔。在一个实施方案中，一个所述通孔延伸至所述栅极。在一个实施方案中，一个所述通孔延伸至所述有源层。在一个实施方案中，所述阵列基板包括遮光层，并且一个所述通孔延伸至所述遮光层。本公开中通孔通过刻蚀形成，并且可以到达阵列基板中需要通孔的部位。通孔可以是用于电学连接的，也可以用于其他目的。由于可以作为掩模的第二层间介质层的存在，可以灵活地运用湿法和干法刻蚀形成各种位置的通孔。
在一个实施方案中，平坦化层表面的段差为0至50nm。这大大小于没有第二层间介质层时的90nm至120nm的段差。换言之，在TFT上方的区域与TFT周边区域的高度差大为减小，甚至消失。
本公开还提出了一种上述阵列基板的制备方法，所述方法包括以下步骤：
在所述衬底上形成有源层；
在所述有源层上形成所述栅极绝缘层；
在所述栅极绝缘层上形成所述栅极；
沉积覆盖所述衬底、所述有源层和所述栅极的所述第一层间介质层；
在所述第一层间介质层上涂敷一层光固化材料并使其上表面平坦化；
使用掩模对所述光固化材料进行光照，使所述光固化材料的一部分固化，形成所述第二层间介质层；
进行显影以除去未固化的光固化材料，以形成第二层间介质层中的孔；
通过在所述第二层间介质层中的所述孔处刻蚀所述第一层间介质层，形成所述通孔。
本公开的制备方法的关键点在于，不使用额外的光刻胶层，即可形成通孔。具体地，将掩模设计为遮挡需要形成通孔的区域，露出其他区域。利用光固化材料本身在光照下固化的能力，使得除通孔区域外的其他部分固化。这样，在显影之后，光固化材料中未固化的部分被除去，从而直接形成在已固化的第一层间介质层中的孔。孔可以是完全贯通第一层间介质层的通孔，也可以根据需要是未完全贯通第一层间介质层的盲孔。随后，可以进行刻蚀，以在第一介质层中形成通孔。在湿法刻蚀过程中，通孔位置之外的固化的第二介质层层起到类似于光刻胶的阻隔作用，保护其下方的第一介质层不受刻蚀影响。盲孔情况下保留的第一层间介质层材料的厚度可以为500至
Figure BDA0002354925410000081
湿法刻蚀可以选用常规刻蚀液，如1％至10％浓度的HF溶液。干法刻蚀可以选择常规刻蚀气体，如SF6和CF4。
光固化参数可以根据具体情况选择。在一个实施方案中，可以，照射强度为50至300mj/cm2，照射时间为5至60s的紫外光照射。
在一个实施方案中，使用半色调掩模板或灰度掩模板形成锥形孔。如此形成的孔自然具有坡度。
本公开还提供一种包括上述阵列基板的显示器件。显示器件可以是有机发光显示器件，特别是通过打印有机发光层制得的有机发光显示器件。
以下借助附图进一步说明本公开的技术方案。
图1示意性地示出了阵列基板中形成平坦层的示意图。图1a中示出了当阵列基板中的TFT高度较小的情况，位于左侧的TFT区域由于TFT的存在形成凸起(以左方梯形示意性表示)，并且右侧的像素间区域由于数据线等的存在也可能形成凸起。在凸起上方，形成平坦化层PLN。平坦化层可能未能将段差大的右侧的像素间区域完全平坦化，但已足以消除TFT造成的不平坦。TFT区域上方是像素发光区，因此平坦化层PLN在TFT高度较低时，为发光层的形成提供了平坦的表面。图1b中示出了在同样条件下，TFT区域的高度大为增加的情况。TFT区域高度增加的主要原因可以是像素密度增加，导致TFT中金属线厚度大为增加。此时，原有的PLN层不足以完全消除TFT区域的段差，导致发光层将形成在不平坦的表面上。例如，在8K的55英寸OLED产品中，需要TFT的源漏极和栅极的金属铜(Cu)线分别增厚
Figure BDA0002354925410000091
和到
Figure BDA0002354925410000092
此时，TFT区域的段差达到1.61μm，难以通过图1的PLN层完全消除。最终，在像素显示区打印像素的底面仍会存在例如约90至120nm的段差。
图1中的TFT区域的具体层结构示意性由图2示出。此处示出了TFT中段差最大的部分，即涉及栅极的部分。图2a示意性地示出了图1a中TFT高度较低的情况，21为衬底层，如玻璃衬底；22为遮光层(shield)；23为缓冲层；24为有源层，例如IGZO层；25为栅极绝缘层；26为栅极；27为层间介质层。在层间介质层上方，还将形成源漏极、钝化层、以及进一步形成平坦化层等。为了突出显示层间介质层上表面，源/漏极、钝化层、平坦化层等未示出。与此相对地，图2b示意性地示出了图1b中TFT高度较高的情况。在这种情况下，栅极金属厚度大大增加，例如增加至
Figure BDA0002354925410000093
以上，因此TFT上表面的最终段差很大，最终导致图1b中打印像素的底面不平坦的问题。
此外，注意到，在层间介质层中，还需要形成若干通孔H，例如用于实现与TFT部件的电学连接。例如，源漏极将形成在左右两侧的通孔H附近，并通过通孔与有源层24连接。中央的通孔可以为栅极与外电路提供通路。通孔需要用光刻法形成。而且，如果层间介质层厚度设置过高，将蚀刻通孔的困难将变大。
图5示出了相关技术中平坦化方式与本公开平坦化方式的比较。上图所示相关技术中，形成TFT后，源漏极顶端与TFT周边区域的段差高达
Figure BDA0002354925410000101
并且平坦化后仍有90至120nm的不平坦性。下图所示方案中，由于第二层间介质层ILD2的存在，段差降低至
Figure BDA0002354925410000102
并且平坦化后不平坦性降至0至50nm。为了突出层间厚度关系，图5中未示出通孔，例如源漏极与有源层之间的通孔。
图3示出了本公开的阵列基板的一个实施方案在其TFT区域的局部结构。图中，31为衬底层，32为遮光层，33为缓冲层，34为有源层，35为栅极绝缘层，36为栅极，371为第一层间介电层，372为第二层间介电层，H为通孔。为了突出显示层间介质层上表面，源/漏极、钝化层、平坦化层等未示出。如图所示，第二层间介质层将提供平坦化的上表面，即随后形成源/漏极和钝化层的界面。
图3的阵列基板包括第一第一层间介质层371；和覆盖所述第一层间介质层的第二层间介质层372，其中所述第一层间介质层是氧化硅层，所述第二层间介质层是已固化的光固化有机硅层，其中，在所述阵列基板中，存在延伸通过所述第一和第二层间介质层的通孔H。
与图2b的结构相比，本公开使用了第二介质层372。第二介质层的材料是光固化有机硅层。在光固化之前，有机硅材料具有较好的流延性，从而具有平坦化能力。因此，即使TFT部件如栅极厚度大，本公开的结构也可以有效地消除TFT区域的段差。进而，在随后覆盖平坦层后，可以在像素发光区获得完全平坦的底面，用于印刷有机发光层。
此外，使用光固化有机硅形成第二层间介电层还有利于同时在其中形成通孔，并且可以在刻蚀工艺中充当其下方的第一层间介电层上的遮挡物，从而避免在第一层间介电层的通孔形成过程中使用光刻胶。
因此，总体上，本公开的阵列基板的结构可以在高金属线厚度的情况下，提供平坦的有机发光层印刷底面，同时简化层间介质层中的通孔形成工艺。
图3中的通孔H均是圆柱形的。不过，其也可以是锥形的。锥形孔可以通过后述的半色调掩模或灰度掩模形成。
图3示出的是下方有遮光层32的顶发射型阵列基板。应当理解，衬底中还可以有其他所需膜层。。
本公开的阵列基板可以使用本公开的方法制备。阵列基板的其他部件的制备方式可以使用相关技术中任何合适的方式进行。本公开的方法的特征在于，包括以下步骤，用于形成包括双层层间介质层和其中的通孔阵列基板：
在所述衬底上形成有源层；
在所述有源层上形成所述栅极绝缘层；
在所述栅极绝缘层上形成所述栅极；
沉积覆盖所述衬底、所述有源层和所述栅极的所述第一层间介质层；
在所述第一层间介质层上涂敷一层光固化材料并使其上表面平坦化；
使用掩模对所述光固化材料进行光照，使所述光固化材料的一部分固化，形成所述第二层间介质层；
进行显影以除去未固化的光固化材料，以形成第二层间介质层中的孔；
通过在所述第二层间介质层中的所述孔处刻蚀所述第一层间介质层，形成所述通孔。
以制备图3的结构为例。首先以相关技术中的常规方法形成层31至36。随后，例如采用沉积法形成完整的氧化硅层，来作为第一层间介质层。随后，在氧化硅层上涂敷一层未固化的光固化材料如光固化有机硅。在这一步骤中，使其上表面平坦化。通常，一般涂敷工艺已可以提供足够的平坦性。不过，根据具体情况，也可以在涂敷未固化的光固化有机硅后，实施专门步骤如刮平，使其上表面平坦化。
随后，使用掩模，对光固化材料进行光照。掩模遮挡住通孔H的区域，使得该处的光固化材料不发生光固化，从而在随后的显影步骤中，可以除去未固化的光固化材料并形成孔。为了形成圆锥形孔，可以使用半色调掩模板或灰度掩模板，以形成倾斜的通孔内壁。可以使通孔区域的光固化材料完全不固化，从而在显影后暴露出其下方的第一层间介质层，即形成贯穿光固化材料的孔。不过，也可以通过设置掩模板和控制光照，形成不贯穿光固化材料层的盲孔。这些盲孔可以用于调控随后的刻蚀过程。
接着，对光照后的光固化材料层进行显影以除去未固化的光固化材料，以形成孔。
最后通过刻蚀形成最终的通孔。对于在孔中暴露的第一层间介质层的表面，可以通过湿法刻蚀对第一层间介质层进行刻蚀以形成孔。刻蚀剂可以选用HF溶液或HF与NH4F的混合溶液。这些刻蚀剂应对于光固化材料没有蚀刻能力，从而覆盖有光固化材料的第一层间介质层不会受到刻蚀。因此，无需再使用专门的光刻胶层进行保护，即可形成第一层间介电层中的通孔。对于其中仍存在光固化材料的盲孔，则可以选用干法刻蚀来对其进行加深，并可进而刻蚀第一层间介质层，最终形成通孔。
图4示出了本公开的一个实施方案，用于形成其中包括三种通孔的阵列基板。如图4a所示，最终形成的阵列基板在栅极46、有源层44和遮光层42表面分别具有贯穿第一层间介电层471和第二层间介电层472的通孔H1、H2和H3。
为此，如图4b所示，首先以相关技术中的常规方式形成部件41至46，随后，使用沉积法形成第一层间介质层471，接着在第一层间介质层471上形成未固化的光固化材料层472。
接着，通过设置掩模和调整光照，使得显影和除去未固化的光固化材料后，形成如图4c所示的深度不同的孔。其中，在用于栅极和遮光层通孔的H1和H3区，暴露下方的第一层间介质层471的表面，但在用于有源层通孔的H2区，保留部分光固化有机硅。
接着，采用湿法刻蚀，对第一层间介质层进行刻蚀。刻蚀剂可以选用HF溶液或HF与NH4F的混合溶液。这些刻蚀剂对于光固化材料没有蚀刻能力，从而覆盖有光固化材料的第一层间介质层不会受到刻蚀。因此，刻蚀之后，形成如图4d所示的结构。其中，H1和H3处的第一层间介质层已被完全刻蚀，分别露出其下方的栅极层和缓冲层。在H2处不采用湿法刻蚀第一层间介质层的原因在于有源层对于湿法刻蚀剂不耐受，例如，IGZO可以被HF刻蚀。因此，最终需要使用干法刻蚀形成通孔。
最后，采用干法刻蚀，对H2和H3处剩余的光固化材料、第一层间介质以及缓冲层进行刻蚀，最终可得到图4a的产品。
无论如何，本公开的方法都可以在不使用额外光刻胶的情况下形成通孔。
实施例
按照图4所示的方法，制备阵列基板。
使用玻璃作为衬底层，在其上覆盖遮光层。随后，形成缓冲层。在缓冲层上，以铟镓锡氧化物IGZO为原料沉积有源层，厚度为
Figure BDA0002354925410000131
之后，在有源层上用氧化硅(SiOx)材料形成栅极绝缘层，厚度为
Figure BDA0002354925410000132
之后，在栅极绝缘层上以金属Cu形成栅极，其厚度为
Figure BDA0002354925410000133
采用沉积法沉积氧化硅层，厚度为
Figure BDA0002354925410000134
随后，以旋涂方式涂敷光固化有机硅。光固化有机硅在栅极部分的厚度为
Figure BDA0002354925410000135
并且表面平坦。如图4b所示。
随后，使用掩模板在H1至H3位置对光固化有机硅进行紫外光照射，照射强度为200mJ/cm2，照射时间为60s。照射结束后，用常规显影液进行显影，得到不同深度的孔，如图4c所示。其中，H2部分保留的光固化有机硅的厚度为
Figure BDA0002354925410000136
使用5％浓度的HF溶液进行湿法刻蚀，得到图4d所示的结构。
清洗后，使用SF6进行干法刻蚀。最终获得图4a所示的结构。
本公开的装置和方法可以在高像素密度的情况下仍获得平坦的有机发光层底面，并且避免了平坦化层厚度过大带来的曝光强度不均匀的问题。双层层间介质层还能增加栅极与源/漏极交叠区的层间介质层厚度，改善栅极与源/漏极之间的短路问题。本公开的工艺中可无需使用光刻胶而形成通孔，从而能够简化工艺和降低成本。由于可以作为掩模的第二层间介质层的存在，可以灵活地运用湿法和干法刻蚀形成各种位置的通孔。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (13)

1.一种阵列基板，所述阵列基板包括：
衬底；
在所述衬底上的有源层；
在所述有源层上的栅极绝缘层；
在所述栅极绝缘层上的栅极；
覆盖所述衬底、所述有源层和所述栅极的双层层间介质层；
在所述双层层间介质层上的源/漏极，所述源/漏极与所述栅极在所述衬底上的正投影有交叠区域；
覆盖所述源/漏极和所述双层层间介质层上的钝化层；和
在所述钝化层上的平坦化层；
其中，所述双层层间介质层包括：
与所述衬底、所述有源层和所述栅极接触的第一层间介质层，其中所述第一层间介质层的厚度范围为500至
Figure FDA0003886096130000011
并且所述第一层间介质层的上表面保持所述衬底、所述有源层和所述栅极的上表面的不平坦形并具有段差；和
与所述源/漏极和所述钝化层接触的第二层间介质层，其中所述第二层间介质层是平坦化介质层，所述第二层间介质层消除所述第一层间介质层的上表面的段差，所述第二层间介质层的最大厚度为6000至
Figure FDA0003886096130000012
并且其中存在多个延伸通过所述第一和第二层间介质层的通孔。
2.根据权利要求1所述的阵列基板，其中，
所述第二层间介质层的材料是光固化材料。
3.根据权利要求2所述的阵列基板，其中，
所述光固化材料是光固化有机硅。
4.根据权利要求1所述的阵列基板，其中，
所述第一层间介质层的材料选自氧化硅、氧化铝、氧化锆和以无氢方式沉积的SiNx。
5.根据权利要求1所述的阵列基板，其中，
所述栅极是厚度为3000至
Figure FDA0003886096130000013
的金属线。
6.根据权利要求5所述的阵列基板，其中，
所述栅极是厚度为7000至
Figure FDA0003886096130000021
的金属线。
7.根据权利要求1所述的阵列基板，其中，
一个所述通孔延伸至所述栅极。
8.根据权利要求1所述的阵列基板，其中，
一个所述通孔延伸至所述有源层。
9.根据权利要求1所述的阵列基板，其中，
所述阵列基板包括在所述有源层下方的遮光层，并且一个所述通孔延伸至所述遮光层。
10.根据权利要求1所述的阵列基板，其中，
所述平坦化层表面的段差为0至50nm。
11.一种制备权利要求1所述的阵列基板的方法，所述方法包括以下步骤：
在所述衬底上形成有源层；
在所述有源层上形成所述栅极绝缘层；
在所述栅极绝缘层上形成所述栅极；
沉积覆盖所述衬底、所述有源层和所述栅极的所述第一层间介质层；
在所述第一层间介质层上涂敷一层光固化材料并使其上表面平坦化；
使用掩模对所述光固化材料进行光照，使所述光固化材料的一部分固化，形成所述第二层间介质层；
进行显影以除去未固化的光固化材料，以形成第二层间介质层中的孔；
通过在所述第二层间介质层中的所述孔处刻蚀所述第一层间介质层，形成所述通孔。
12.根据权利要求11所述的方法，其中，
使用半色调掩模板或灰度掩模板，以使所述第二层间介质层中的所述孔是锥形孔。
13.一种显示器件，所述显示器件包括如权利要求1所述的阵列基板。
CN202010008360.1A 2020-01-03 2020-01-03 阵列基板及其制备方法 Active CN111063700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010008360.1A CN111063700B (zh) 2020-01-03 2020-01-03 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010008360.1A CN111063700B (zh) 2020-01-03 2020-01-03 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN111063700A CN111063700A (zh) 2020-04-24
CN111063700B true CN111063700B (zh) 2023-01-24

Family

ID=70306547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010008360.1A Active CN111063700B (zh) 2020-01-03 2020-01-03 阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN111063700B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590896A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN107665906A (zh) * 2016-07-29 2018-02-06 乐金显示有限公司 显示设备及其制造方法
CN108538890A (zh) * 2018-04-20 2018-09-14 深圳市华星光电技术有限公司 一种有机发光显示装置
CN109817647A (zh) * 2019-03-05 2019-05-28 京东方科技集团股份有限公司 一种阵列基板、显示装置以及阵列基板的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106601778B (zh) * 2016-12-29 2019-12-24 深圳市华星光电技术有限公司 Oled背板及其制作方法
CN106876327B (zh) * 2017-02-17 2019-10-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106981478A (zh) * 2017-04-07 2017-07-25 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板
CN109560087B (zh) * 2018-12-14 2020-09-01 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590896A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN107665906A (zh) * 2016-07-29 2018-02-06 乐金显示有限公司 显示设备及其制造方法
CN108538890A (zh) * 2018-04-20 2018-09-14 深圳市华星光电技术有限公司 一种有机发光显示装置
CN109817647A (zh) * 2019-03-05 2019-05-28 京东方科技集团股份有限公司 一种阵列基板、显示装置以及阵列基板的制备方法

Also Published As

Publication number Publication date
CN111063700A (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
JP3828505B2 (ja) ブラックマトリックスを備えた平板表示装置及びその製造方法
CN109728200B (zh) 显示基板、显示基板的制备方法、显示装置
US20210217834A1 (en) Organic el display apparatus and manufacturing method therefor
US8211797B2 (en) Metal wiring layer and method of fabricating the same
US8552643B2 (en) Display apparatus
CN101677058B (zh) 薄膜构造体的制造方法
WO2017113467A1 (zh) 一种coa基板及其制作方法
US20140084292A1 (en) Connection to First Metal Layer in Thin Film Transistor Process
US10459271B2 (en) Display substate, mother substrate for making the same, and fabricating method thereof
JPH0722507A (ja) 積層配線基板及びその製造方法
KR100846006B1 (ko) 액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치
CN111886700A (zh) 有机el显示装置及其制造方法
JP3841198B2 (ja) アクティブマトリクス基板及びその製造方法
CN111937160A (zh) 有机el显示装置及其制造方法
CN111063700B (zh) 阵列基板及其制备方法
KR20140086494A (ko) 박막 트랜지스터 및 그의 제조방법
JP2010212308A (ja) 配線構造、及びそれを備えた液晶表示装置、並びに配線製造方法
US7473631B2 (en) Method of forming contact holes in a semiconductor device having first and second metal layers
CN110085625B (zh) 顶发射型显示器件及其制作方法
CN107078027B (zh) 将用于电子装置的层堆叠图案化
CN112002737A (zh) 显示面板及显示面板的制备方法
KR100798275B1 (ko) 반도체 소자의 가드링 및 그 형성방법
JP2009115992A (ja) 平坦化構造の製造方法、及び表示装置の製造方法
CN111989985A (zh) 有机el装置及其制造方法
JP5296980B2 (ja) 画像表示装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant