CN111052374A - 多级分布式钳位器 - Google Patents

多级分布式钳位器 Download PDF

Info

Publication number
CN111052374A
CN111052374A CN201780094418.5A CN201780094418A CN111052374A CN 111052374 A CN111052374 A CN 111052374A CN 201780094418 A CN201780094418 A CN 201780094418A CN 111052374 A CN111052374 A CN 111052374A
Authority
CN
China
Prior art keywords
contacts
coupled
die
voltage
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780094418.5A
Other languages
English (en)
Inventor
B·崔
K·拉达克里希南
W·兰贝特
M·希尔
K·巴拉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111052374A publication Critical patent/CN111052374A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

提供了一种设备，其包括：第一管芯表面上的第一组一个或多个接触部，该第一组一个或多个接触部与集成电路管芯的接触部耦合；与第一组一个或多个接触部耦合的一个或多个多级电压钳位器，该一个或多个多级电压钳位器能在两个或更多个电压之间切换；与一个或多个多级电压钳位器耦合的一个或多个集成稳压器，该一个或多个集成稳压器提供输出电压；与一个或多个集成稳压器耦合的一个或多个穿硅过孔(TSV)；以及与第一管芯表面相对的第二管芯表面上的第二组一个或多个接触部，该第二组一个或多个接触部与一个或多个TSV耦合，并且该第二组一个或多个接触部与封装衬底的接触部耦合。还公开和要求了其他实施例。

Description

多级分布式钳位器
背景技术
在半导体器件中，可能会间歇地以突发的形式需要功率，以满足计算需求。在半导体器件附近的系统板上具有功率传送部件可能导致通过其提供功率的电流路径较长。长电流路径的一些问题可能包括在需要突发功率时增大的阻抗和电压下降。解决这些问题的一些尝试已经包括将稳压部件集成在集成电路管芯上。
图1示出了根据一些实施例的单片功率传送解决方案的透视图。如图所示，管芯100包括内核区域102、集成稳压器104、钳位器106、高功率需求区域108和电流路径110。集成稳压器104可以将通过穿硅过孔(未示出)提供的输入电压调节到(例如)内核区域102中的集成电路需要的输出电压。钳位器106可以包括稳定和/或补充输出电压的电路，作为例如沿电流路径110向高需求区域108传输功率之前的最后传送机构。在钳位器106沿管芯100外围布置的情况下，尤其是对于在管芯100中心附近的需求区域而言，电流路径110可能较长。
附图说明
从下文给出的具体实施方式和从本公开各实施例的附图，可以更完整地理解本公开的实施例，然而，不应将其视为将本公开限制到特定实施例，而应仅视为用于解释和理解。
图1示出了根据一些实施例的单片功率传送解决方案的透视图；
图2示出了根据一些实施例的堆叠管芯功率传送解决方案的透视图；
图3示出了根据一些实施例的堆叠管芯功率传送解决方案的截面图；
图4示出了根据一些实施例的管芯上的多级钳位器分布的平面图；
图5示出了根据一些实施例的包括多级分布式钳位器的电路图；
图6示出了根据一些实施例的具有内核的多级分布式钳位器接口的示意图；
图7A和图7B示出了根据一些实施例的多级分布式钳位器的示意图；
图8示出了根据一些实施例的示例性电压下降的曲线图；
图9示出了根据一些实施例的包括多级分布式钳位器的示例性系统的截面图；
图10示出了根据一些实施例的形成包括多级分布式钳位器的系统的方法的流程图；以及
图11示出了根据一些实施例的包括多级分布式钳位器的智能装置或计算机系统或SoC(片上系统)。
具体实施方式
一般性地呈现了多级分布式钳位器。就此而言，本公开的实施例实现了具有更低寄生值的更短的电流回路。可以将多级钳位器直接定位在内核负载下方的相邻管芯中，以选择性地将功率传送聚集到高需求区域。本领域的技术人员将认识到，这种方式能够以更小的压降实现更快的功率响应。
在以下描述中，论述了众多细节以提供对本公开的实施例的更透彻的解释。然而，对于本领域的技术人员显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，公知的结构和器件以框图形式示出而非详细示出，以避免使本公开的实施例难以理解。
需注意，在实施例的对应附图中，信号是用线来表示的。一些线可能更粗，以指示更多成分的信号路径，和/或一些线在一个或多个末端具有箭头，以指示主要信息流动方向。这样的指示并非意在进行限制。相反，这些线用于与一个或多个示例性实施例相结合以有助于更容易理解电路或逻辑单元。如设计需要或偏好所指定的，任何所表示的信号都可以实际包括可以沿任一方向行进并可以以任何适当类型的信号方案实施的一个或多个信号。
在整个本说明书中，以及在权利要求中，术语“连接”表示直接连接，例如被连接的物体之间的电、机械或磁性连接，而没有任何居间器件。术语“耦合”表示直接或间接连接，例如被连接的物体之间的直接的电、机械或磁性连接，或通过一个或多个无源或有源居间器件的间接连接。术语“电路”或“模块”可以指被布置成彼此协作以提供期望的功能的一个或多个无源和/或有源部件。术语“信号”可以指至少一个电流信号、电压信号、磁性信号或数据/时钟信号。“一”和“所述”的含义包括复数指称。“在……中”的含义包括“在……中”和“在……上”。
除非另行指定，使用次序形容词“第一”、“第二”、“第三”等描述常见对象，仅仅指示正在被指称的相似对象的不同实例，并非意在暗示这样描述的对象必须要在时间上、空间上、排序上或以任何其他方式处于给定的序列中。
出于本公开的目的，短语“A和/或B”和“A或B”表示(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。说明书和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“上方”、“下方”等(如果有的话)用于描述性目的，并且未必用于描述永久的相对位置。
图2示出了根据一些实施例的堆叠管芯功率传送解决方案的透视图。如图所示，管芯叠堆体200包括内核管芯202、功率管芯204、松散分布式钳位器206、紧密分布式钳位器208、高需求区域210和电流回路212。尽管为了例示的目的内核管芯202和功率管芯204被示出为分隔开，但在一些实施例中，内核管芯202和功率管芯204会例如通过微凸块而密切耦合。在一些实施例中，内核管芯202可以包括一个或多个处理器、控制器或具有特定功率要求的其他集成电路。高需求区域210可以表示可以具有比管芯202的其他部分更高的功率需要的晶体管或器件的集合。
除钳位器206和208之外，功率管芯204还可以包括集成稳压器和其他部件。钳位器206和208可以包括在下文中更详细示出的多级钳位器。在一些实施例中，可以设计并放置紧密分布式钳位器208以向管芯202的高需求区域210提供功率，同时可以设计并放置松散分布式钳位器206以向管芯202的其他部分提供功率。
例如，当内核管芯202和功率管芯204耦合时，电流回路212可以具有与例如电流回路110相比明显更短的长度。
图3示出了根据一些实施例的堆叠管芯功率传送解决方案的截面图。如图所示，管芯叠堆体300包括功率管芯302、内核管芯304、功率电路306、穿硅过孔(TSV)308、凸块310、电感器312、有源层314、电容器层316、微凸块318、电容器层320和有源层322。在一些实施例中，管芯叠堆体300可以包括参考本文示出的其他附图示出的特征，例如管芯叠堆体200。功率管芯302的功率电路306可以包括多级钳位器和/或本领域中已知的和/或参考本文示出的其他附图更详细描述的稳压部件。可以通过TSV 308向功率电路306提供功率和地，功率和地可以通过凸块310进入功率管芯302。在一些实施例中，凸块310可以代表例如用于将功率管芯302与封装衬底或印刷电路板耦合的受控塌缩芯片连接(C4)凸块。
除了功率输入和地输入之外，在一些实施例中，通过TSV 308和凸块310向/从功率电路306提供电压输出和电桥电压。在一些实施例中，可以包括电感器312(在功率管芯302内、封装衬底中或别处)作为反馈回路的一部分。功率管芯302可以包括在功率电路306内或在有源层314中与功率电路306分开的集成电路部件，而在其他实施例中，可以在各种其他层中包括部件。功率电路306可以通过电容器层316传递功率和地，电容器层316可以包括金属绝缘体金属(MIM)或其他电容器(或二极管)，以减轻电压尖峰。
微凸块318可以布置在功率和地对中并被放置为使功率管芯302和内核管芯304之间的电流回路长度最小化。在一些实施例中，内核管芯304还可以包括电容器层320以缓冲电压和/或针对电压尖峰进行保护。在一些实施例中，内核管芯304可以包括一个或多个有源层322，有源层322可以包括晶体管或在活动状态时汲取功率的其他集成电路。
图4示出了根据一些实施例的管芯上的多级钳位器分布的平面图。如图所示，管芯400包括半导体材料402、多级钳位器404以及钳位器间距406、408和410。在一些实施例中，钳位器404可以被定位于靠近管芯400的表面的平面上，以与内核管芯耦合。在一些实施例中，半导体材料402可以是硅或用于集成钳位器404的任何其他适当的半导体材料。基于相关联的内核管芯的功率需要，钳位器404可以是同质或异质的。在一些实施例中，钳位器404可以更紧密地分布在被设计成与内核管芯的高功率需求区域耦合的区域中。尽管被示出为具有三种不同的钳位器间距406、408和410，但管芯400可以具有任何数量的不同的钳位器间距。
图5示出了根据一些实施例的包括多级分布式钳位器的电路图。如图所示，功率传送电路500包括封装502、功率管芯504、内核管芯506、高压输入508、低压输入510、地512、凸块514、TSV 516、多级钳位器518、稳压器520、微凸块522、低压输出524和内核526。例如，封装502可以代表封装衬底或系统板，并且在一些实施例中，可以包括功率传送部件以提供高压输入508(其可以为几伏)、低压输入510(其可以是约一伏)以及地512(或其他参考信号)。封装502可以通过凸块514(可以是C4凸块)与功率管芯504接口连接。在一些实施例中，TSV516将低压输入510和地512路由到多级钳位器518和稳压器520，并将高压输入508路由到多级钳位器518。在其他实施例中，可以提供不同的输入或者可以以不同的方式组合或实施钳位器518和稳压器520。
在一些实施例中，稳压器520可以是完全集成稳压器(FIVR)，而在其他实施例中，稳压器520可以与多级钳位器518部分集成或共同集成。如下文中更详细所示，稳压器520可以生成通过微凸块522被传输到内核管芯506(和内核526)的低压输出524(小于约一伏)。在一些实施例中，在有必要防止电压下降时，例如在功率需求尖峰时，多级钳位器518能够向内核526提供比稳压器520更高的电压。
图6示出了根据一些实施例的具有内核的多级分布式钳位器接口的示意图。如图所示，接口600包括功率管芯602、内核管芯604、输入电压606、地608、多级钳位器610、MIM612、微凸块614、MIM 618和内核620。在一些实施例中，在每个多级钳位器610和被服务内核620之间存在一一对应，而在其他实施例中，可以是二对一、一对二或任何其他对应比例。可以由功率管芯602的多级钳位器610通过一对微凸块614向内核管芯604的内核620选择性提供输入电压606和地608。MIM 612和618可以被分别包括在功率管芯602和内核管芯604中。
图7A和图7B示出了根据一些实施例的多级分布式钳位器的示意图。如图7A所示，电路700包括多级钳位器702、稳压器704、开关706、MIM 708、高压输入710、地712、中间电压714和电压输出716。多级钳位器702和稳压器704可以包括任何数量的有源和/或无源部件，例如二极管、晶体管、电阻器、电容器等，以能够使用任何已知的电路和技术来调节和传输功率。如图所示，多级钳位器702和稳压器704是有区别的，然而在一些实施例中，多级钳位器702和稳压器704可以是共同集成的。尽管示出了一个多级钳位器702和一个稳压器704，但在一些实施例中，很多独立的分布式多级钳位器702与每个稳压器704耦合。
在一些实施例中，稳压器704接收高压输入710和地712作为输入，并生成电压输出716和中间电压714的输出。在一些实施例中，高压输入710可以是几伏左右，而电压输出716可以小于一伏。在一些实施例中，中间电压714由稳压器714生成并被提供到多级钳位器702。
在一些实施例中，多级钳位器702可以接收高压输入710和地712作为输入，并且可以选择性地与电压输出716耦合。在一些实施例中，开关706可以例如在功率需求尖峰时对电压输出716的下降做出响应，以将高压输入710或中间电压714与电压输出716耦合。
图7B示出了替代的多级分布式钳位器实施例。如电路750中所示，多级钳位器702可以在内部产生中间电压714，其可以被开关706选择性地输出。
图8示出了根据一些实施例的示例性电压下降的曲线图。如图所示，曲线图800包括改进的电压输出802、未改进的电压输出804和功率需求量806。在一些实施例中，如上所述，分布式多级钳位器能够通过切换较高电压到活动内核(改进的电压输出802)，从而减轻电压下降来对功率需求806中的尖峰作出响应。未改进的电压输出804可以代表对功率需求中的尖峰的常规响应，其中更长的电流回路较不可能防止发生下降。
图9示出了根据一些实施例的包括多级分布式钳位器的示例性系统的截面图。如图所示，系统900包括内核管芯902、功率管芯904、封装衬底906、封装部件908、系统板910和系统部件912。在一些实施例中，多个内核管芯902可以与功率管芯904耦合，功率管芯904可以包括如上所述的分布式多级钳位器。功率管芯904可以与封装衬底906耦合，封装衬底可以是印刷电路板或其他衬底。封装部件908还可以与封装衬底906耦合并且可以包括功率传送或非功率传送部件。封装衬底906可以通过焊料或插座与(例如)系统板910耦合，系统板910可以是多层玻璃纤维主板。系统板910可以容纳额外的系统部件，例如系统部件912，其可以是存储器、控制器或其他系统部件。
图10示出了根据一些实施例的形成包括多级分布式钳位器的系统的方法的流程图。尽管按照特定次序示出了参考图10的流程图中的框，但动作的次序是可以修改的。因此，可以按不同次序执行例示的实施例，并且可以并行地执行一些动作/框。根据某些实施例，图10中列出的一些框和/或操作是任选的。所呈现的框的编号是为了清楚的目的，并非意在规定各个框中必须发生的操作的次序。此外，可以通过多种组合利用来自各种流程的操作。
方法1000开始于形成(1002)用于钳位器和稳压器的有源部件。在一些实施例中，半导体衬底可以具有晶体管、二极管和作为功率传送解决方案的一部分形成的其他部件(例如功率电路306中的那些部件)。接下来，形成(1004)互连以耦合部件。在一些实施例中，在稳压器704和多级钳位器702之间路由用于输入电压(例如710)和输出电压(例如716)的互连。
然后，可以形成(1006)穿硅过孔(TSV)。在一些实施例中，由多级钳位器518和稳压器520共享TSV 516以接收输入电压。接下来，可以在电压输出处形成(1008)电容器。在一些实施例中，在电压输出716处可以包括MIM 708。
该方法继续至在表面上形成(1010)凸块。在一些实施例中，在功率管芯的封装侧上形成C4凸块(310)，在功率管芯的内核管芯侧上形成微凸块(318)。接下来，可以将诸如304的内核管芯可以与诸如302的功率管芯耦合(1012)。在一些实施例中，多个内核管芯902可以与功率管芯904耦合。
最后，可以将(功率/内核)管芯叠堆体与封装衬底耦合(1014)。在一些实施例中，封装衬底906还可以包括其他封装部件(908)并且还可以与系统板(910)耦合。
图11示出了根据一些实施例的包括多级分布式钳位器的智能装置或计算机系统或SoC(片上系统)1100。在一些实施例中，计算装置1100代表移动计算装置，例如计算平板、移动电话或智能电话、无线功能电子阅读器或其他无线移动装置。应当理解，在计算装置1100中一般性地示出了特定的部件，并非示出了这样的装置的所有部件。在一些实施例中，计算装置1100的一个或多个部件(例如处理器1110和/或存储器子系统1160)包括具有如上所述的多级分布式钳位器的堆叠管芯封装。
出于实施例的目的，本文描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物，其中MOS晶体管包括漏极、源极、栅极和体端子。晶体管和/或MOS晶体管衍生物还包括三栅极和FinFET晶体管、隧穿FET(TFET)、方线(square wire)或矩形带晶体管、铁电FET(FeFET)或实施晶体管功能的其他器件，如碳纳米管或电子自旋器件。MOSFET的对称的源极和漏极端子(即)是相同的端子并且在本文中可互换使用。另一方面，TFET器件具有不对称的源极和漏极端子。本领域的技术人员将认识到，在不脱离本公开的范围的情况下可以使用其他晶体管，例如，双极结型晶体管—BJT PNP/NPN、BiCMOS、CMOS等。
在一些实施例中，计算装置1100包括第一处理器1110。本公开的各实施例还可以包括1170内的网络接口(例如无线接口)，从而可以将系统实施例结合到无线装置(例如，蜂窝电话或个人数字助理)中。
在一个实施例中，处理器1110可以包括一个或多个物理器件，例如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理模块。处理器1110执行的处理操作包括执行操作平台或操作系统，应用程序和/或器件功能在操作平台或操作系统上执行。处理操作包括涉及与人类用户或与其他装置的I/O(输入/输出)的操作、涉及功率管理的操作和/或涉及将计算装置1100连接到另一装置的操作。处理操作还可以包括涉及音频I/O和/或显示I/O的操作。
在一个实施例中，计算装置1100包括音频子系统1120，其代表与向计算装置提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动程序、编解码器)。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。用于这样的功能的装置可以集成到计算装置1100中或连接到计算装置1100。在一个实施例中，用户通过提供由处理器1100接收和处理的音频命令而与计算装置1100交互。
显示子系统1130代表提供视觉和/或触觉显示以供用户与计算装置1100交互的硬件(例如，显示装置)和软件(例如，驱动程序)部件。显示子系统1130包括显示接口1132，其包括用于向用户提供显示的特定屏幕或硬件装置。在一个实施例中，显示接口1132包括与处理器1100分开的用于执行涉及显示的至少一些处理的逻辑。在一个实施例中，显示子系统1130包括向用户提供输出和输入的触摸屏(或触控板)装置。
I/O控制器1140代表涉及与用户的交互的硬件装置和软件部件。I/O控制器1140可操作以管理作为音频子系统1120和/或显示子系统1130的一部分的硬件。此外，I/O控制器1140例示了用于连接到计算装置1100的额外装置的连接点，通过计算装置1100用户可以与该系统交互。例如，可以附接到计算装置1100的装置可以包括麦克风装置、扬声器或立体声系统、视频系统或其他显示装置、键盘或按键装置，或用于特定应用的其他I/O装置，例如读卡器或其他装置。
如上所述，I/O控制器1140可以与音频子系统1120和/或显示子系统1130交互。例如，通过麦克风或其他音频装置的输入可以为计算装置1100的一个或多个应用程序或功能提供输入或命令。此外，可以提供音频输出作为显示输出的替代或补充。在另一个示例中，如果显示子系统1130包括触摸屏，显示装置也充当输入装置，其可以至少部分地由I/O控制器1140管理。计算装置1100上还可以有额外的按钮或开关以提供由I/O控制器1140管理的I/O功能。
在一个实施例中，I/O控制器1140管理诸如可以被包括在计算装置1100中的加速度计、相机、光传感器或其他环境传感器或其他硬件的装置。输入可以是直接的用户交互的部分，也可以向系统提供环境输入以影响系统的操作(例如，过滤噪声、针对亮度检测而调节显示器、为相机应用闪光灯或其他特征)。
在一个实施例中，计算装置1100包括功率管理器1150，其管理电池功率使用、电池的充电和涉及省电操作的特征。存储器子系统1160包括用于在计算装置1100中存储信息的存储器装置。存储器可以包括非易失性(如果中断存储器装置的功率，状态不会改变)和/或易失性(如果中断存储器装置的功率，状态是不确定的)存储器装置。存储器子系统1160可以存储应用数据、用户数据、音乐、照片、文档、或其他数据，以及涉及执行计算装置1100的应用程序和功能的系统数据(长期的或暂时的)。
各实施例的元件还被提供为用于存储计算机可执行指令的机器可读介质(例如，存储器1160)。机器可读介质(例如，存储器1160)可以包括但不限于闪存存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或适于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)被下载，其可以从远程计算机(例如，服务器)经由通信链路(例如，调制解调器或网络连接)以数据信号的方式传输到请求计算机(例如，客户端)。
连接1170包括硬件装置(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动程序、协议栈)，以使得计算装置1100能够与外部装置通信。计算装置1100可以是独立的装置，例如其他计算装置、无线接入点或基站，以及诸如头戴式耳机、打印机的外围设备或其他装置。
连接1170可以包括多种不同类型的连接。为了进行一般化，计算装置1100被图示为具有蜂窝连接1172和无线连接1174。蜂窝连接1172一般是指由无线运行商提供的蜂窝网络连接，例如是经由GSM(全球移动通信系统)或变体或衍生物、CDMA(码分多址)或变体或衍生物、TDM(时分复用)或变体或衍生物或其他蜂窝服务标准提供的。无线连接(或无线接口)1174是指非蜂窝的无线连接，并可以包括个人区域网(例如，蓝牙、近场等)、局域网(例如Wi-Fi)和/或广域网(例如，WiMax)或其他无线通信。
外围连接1180包括硬件接口和连接器、以及软件部件(例如，驱动程序、协议栈)以形成外围连接。应当理解，计算装置1100既可以是通往其他计算装置的外围装置(“到”1182)，也可以具有连接到其上的外围装置(“从”1184)。计算装置1100通常具有“对接”连接器，以连接到其他计算装置，用于诸如管理(例如，下载和/或上载、改变、同步)计算装置1100上的内容的目的。此外，对接连接器可以允许计算装置1100连接到允许计算装置1100控制输出到例如音视频或其他系统的内容的特定外围设备。
除了专有的对接连接器或其他专有连接硬件之外，计算装置1100可以经由通用或基于标准的连接器形成外围连接1180。通用类型可以包括通用串行总线(USB)连接器(其可以包括若干不同的硬件接口中的任何一种)、包括迷你显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线或其他类型。
在本说明书中提到“实施例”、“一个实施例”、“一些实施例”或“其他实施例”表示在至少一些实施例、但未必在所有实施例中包括结合该实施例描述的特定特征、结构或特性。各处出现“实施例”、“一个实施例”或“一些实施例”未必全部是指相同的实施例。如果说明书声明“可以”、“可能”或“会”包括部件、特征、结构或特性，其并非要求包括该特定部件、特征、结构或特性。如果说明书或权利要求提到“一”元件，并非表示仅有一个元件。如果说明书或权利要求提到“额外”元件，其并不排除有超过一个额外元件。
此外，特定特征、结构、功能或特性可以以任何适当的方式结合在一个或多个实施例中。例如，只要与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不是相互排斥的，就可以将两个实施例组合。
尽管已经结合其具体实施例描述了本公开，鉴于前面的描述，这样的实施例的很多替代、修改和变化对于本领域的普通技术人员将是显而易见的。本公开的实施例意在涵盖落在所附权利要求的宽泛范围内的所有这样的替代、修改和变化。
此外，在给出的附图中为了例示和论述简单，可以示出或可以不示出通往集成电路(IC)芯片和其他部件的公知的功率/地连接，以免使本公开难以理解。此外，可以以框图的形式示出布置，以免使本公开难以理解，并且还考虑如下事实：相对于这样的框图布置的实施方式的具体细节高度取决于要实施本公开的平台(即，这样的具体细节应当在本领域技术人员的能力范围内)。在阐述具体细节(例如，电路)以便描述本公开的示例性实施例的情况下，对于本领域的技术人员应当显而易见的是，可以在没有这些具体细节的情况下或在这些具体细节的变化的情况下实践本公开。因此要将描述视为示例性的而非限制性的。
以下示例涉及其他实施例。可以在一个或多个实施例中任何地方使用示例中的具体细节。也可以相对于方法或过程实施本文描述的设备的所有任选特征。
在一个示例中，提供了一种设备，包括：第一管芯表面上的第一组一个或多个接触部，该第一组一个或多个接触部与集成电路管芯的接触部耦合；与第一组一个或多个接触部耦合的一个或多个多级电压钳位器，该一个或多个多级电压钳位器能在两个或更多个电压之间切换；与一个或多个多级电压钳位器耦合的一个或多个集成稳压器，该一个或多个集成稳压器提供输出电压；与一个或多个集成稳压器耦合的一个或多个穿硅过孔(TSV)；以及与第一管芯表面相对的第二管芯表面上的第二组一个或多个接触部，该第二组一个或多个接触部与一个或多个TSV耦合，并且该第二组一个或多个接触部与封装衬底的接触部耦合。
在一些实施例中，第一组一个或多个接触部包括接触部对，该接触部对包括功率接触部和地接触部。在一些实施例中，第一组一个或多个接触部包括微凸块。在一些实施例中，第二组一个或多个接触部包括受控塌缩芯片连接(C4)凸块。一些实施例还包括耦合功率接触部与地接触部的电容器。一些实施例还包括具有不同密度的两个或更多分组的多级电压钳位器。在一些实施例中，一个或多个多级电压钳位器包括来自一个或多个集成稳压器的可切换电压。在一些实施例中，一个或多个多级电压钳位器包括内部调节的可切换电压。
在另一个示例中，提供了一种集成电路器件封装，其包括：与管芯叠堆体耦合的封装衬底，其中该管芯叠堆体包括：第一管芯；以及与第一管芯耦合的第二管芯，其中该第二管芯包括：第一表面上的第一组一个或多个接触部，该第一组一个或多个接触部与第一管芯的接触部耦合；与第一组一个或多个接触部耦合的一个或多个多级电压钳位器，该一个或多个多级电压钳位器能在两个或更多个电压之间切换；与一个或多个多级电压钳位器耦合的一个或多个集成稳压器，该一个或多个集成稳压器提供输出电压；与一个或多个集成稳压器耦合的一个或多个穿硅过孔(TSV)；以及与第一表面相对的第二表面上的第二组一个或多个接触部，该第二组一个或多个接触部与一个或多个TSV耦合，并且该第二组一个或多个接触部与封装衬底的接触部耦合。
在一些实施例中，第一组一个或多个接触部包括接触部对，该接触部对包括功率接触部和地接触部。在一些实施例中，第一组一个或多个接触部包括微凸块。在一些实施例中，第二组一个或多个接触部包括受控塌缩芯片连接(C4)凸块。一些实施例还包括耦合功率接触部与地接触部的电容器。一些实施例还包括具有不同密度的两个或更多分组的多级电压钳位器。在一些实施例中，一个或多个多级电压钳位器包括来自一个或多个集成稳压器的可切换电压。在一些实施例中，一个或多个多级电压钳位器包括内部调节的可切换电压。
在另一个示例中，提供了一种系统，包括：印刷电路板；与印刷电路板耦合的一个或多个存储器部件；以及与印刷电路板耦合的集成电路器件封装，其中该集成电路器件封装包括：与管芯叠堆体耦合的封装衬底，其中该管芯叠堆体包括：第一管芯；以及与第一管芯耦合的第二管芯，其中第二管芯包括：第一表面上的第一组一个或多个接触部，该第一组一个或多个接触部与第一管芯的接触部耦合；与第一组一个或多个接触部耦合的一个或多个多级电压钳位器，该一个或多个多级电压钳位器能在两个或更多个电压之间切换；与一个或多个多级电压钳位器耦合的一个或多个集成稳压器，该一个或多个集成稳压器提供输出电压；与一个或多个集成稳压器耦合的一个或多个穿硅过孔(TSV)；以及与第一表面相对的第二表面上的第二组一个或多个接触部，该第二组一个或多个接触部与一个或多个TSV耦合，并且该第二组一个或多个接触部与封装衬底的接触部耦合。
在一些实施例中，第一组一个或多个接触部包括接触部对，该接触部对包括功率接触部和地接触部。在一些实施例中，第一组一个或多个接触部包括微凸块。在一些实施例中，第二组一个或多个接触部包括受控塌缩芯片连接(C4)凸块。一些实施例还包括耦合功率接触部与地接触部的电容器。一些实施例还包括具有不同密度的两个或更多分组的多级电压钳位器。在一些实施例中，一个或多个多级电压钳位器包括来自一个或多个集成稳压器的可切换电压。在一些实施例中，一个或多个多级电压钳位器包括内部调节的可切换电压。在一些实施例中，一个或多个多级电压钳位器与一个或多个TSV耦合以接收输入电压。
在另一个示例中，提供了一种方法，包括：在第一管芯表面上形成第一组一个或多个接触部，该第一组一个或多个接触部与集成电路管芯的接触部耦合；形成与第一组一个或多个接触部耦合的一个或多个多级电压钳位器，该一个或多个多级电压钳位器能在两个或更多个电压之间切换；形成与一个或多个多级电压钳位器耦合的一个或多个集成稳压器，该一个或多个集成稳压器提供输出电压；形成与一个或多个集成稳压器耦合的一个或多个穿硅过孔(TSV)；以及在与第一管芯表面相对的第二管芯表面上形成第二组一个或多个接触部，该第二组一个或多个接触部与一个或多个TSV耦合，并且该第二组一个或多个接触部与封装衬底的接触部耦合。
在一些实施例中，形成第一组一个或多个接触部包括形成接触部对，该接触部对包括功率接触部和地接触部。在一些实施例中，形成第一组一个或多个接触部包括形成微凸块。在一些实施例中，形成第二组一个或多个接触部包括形成受控塌缩芯片连接(C4)凸块。一些实施例还包括形成耦合功率接触部与地接触部的电容器。一些实施例还包括形成具有不同密度的两个或更多分组的多级电压钳位器。在一些实施例中，一个或多个多级电压钳位器包括来自一个或多个集成稳压器的可切换电压。在一些实施例中，一个或多个多级电压钳位器包括内部调节的可切换电压。
提供了将允许读者确定技术公开的性质和实质的说明书摘要。在理解摘要将不会用于限制权利要求的范围或含义的情况下提交摘要。在此将以下权利要求并入具体实施方式中，其中每个权利要求自身代表独立的实施例。

Claims (25)

1.一种设备，包括：
第一组一个或多个接触部，其在第一管芯表面上，所述第一组一个或多个接触部与集成电路管芯的接触部耦合；
一个或多个多级电压钳位器，其与所述第一组一个或多个接触部耦合，所述一个或多个多级电压钳位器能在两个或更多个电压之间切换；
一个或多个集成稳压器，其与所述一个或多个多级电压钳位器耦合，所述一个或多个集成稳压器提供输出电压；
一个或多个穿硅过孔(TSV)，其与所述一个或多个集成稳压器耦合；以及
第二组一个或多个接触部，其在与所述第一管芯表面相对的第二管芯表面上，所述第二组一个或多个接触部与所述一个或多个TSV耦合，并且所述第二组一个或多个接触部与封装衬底的接触部耦合。
2.根据权利要求1所述的设备，其中，所述第一组一个或多个接触部包括接触部对，所述接触部对包括功率接触部和地接触部。
3.根据权利要求2所述的设备，其中，所述第一组一个或多个接触部包括微凸块。
4.根据权利要求2所述的设备，其中，所述第二组一个或多个接触部包括受控塌缩芯片连接(C4)凸块。
5.根据权利要求2所述的设备，还包括耦合所述功率接触部与所述地接触部的电容器。
6.根据权利要求1到4中任一项所述的设备，还包括具有不同密度的两个或更多分组的多级电压钳位器。
7.根据权利要求1到4中任一项所述的设备，其中，所述一个或多个多级电压钳位器包括来自所述一个或多个集成稳压器的可切换电压。
8.根据权利要求1到4中任一项所述的设备，其中，所述一个或多个多级电压钳位器包括内部调节的可切换电压。
9.一种集成电路器件封装，包括：
与管芯叠堆体耦合的封装衬底，其中，所述管芯叠堆体包括：
第一管芯；以及
与所述第一管芯耦合的第二管芯，其中，所述第二管芯包括：
第一组一个或多个接触部，其在第一表面上，所述第一组一个或多个接触部与所述第一管芯的接触部耦合；
一个或多个多级电压钳位器，其与所述第一组一个或多个接触部耦合，所述一个或多个多级电压钳位器能在两个或更多个电压之间切换；
一个或多个集成稳压器，其与所述一个或多个多级电压钳位器耦合，所述一个或多个集成稳压器提供输出电压；
一个或多个穿硅过孔(TSV)，其与所述一个或多个集成稳压器耦合；以及
第二组一个或多个接触部，其在与所述第一表面相对的第二表面上，所述第二组一个或多个接触部与所述一个或多个TSV耦合，并且所述第二组一个或多个接触部与所述封装衬底的接触部耦合。
10.根据权利要求9所述的集成电路器件封装，其中，所述第一组一个或多个接触部包括接触部对，所述接触部对包括功率接触部和地接触部。
11.根据权利要求10所述的集成电路器件封装，其中，所述第一组一个或多个接触部包括微凸块。
12.根据权利要求10所述的集成电路器件封装，其中，所述第二组一个或多个接触部包括受控塌缩芯片连接(C4)凸块。
13.根据权利要求9到12中任一项所述的集成电路器件封装，还包括耦合所述功率接触部与所述地接触部的电容器。
14.根据权利要求9到12中任一项所述的集成电路器件封装，还包括具有不同密度的两个或更多分组的多级电压钳位器。
15.根据权利要求9到12中任一项所述的集成电路器件封装，其中，所述一个或多个多级电压钳位器包括来自所述一个或多个集成稳压器的可切换电压。
16.根据权利要求9到12中任一项所述的集成电路器件封装，其中，所述一个或多个多级电压钳位器包括内部调节的可切换电压。
17.一种系统，包括：
印刷电路板；
一个或多个存储器部件，其与所述印刷电路板耦合；以及
集成电路器件封装，其与所述印刷电路板耦合，其中，所述集成电路器件封装包括：
与管芯叠堆体耦合的封装衬底，其中，所述管芯叠堆体包括：
第一管芯；以及
第二管芯，其与所述第一管芯耦合，其中，所述第二管芯包括：
第一组一个或多个接触部，其在第一表面上，所述第一组一个或多个接触部与所述第一管芯的接触部耦合；
一个或多个多级电压钳位器，其与所述第一组一个或多个接触部耦合，所述一个或多个多级电压钳位器能在两个或更多个电压之间切换；
一个或多个集成稳压器，其与所述一个或多个多级电压钳位器耦合，所述一个或多个集成稳压器提供输出电压；
一个或多个穿硅过孔(TSV)，其与所述一个或多个集成稳压器耦合；以及
第二组一个或多个接触部，其在与所述第一表面相对的第二表面上，所述第二组一个或多个接触部与所述一个或多个TSV耦合，并且所述第二组一个或多个接触部与所述封装衬底的接触部耦合。
18.根据权利要求17所述的系统，其中，所述第一组一个或多个接触部包括接触部对，所述接触部对包括功率接触部和地接触部。
19.根据权利要求18所述的系统，其中，所述第一组一个或多个接触部包括微凸块。
20.根据权利要求18所述的系统，其中，所述第二组一个或多个接触部包括受控塌缩芯片连接(C4)凸块。
21.根据权利要求17到20中任一项所述的系统，还包括耦合所述功率接触部与所述地接触部的电容器。
22.根据权利要求17到20中任一项所述的系统，还包括具有不同密度的两个或更多分组的多级电压钳位器。
23.根据权利要求17到20中任一项所述的系统，其中，所述一个或多个多级电压钳位器包括来自所述一个或多个集成稳压器的可切换电压。
24.根据权利要求17到20中任一项所述的系统，其中，所述一个或多个多级电压钳位器包括内部调节的可切换电压。
25.根据权利要求17到20中任一项所述的系统，其中，所述一个或多个多级电压钳位器与所述一个或多个TSV耦合以接收输入电压。
CN201780094418.5A 2017-09-29 2017-09-29 多级分布式钳位器 Pending CN111052374A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/054634 WO2019066976A1 (en) 2017-09-29 2017-09-29 MULTINIVE DISTRIBUTED CLAMPS

Publications (1)

Publication Number Publication Date
CN111052374A true CN111052374A (zh) 2020-04-21

Family

ID=65903405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094418.5A Pending CN111052374A (zh) 2017-09-29 2017-09-29 多级分布式钳位器

Country Status (4)

Country Link
US (1) US11380652B2 (zh)
EP (1) EP3688802A4 (zh)
CN (1) CN111052374A (zh)
WO (1) WO2019066976A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710720B2 (en) * 2018-06-28 2023-07-25 Intel Corporation Integrated multi-die partitioned voltage regulator
US11960339B2 (en) * 2021-07-09 2024-04-16 Advanced Micro Devices, Inc. Multi-die stacked power delivery

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376909B1 (en) * 1999-09-02 2002-04-23 Micron Technology, Inc. Mixed-mode stacked integrated circuit with power supply circuit part of the stack
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US20100123215A1 (en) * 2008-11-20 2010-05-20 Qualcomm Incorporated Capacitor Die Design for Small Form Factors
US20110050334A1 (en) * 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
WO2014008415A1 (en) * 2012-07-05 2014-01-09 Littelfuse, Inc. Crowbar device for voltage transient circuit protection
WO2014094115A1 (en) * 2012-12-21 2014-06-26 Gan Systems Inc. Devices and systems comprising drivers for power conversion circuits
CN105742270A (zh) * 2014-12-24 2016-07-06 英特尔公司 堆叠集成电路封装中的集成无源组件
CN106341045A (zh) * 2015-07-07 2017-01-18 快捷半导体(苏州)有限公司 电源系统、自适应钳位电路及控制自适应钳位电路的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952194B2 (en) 2001-10-26 2011-05-31 Intel Corporation Silicon interposer-based hybrid voltage regulator system for VLSI devices
US7576434B2 (en) 2007-06-26 2009-08-18 Intel Corporation Wafer-level solder bumps
US8390071B2 (en) * 2010-01-19 2013-03-05 Freescale Semiconductor, Inc. ESD protection with increased current capability
JP2012253266A (ja) * 2011-06-06 2012-12-20 Sony Corp 半導体集積回路
JP5504235B2 (ja) 2011-09-29 2014-05-28 株式会社東芝 半導体装置
US8716856B2 (en) 2012-08-02 2014-05-06 Globalfoundries Singapore Pte. Ltd. Device with integrated power supply
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US9129935B1 (en) * 2012-10-05 2015-09-08 Altera Corporation Multi-chip packages with reduced power distribution network noise
EP3167485A4 (en) 2014-07-11 2018-03-07 Intel Corporation Scalable package architecture and associated techniques and configurations
US9406648B2 (en) * 2014-09-25 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply arrangement for semiconductor device
US10734806B2 (en) * 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US20190089150A1 (en) * 2017-09-19 2019-03-21 Kandou Labs, S.A. Distributed electrostatic discharge protection for chip-to-chip communications interface

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376909B1 (en) * 1999-09-02 2002-04-23 Micron Technology, Inc. Mixed-mode stacked integrated circuit with power supply circuit part of the stack
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US20100123215A1 (en) * 2008-11-20 2010-05-20 Qualcomm Incorporated Capacitor Die Design for Small Form Factors
US20110050334A1 (en) * 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
WO2014008415A1 (en) * 2012-07-05 2014-01-09 Littelfuse, Inc. Crowbar device for voltage transient circuit protection
WO2014094115A1 (en) * 2012-12-21 2014-06-26 Gan Systems Inc. Devices and systems comprising drivers for power conversion circuits
CN105742270A (zh) * 2014-12-24 2016-07-06 英特尔公司 堆叠集成电路封装中的集成无源组件
CN106341045A (zh) * 2015-07-07 2017-01-18 快捷半导体(苏州)有限公司 电源系统、自适应钳位电路及控制自适应钳位电路的方法

Also Published As

Publication number Publication date
WO2019066976A1 (en) 2019-04-04
EP3688802A4 (en) 2021-05-19
US20200251448A1 (en) 2020-08-06
US11380652B2 (en) 2022-07-05
EP3688802A1 (en) 2020-08-05

Similar Documents

Publication Publication Date Title
US11935805B2 (en) Package with underfill containment barrier
US20180352649A1 (en) Connector interface for processor packaging
US20170354031A1 (en) Top-side connector interface for processor packaging
US20230411385A1 (en) Package with embedded capacitors
US11705377B2 (en) Stacked die cavity package
US11908802B2 (en) Multi-chip package with high density interconnects
US20240030188A1 (en) Monolithic chip stacking using a die with double-sided interconnect layers
US11380652B2 (en) Multi-level distributed clamps
US11887932B2 (en) Dielectric-filled trench isolation of vias
US11158568B2 (en) Package with wall-side capacitors
US10892248B2 (en) Multi-stacked die package with flexible interconnect
US20190326249A1 (en) Multi-point stacked die wirebonding for improved power delivery
US11282633B2 (en) Device with out-plane inductors
US10719109B2 (en) Noise mitigation apparatus and method with positively and negatively coupled inductors
US11652074B2 (en) Semiconductor package with improved thermal blocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination