CN111048032B - 一种7t2c结构栅极驱动电路的驱动方法 - Google Patents
一种7t2c结构栅极驱动电路的驱动方法 Download PDFInfo
- Publication number
- CN111048032B CN111048032B CN202010038294.2A CN202010038294A CN111048032B CN 111048032 B CN111048032 B CN 111048032B CN 202010038294 A CN202010038294 A CN 202010038294A CN 111048032 B CN111048032 B CN 111048032B
- Authority
- CN
- China
- Prior art keywords
- terminal
- signal
- transistor
- input
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种7T2C结构栅极驱动电路的驱动方法，在一图像帧内，所述驱动方法包括：在显示区间，所述第一输入信号端BW的信号保持高电平，所述第二输入信号端FW的信号保持低电平；在Blanking区间，将所述第一输入信号端BW的信号调整为低电平或者部分调整为低电平，将所述第二输入信号端FW的信号调整为高电平或者部分调整为高电平。本发明，可避免FW&BW信号长时间保持高电平或低电平而对TFT器件特性会出现飘移或失效、导致GOA输出异常；因调整信号在Blanking区为非显示区，不会对GOA输出产生影响，因此不会对显示屏有任何影响。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种7T2C结构栅极驱动电路的驱动方法。
背景技术
栅极驱动电路（GOA驱动电路）集成于显示面板上，栅极驱动电路包括多个驱动单元，多个驱动单元用于产生多级GIP信号。
现有栅极驱动电路采用7T2C型电路结构，在7T2C结构GIP (Gate in Panel，门面板)模型信赖性过程中出现隔行显示，且显示屏正扫投入实验后反扫显示异常，显示屏反扫投入实验后正扫显示异常。
发明内容
申请人发现，现有技术中，上拉模块和复位模块的输入信号为恒定的直流信号，以上问题是由于在直流信号的长时间偏压下对TFT器件造成损伤，使TFT器件特性会出现飘移或失效，导致TFT器件工作单元失效。
为了改善现有技术问题，本申请提出了7T2C结构栅极驱动电路的驱动方法。
本申请提供一种7T2C结构栅极驱动电路的驱动方法， 所述栅极驱动电路包括输入模块10、输出模块13和下拉模块14；
所述输入模块10的输入端分别与输入控制端STV、复位控制端RST、第一输入信号端BW、和第二输入信号端FW连接；
所述输出模块13与输出端GOUT连接，用于输出驱动信号GOUT；
在一图像帧内，所述驱动方法包括：
在显示区间，所述第一输入信号端BW的信号保持高电平，所述第二输入信号端FW的信号保持低电平；
在Blanking区间，将所述第一输入信号端BW的信号调整为低电平或者部分调整为低电平，将所述第二输入信号端FW的信号调整为高电平或者部分调整为高电平。
进一步地，所述输入模块10的输出端连接第一节点P，所述输入模块10包括上拉模块11和复位模块12；
所述上拉模块11，用于在输入控制端STV所接信号的控制下，对第一输入信号端BW所输入的信号进行输出；
所述复位模块12，用于在复位控制端RST所接信号的控制下，对第二输入信号端FW所输入的信号进行输出；
所述输出模块13，用于在第一节点P的控制下在输出端输出驱动信号GOUT。
进一步地，在Blanking区间，将所述第一输入信号端BW的信号调整为低电平，将所述第二输入信号端FW的信号调整为高电平。
进一步地，在Blanking区间，将所述第一输入信号端BW的信号调整为低电平和高电平的交替信号，将所述第二输入信号端FW的信号调整为高电平和低电平的交替信号；在同一时间，所述第一输入信号端BW与第二输入信号端FW的信号相反。
进一步地，所述上拉模块11包括第二晶体管M2，所述第二晶体管M2的控制端连接输入控制端STV，所述第二晶体管M2的第一端连接第一输入信号端BW，所述第二晶体管M2的第二端连接第一节点P；
所述复位模块12包括第一晶体管M1，所述第一晶体管M1的控制端连接复位控制端RST，所述第一晶体管M1的第一端连接第二输入信号端FW，所述第一晶体管M1的第二端连接第一节点P。
进一步地，所述输出模块13包括第七晶体管M7和第一电容C1，所述栅极驱动电路包括第一时钟信号端CLK1；
所述第七晶体管M7的控制端连接第一节点P，所述第七晶体管M7的第一端连接第一时钟信号端CLK1，所述第七晶体管M7的第二端连接输出端；
所述第一电容C1连接在第一节点P和输出端之间。
进一步地，所述复位模块12包括第六晶体管M6，所述栅极驱动电路包括第二时钟信号端CLK2、低电平端VGL；
所述第六晶体管M6在第二时钟信号端CLK2的控制下，通过低电平端VGL的低电平信号将输出端的电位拉低。
进一步地，所述栅极驱动电路还包括降噪模块15。
进一步地，所述降噪模块15包括第三晶体管M3、第四晶体管M4、第五晶体管M5、第二电容C2。
与现有技术相比，本发明具有以下有益效果：
本发明，在Blanking区间，将第一输入信号端BW的信号由高电平调整为低电平或者部分调整为低电平，将第二输入信号端FW的信号由低电平调整为高电平或者部分调整为高电平。避免FW&BW信号长时间保持高电平或低电平而对TFT器件特性会出现飘移或失效、导致GOA输出异常。因调整信号在Blanking区为非显示区，不会对GOA输出产生影响，因此不会对显示屏有任何影响。
附图说明
图1为本申请具体实施例的一种7T2C结构栅极驱动电路；
图2为图1所示7T2C结构栅极驱动电路的一种时序图；
图3为图1所示7T2C结构栅极驱动电路的另一种时序图。
附图标注：
输入模块10、上拉模块11、复位模块12、输出模块13和下拉模块14、降噪模块15。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本申请具体实施例的一种7T2C结构栅极驱动电路。
栅极驱动电路包括输入模块10、输出模块13和下拉模块14。栅极驱动电路包括多个端口：输入控制端STV、复位控制端RST、第一输入信号端BW、第二输入信号端FW、输出端GOUT。
所述输入模块10的输入端分别与输入控制端STV、复位控制端RST、第一输入信号端BW、和第二输入信号端FW连接。
其中，输出模块13与输出端GOUT连接，用于在第一节点P的控制下在输出端输出驱动信号GOUT。
在一图像帧内，驱动方法包括：
在显示区间，第一输入信号端BW的信号一直保持高电平，第二输入信号端FW的信号一直保持低电平；在Blanking区间，将所述第一输入信号端BW的信号调整为低电平，将第二输入信号端FW的信号调整为高电平。图2为对应的部分信号时序图。
本实施例，将第一输入信号端BW的信号由高电平调整为反向信号-低电平，将第二输入信号端FW的信号由低电平调整为高电平或者部分调整为反向信号-高电平。
其实质是避免相关TFT器件（M1、M2）的偏置电压信号-FW&BW信号保持恒定不变的直流信号。以第一输入信号端BW为例：在显示区间，第一输入信号端BW的信号仍为高电平；在Blanking区间，第一输入信号端BW的信号调整为低电平；在下一个显示区间，第一输入信号端BW的信号又调整为高电平。这样，在显示-Blanking-显示区间，第一输入信号端BW的信号为交变信号。同理，在显示-Blanking-显示区间，第二输入信号端FW的信号被调整为低电平-高电平-低电平。这样可避免FW&BW信号长时间保持高电平或低电平而对TFT器件特性会出现飘移或失效、导致GOA输出异常。因调整信号在Blanking区为非显示区，不会对GOA输出产生影响，因此不会对显示屏有任何影响。
输入模块10的输出端连接第一节点P，所述输入模块10包括上拉模块11和复位模块12。
其中，上拉模块11，用于在输入控制端STV所接信号的控制下，对第一输入信号端BW所输入的信号进行输出。上拉模块11具体包括第二晶体管M2。第二晶体管M2的控制端连接输入控制端STV，第二晶体管M2的第一端连接第一输入信号端BW，第二晶体管M2的第二端连接第一节点P。
其中，复位模块12，用于在复位控制端RST所接信号的控制下，对第二输入信号端FW所输入的信号进行输出。复位模块12具体包括第一晶体管M1。第一晶体管M1的控制端连接复位控制端RST，第一晶体管M1的第一端连接第二输入信号端FW，第一晶体管M1的第二端连接第一节点P。
上拉模块11或者复位模块12的输出端与第一节点P连接。
本具体实施例，输出模块13包括第七晶体管M7和第一电容C1。栅极驱动电路包括第一时钟信号端CLK1。第七晶体管M7的控制端连接第一节点P，第七晶体管M7的第一端连接第一时钟信号端CLK1，第七晶体管M7的第二端连接输出端。第一电容C1并联在第七晶体管M7的控制端和第二端之间，具体的，第一电容C1连接在第一节点P和输出端之间。
本具体实施例，复位模块12包括第六晶体管M6。栅极驱动电路包括第二时钟信号端CLK2、低电平端VGL。
第六晶体管M6的控制端与第二时钟信号端CLK2连接，第六晶体管M6的第一端与低电平端VGL连接，第六晶体管M6的第二端与输出端GOUT连接。第六晶体管M6在第二时钟信号端CLK2的控制下，通过低电平端VGL的低电平信号将输出端的电位拉低。
本具体实施例，栅极驱动电路还包括降噪模块15。具体的，降噪模块15包括第三晶体管M3、第四晶体管M4、第五晶体管M5、第二电容C2。
第四晶体管M4的控制端连接第一节点P和第一电容C1，第四晶体管M4的第一端连接低电平端VGL，第四晶体管M4的第二端连接第二节点A。
电容C2的第一端连接第二节点A，电容C2的第二端连接在第一时钟信号端CLK1和第七晶体管M7的第一端之间。
第三晶体管M3的控制端连接第二节点A，第三晶体管M3的第一端连接低电平端VGL，第三晶体管M3的第二端连接第一节点P，第三晶体管M3的第二端还连接上拉模块11的输出端和复位模块12的输出端。
第五晶体管M5的控制端连接第二节点A，第五晶体管M5的第一端连接低电平端VGL，第五晶体管M5的第二端连接输出端GOUT。
实施例二
与实施例一的驱动方法不同的是，在本实施例中，在Blanking区间，将第一输入信号端BW的信号调整为低电平和高电平的交替信号（交流信号），将所述第二输入信号端FW的信号调整为高电平和低电平的交替信号（交流信号）；图3为对应的部分信号时序图，在同一时间，所述第一输入信号端BW与第二输入信号端FW的信号相反。
这样，实施例一和实施例而，均是为了避免FW&BW信号保持恒定不变的直流信号，在Blanking区间，将第一输入信号端BW的信号由高电平调整为低电平或者部分调整为低电平，将第二输入信号端FW的信号由低电平调整为高电平或者部分调整为高电平。
与现有技术相比，本发明具有以下有益效果：
本发明，在Blanking区间，将第一输入信号端BW的信号由高电平调整为低电平或者部分调整为低电平，将第二输入信号端FW的信号由低电平调整为高电平或者部分调整为高电平。避免FW&BW信号长时间保持高电平或低电平而对TFT器件特性会出现飘移或失效、导致GOA输出异常。因调整信号在Blanking区为非显示区，不会对GOA输出产生影响，因此不会对显示屏有任何影响。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进或变换都应属于本发明所附权利要求的保护范围之内。
Claims (9)
1.一种7T2C结构栅极驱动电路的驱动方法，其特征在于，所述栅极驱动电路包括输入模块10、输出模块13和下拉模块14；
所述输入模块10的输入端分别与输入控制端STV、复位控制端RST、第一输入信号端BW、和第二输入信号端FW连接；
所述输出模块13与输出端GOUT连接，用于输出驱动信号GOUT；
在一图像帧内，所述驱动方法包括：
在显示区间，所述第一输入信号端BW的信号保持高电平，所述第二输入信号端FW的信号保持低电平；
在Blanking区间，将所述第一输入信号端BW的信号调整为低电平，将所述第二输入信号端FW的信号调整为高电平；或者将所述第一输入信号端BW的信号调整为低电平和高电平的交替信号，将所述第二输入信号端FW的信号调整为高电平和低电平的交替信号。
2.根据权利要求1所述的驱动方法，其特征在于，
所述输入模块10的输出端连接第一节点P，所述输入模块10包括上拉模块11和复位模块12；
所述上拉模块11，用于在输入控制端STV所接信号的控制下，对第一输入信号端BW所输入的信号进行输出；
所述复位模块12，用于在复位控制端RST所接信号的控制下，对第二输入信号端FW所输入的信号进行输出；
所述输出模块13，用于在第一节点P的控制下在输出端输出驱动信号GOUT。
3.根据权利要求1所述的驱动方法，其特征在于，在Blanking区间，将所述第一输入信号端BW的信号调整为低电平，将所述第二输入信号端FW的信号调整为高电平。
4.根据权利要求1所述的驱动方法，其特征在于，在Blanking区间，将所述第一输入信号端BW的信号调整为低电平和高电平的交替信号，将所述第二输入信号端FW的信号调整为高电平和低电平的交替信号；在同一时间，所述第一输入信号端BW与第二输入信号端FW的信号相反。
5.根据权利要求2所述的驱动方法，其特征在于，所述上拉模块11包括第二晶体管M2，所述第二晶体管M2的控制端连接输入控制端STV，所述第二晶体管M2的第一端连接第一输入信号端BW，所述第二晶体管M2的第二端连接第一节点P；
所述复位模块12包括第一晶体管M1，所述第一晶体管M1的控制端连接复位控制端RST，所述第一晶体管M1的第一端连接第二输入信号端FW，所述第一晶体管M1的第二端连接第一节点P。
6.根据权利要求4所述的驱动方法，其特征在于，所述输出模块13包括第七晶体管M7和第一电容C1，所述栅极驱动电路包括第一时钟信号端CLK1；
所述第七晶体管M7的控制端连接第一节点P，所述第七晶体管M7的第一端连接第一时钟信号端CLK1，所述第七晶体管M7的第二端连接输出端；
所述第一电容C1连接在第一节点P和输出端之间。
7.根据权利要求5所述的驱动方法，其特征在于，所述复位模块12包括第六晶体管M6，所述栅极驱动电路包括第二时钟信号端CLK2、低电平端VGL；
所述第六晶体管M6在第二时钟信号端CLK2的控制下，通过低电平端VGL的低电平信号将输出端的电位拉低。
8.根据权利要求5所述的驱动方法，其特征在于，所述栅极驱动电路还包括降噪模块15。
9.根据权利要求8所述的驱动方法，其特征在于，所述降噪模块15包括第三晶体管M3、第四晶体管M4、第五晶体管M5、第二电容C2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010038294.2A CN111048032B (zh) | 2020-01-14 | 2020-01-14 | 一种7t2c结构栅极驱动电路的驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010038294.2A CN111048032B (zh) | 2020-01-14 | 2020-01-14 | 一种7t2c结构栅极驱动电路的驱动方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111048032A CN111048032A (zh) | 2020-04-21 |
| CN111048032B true CN111048032B (zh) | 2023-01-24 |
Family
ID=70244661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010038294.2A Active CN111048032B (zh) | 2020-01-14 | 2020-01-14 | 一种7t2c结构栅极驱动电路的驱动方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048032B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415624B (zh) * | 2020-04-29 | 2021-05-14 | 京东方科技集团股份有限公司 | 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103996370B (zh) * | 2014-05-30 | 2017-01-25 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 |
| CN105206238B (zh) * | 2015-10-15 | 2017-12-15 | 武汉华星光电技术有限公司 | 栅极驱动电路及应用该电路的显示装置 |
| CN105609136A (zh) * | 2016-01-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
| CN106898287B (zh) * | 2017-03-28 | 2020-12-01 | 合肥京东方光电科技有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
| CN110648621B (zh) * | 2019-10-30 | 2023-04-18 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 |
-
2020
- 2020-01-14 CN CN202010038294.2A patent/CN111048032B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111048032A (zh) | 2020-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3611720B1 (en) | Shift register unit, gate driving circuit, and driving method | |
| KR101692178B1 (ko) | 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치 | |
| CN108877636B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| EP0651395A2 (en) | Shift register useful as a select line scanner for a liquid crystal display | |
| CN107068033B (zh) | 移位寄存器单元、栅极驱动电路、测试方法及显示装置 | |
| CN108447453B (zh) | Goa电路及其驱动方法、触控显示装置 | |
| CN101226713A (zh) | 显示设备和驱动该设备的方法 | |
| CN108877720B (zh) | 栅极驱动电路、显示装置及驱动方法 | |
| CN108364622B (zh) | 移位寄存器单元及其驱动方法、驱动装置和显示装置 | |
| CN105096803A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| US11024399B2 (en) | Shift register unit, gate drive circuit, display device and driving method | |
| CN109637484B (zh) | 栅极驱动单元电路、栅极驱动电路和显示装置 | |
| EP3712880A1 (en) | Gate driver circuit, display device and driving method therefor | |
| US11605360B2 (en) | Circuit and method for preventing screen flickering, drive circuit for display panel, and display apparatus | |
| US9886928B2 (en) | Gate signal line drive circuit | |
| JPH08273387A (ja) | 薄膜集積回路 | |
| CN109920357B (zh) | 栅极驱动电路和方法、显示装置 | |
| US10706802B2 (en) | Display device | |
| CN110136669B (zh) | 移位寄存器单元及其驱动方法和栅极驱动电路 | |
| CN111048032B (zh) | 一种7t2c结构栅极驱动电路的驱动方法 | |
| US7528813B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
| US10043475B2 (en) | Shift register and driving method thereof, driving circuit, and display device | |
| CN108206001A (zh) | 移位寄存器、驱动方法、栅极驱动装置及显示装置 | |
| CN114078447B (zh) | 一种显示驱动电路、方法、显示面板及显示装置 | |
| CN112639953A (zh) | Goa电路、阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |