CN111033756A - 提供晶体管的受应力沟道的装置、方法和系统 - Google Patents

提供晶体管的受应力沟道的装置、方法和系统 Download PDF

Info

Publication number
CN111033756A
CN111033756A CN201780094469.8A CN201780094469A CN111033756A CN 111033756 A CN111033756 A CN 111033756A CN 201780094469 A CN201780094469 A CN 201780094469A CN 111033756 A CN111033756 A CN 111033756A
Authority
CN
China
Prior art keywords
spacer portion
fin structure
source
drain region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780094469.8A
Other languages
English (en)
Inventor
R.梅汉德鲁
S.M.塞亚
T.加尼
A.S.墨菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111033756A publication Critical patent/CN111033756A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Traffic Control Systems (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Steroid Compounds (AREA)

Abstract

用来在晶体管上施加应力的技术和机制，该晶体管包括各自在鳍片结构中的沟道区域和源极或漏极区域。在一实施例中，晶体管的栅极结构在鳍片结构上延伸，其中第一间隔物部分在栅极结构的侧壁处，且第二间隔物部分邻接第一间隔物部分。两个特征中的任一个或二者存在于间隔物部分的相应底部边缘处或下方。特征之一包括鳍片结构上的不连续线。另一特征包括第二间隔物部分中掺杂剂的浓度大于源极或漏极区域中掺杂剂的浓度。在另一实施例中，鳍片结构被设置在缓冲层上，其中沟道区域上的应力至少部分地通过缓冲层来施加。

Description

提供晶体管的受应力沟道的装置、方法和系统
技术领域
本发明的实施例一般涉及半导体技术，并且更特别地，但不排他地，涉及受应力晶体管。
背景技术
在半导体加工中，晶体管通常被形成在半导体晶片上。在CMOS（互补金属氧化物半导体）技术中，晶体管通常属于两种类型之一：NMOS(负沟道金属氧化物半导体)或PMOS(正沟道金属氧化物半导体)晶体管。晶体管和其他装置可以互连以形成执行众多有用功能的集成电路（IC）。
这种IC的操作至少部分取决于晶体管的性能，而晶体管的性能又能通过在沟道区域施加应力来改进。具体地说，通过在其沟道区域中提供拉伸应力来改进NMOS晶体管的性能，并且通过在其沟道区域中提供压缩应力来改进PMOS晶体管的性能。
FinFET是一种围绕半导体材料薄带(通常称为鳍片)构建的晶体管。晶体管包括标准场效应晶体管（FET）节点，包括栅极、栅极电介质、源极区域和漏极区域。这种装置的导电沟道被提供在鳍片外侧栅极电介质下。具体而言，电流沿着鳍片的两个侧壁（垂直于衬底表面的侧面）/在两个侧壁内以及沿着鳍片的顶部（平行于衬底表面的侧面）运行。因为这种配置的导电沟道基本上沿着鳍片的三个不同的外部平面区域驻留，所以这种FinFET设计有时被称为三栅极FinFET。其它类型的FinFET配置也是可用的，诸如所谓的双栅极FinFET，其中导电沟道主要仅沿着鳍片的两个侧壁(而不是沿着鳍片的顶部)驻留。存在与制造这种基于鳍片的晶体管关联的若干有意义的议题。
附图说明
本发明的各种实施例在附图的图中以示例的方式而非限制的方式图示，并且附图中：
图1示出了图示根据一实施例的促进晶体管应力的集成电路的元件的各种视图。
图2是图示根据一实施例的用于促进晶体管沟道中应力的方法的组成部分的流程图。
图3A、3B示出了横截面视图，各图示了根据一实施例的在半导体制造处理的相应阶段的结构。
图4A、4B示出了横截面视图，各图示了根据一实施例的在半导体制造处理的相应阶段的结构。
图5A、5B示出了横截面视图，各图示了根据一实施例的在半导体制造处理的相应阶段的结构。
图6是图示根据一个实施例的计算装置的功能框图。
图7是图示根据一个实施例的示例性计算机系统的功能框图。
具体实施方式
在各种实施例中，描述了与受应力晶体管相关的设备和方法。简而言之，一些实施例以各种方式促进沟道应力，以增强一个或多个NMOS晶体管和/或一个或多个PMOS晶体管的性能。然而，各种实施例可以在没有所述特定细节中的一个或多个特定细节的情况下实施，或者用其他方法、材料或组件实施。在其它实例中，众所周知的结构、材料或操作未详细示出或描述，以避免使本发明的各方面模糊不清。类似地，出于解释的目的，阐述了特定的数量、材料和配置，以便提供对一些实施例的透彻理解。然而，一些实施例可以在没有特定细节的情况下实施。更进一步，被理解的是，图中示出的各种实施例是说明性表示，并且不一定按比例绘制。
本文描述的技术可以在一个或多个电子装置中实现。可利用本文描述的技术的电子装置的非限制性示例包括任何类型的移动装置和/或固定装置，诸如摄像机、蜂窝电话、计算机终端、台式计算机、电子阅读器、传真机、信息亭、膝上型计算机、上网本计算机、笔记本计算机、互联网装置、支付终端、个人数字助理、媒体播放器和/或记录器、服务器(例如刀片服务器、机架式服务器、它们的组合等)、机顶盒、智能电话、平板个人计算机、超移动个人计算机、有线电话及其组合等。更一般而言，实施例可体现在包括含有根据本文中描述的技术而形成的结构的一个或多个晶体管的各种电子装置中的任何一种电子装置中。
图1以透视图示出了根据一个实施例的集成电路（IC）装置100，该IC装置100包括在晶体管上施加应力的结构。图1还示出了IC装置100的剖视透视图102和俯视图104。
IC装置100是实施例的一个示例，其中晶体管的结构包括制造工艺的记号，其中间隔物结构被连续地形成在栅极电极的给定侧。这种晶体管可以包括鳍片结构的掺杂源极或漏极区域，以及在鳍片结构上延伸的栅极结构——例如，包括栅极电介质和栅极电极。鳍片结构可以由第一半导体主体形成，第一半导体主体被设置在第二半导体主体(本文称为“缓冲层”)上，这有助于在晶体管上施加应力。掺杂的间隔物结构和/或多阶段掺杂工艺的使用可以减轻对可以其他方式减轻这种应力的备选制造工艺的需要。
在所示的示例实施例中，IC装置100包括具有侧面112的缓冲层110。缓冲层110可以包括一个或多个外延单晶半导体层(例如，硅、锗、硅锗、砷化镓、磷化铟、砷化镓铟、砷化镓铝等)，它们例如可以生长在不同的大块半导体衬底(诸如所示的说明性硅衬底140)顶上。
虽然一些实施例不被限制于这一点上，但是缓冲层110可以包括具有不同晶格常数的各种外延生长的半导体子层。这种半导体子层可以用于沿着所示的xyz坐标系的z轴对晶格常数进行分级。例如，SiGe缓冲层110的锗浓度可以从最底部缓冲层的30%锗增加到最顶部缓冲层的70%锗，从而逐渐增加晶格常数。
IC装置100可以进一步在缓冲层110上包括第一半导体主体，该第一半导体主体形成鳍片结构(诸如所示的说明性鳍片结构120)。例如，第一半导体主体可以部分地由外延生长的单晶半导体形成，诸如但不限于Si、Ge、GeSn、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、GaN、GaP和InP。在一些实施例中，鳍片结构120可以延伸到侧面112。在其他实施例中，第一半导体主体可以进一步包括鳍片结构120从其延伸的下层子层部分(例如，其中下层子层部分被设置在侧面112和鳍片结构120之间，并邻接它们中的每一个)。
在本文中使用时，“源极或漏极区域”(或者备选地，“源极/漏极区域”)是指被配置为用作晶体管的源极或晶体管的漏极之一的结构。鳍片结构120的掺杂部分可以提供晶体管的源极和晶体管的漏极(诸如所示的说明性源极/漏极区域124、126)。晶体管的沟道区域可以被设置在源极/漏极区域124、126之间，其中栅极电介质132和栅极电极130以各种方式在包括沟道区域的鳍片结构120的一部分上延伸。例如，源极/漏极区域124、126可以在栅极电极130的横向相对侧下方延伸。
源极/漏极区域124、126和沟道区域可以被配置为在IC装置100的操作期间传导电流——例如，使用栅极电极130控制的电流。例如，源极/漏极区域124、126可以被设置在与鳍片结构120一起形成的源极/漏极阱中。源极/漏极区域124、126可以包括各种合适的n型掺杂剂中的任何一种，诸如磷或砷之一。备选地，源极/漏极区域124、126可以包括各种合适的p型掺杂剂中的任何一种，诸如硼。
缓冲层110的结构和/或鳍片结构120的结构可以至少部分地通过绝缘结构114(例如)与IC装置100的其他电路结构电隔离。绝缘结构114可以包括二氧化硅或例如根据常规隔离技术适配的各种其他电介质材料中的任何一种。绝缘结构114的大小、形状、数量和相对配置仅仅是说明性的，并且在其他实施例中IC装置100可以包括各种附加或备选绝缘结构中的任何一种。
栅极电介质132可以包括高k栅极电介质，诸如氧化铪。在各种其他实施例中，栅极电介质132可以包括氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇铝氧化物、铅钪钽氧化物或铌酸锌铅。在另一个实施例中，栅极电介质132包括二氧化硅。
栅极电极130可以由任何合适的栅极电极材料形成。在一实施例中，栅极电极130包括掺杂多晶硅。备选地或附加地，栅极电极130可以包括金属材料，诸如但不限于钨、钽、钛以及它们的氮化物。要认识到，栅极电极130不需要一定是单个材料，而是可以是薄膜的复合叠层，诸如但不限于多晶硅/金属电极或金属/多晶硅电极。
尽管一些实施例不限于此方面，但是晶体管可以包括多个截然不同的沟道区域，每个沟道区域在源极/漏极区域124、126之间——例如，多个沟道区域包括一个或多个纳米线结构。这种一个或多个纳米线例如可以由各种合适的材料中的任何一种形成，诸如但不限于Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、InP和碳纳米管。
在一实施例中，形成鳍片结构120的第一半导体主体可以具有不同于邻接缓冲层110的晶体结构的晶体结构。鳍片结构120和侧面112之间的失配(例如晶格常数失配)可导致在源极/漏极区域124、126之间的沟道区域中施加压缩应力或拉伸应力。例如，侧面112的晶格常数可以不同于鳍片结构120的晶格常数。在一个这种实施例中，侧面112和鳍片结构120中的一个包括具有第一硅对锗成分比的硅锗，其中侧面112和鳍片结构120中的另一个包括纯硅或包括具有不同于第一硅对锗成分比的第二硅对锗成分比的硅锗。然而，在不同的实施例中，可以给110和鳍片结构120提供各种其他晶格失配中的任何一种晶格适配。
非平面晶体管装置的常规制造经常包括外延底切工艺，以形成凹槽，掺杂的源极/漏极区域随后生长到凹槽中。然而，否则可能通过这种外延底切工艺来缓解鳍片结构120和侧面112之间的大量应力。各种实施例可以通过用于形成掺杂源极/漏极区域的改进技术来减轻或避免这种应力的损失——例如，其中这种技术放弃了对于切掉和替代鳍片结构120的部分的需要。
IC装置100可以包括这种改进技术的一个或多个伪像——一个或多个伪像包括由栅极电极130的至少一侧上的间隔物结构形成的或设置在该间隔物结构下方的特征。作为图示而非限制，间隔物部分152可以邻接栅极电极130的侧壁，其中另一个间隔物部分150邻接间隔物部分152。在这种实施例中，两个特征中的任一个或二者可以存在于区域154中，区域154包括或设置在间隔物部分150、152的相应底部边缘下方。一个这种特征包括在间隔物部分150、152的界面处在鳍片结构120上形成的不连续线。这种不连续线可以至少部分地由鳍片结构120的顶侧122和/或由设置在侧面122上的其他结构(例如，包括间隔物部分150、152)形成。另一个特征包括间隔物部分150和源极/漏极区域124，其每个都具有相应量的掺杂剂，其中间隔物部分150中的掺杂剂浓度大于源极/漏极区域124中的掺杂剂浓度。
备选地或附加地，间隔物部分162可以邻接栅极电极130的相对侧壁，其中另一个间隔物部分160邻接间隔物部分162。在这种实施例中，两个特征中的任一个或二者可以存在于所示的区域164中。一个这种特征包括在鳍片结构120上在间隔物部分160、162的界面处形成的不连续线。另一个特征包括间隔物部分160和源极/漏极区域124，其每个都具有相应量的掺杂剂，其中间隔物部分160中的掺杂剂浓度大于源极/漏极区域124中的掺杂剂浓度。
图2示出了根据一个实施例的提供晶体管的受应力沟道区域的方法200的特征。方法200例如可以包括制造IC装置100的一些或全部结构的过程。为了图示各种实施例的某些特征，本文参考图3A、3B中所示的结构来描述方法200。然而，在不同的实施例中，可以根据方法200制造各种附加或备选结构中的任何一种结构。
如图2中所示，方法200可以在210包括形成晶体管的栅极结构，其中栅极结构在设置在缓冲层上的鳍片结构上延伸。例如，如图3A中所示，在阶段300，鳍片结构320可以直接或间接设置在缓冲层315上——例如，其中鳍片结构320和缓冲层315在功能上分别对应于鳍片结构120和缓冲层110。栅极电介质332和栅极电极330可以按顺序选择性地形成，每个至少部分地围绕鳍片结构320延伸。这种选择性形成可以包括根据常规半导体制造技术适配的操作——例如，包括掩模、光刻、沉积(例如，化学气相沉积)、蚀刻和/或其他工艺——其在本文没有详细描述，以避免模糊各种实施例的某些特征。
方法200可以进一步包括，在220，在栅极结构的侧壁上沉积第一间隔物部分。例如，如在阶段301所示，可以形成间隔物部分352、362之一或二者——例如，各在栅极电极330的两个相对侧壁中的相应一个处。间隔物352、362可以通过毯式沉积共形电介质膜来形成，共形电介质膜诸如但不限于氮化硅、氧化硅、氮氧化硅或其组合。间隔物352、362的电介质材料可以以共形的方式沉积，使得电介质膜在垂直表面(诸如栅极电极330的侧壁)上形成基本相等的高度。在一个示例性实施例中，电介质膜是通过热壁低压化学气相沉积(LPCVD)工艺形成的氮化硅膜。电介质膜的沉积厚度可以确定所形成的间隔物352、362的宽度或厚度。在一实施例中，间隔物部分352、362之一的厚度可以促进在后续掺杂过程期间栅极电极330的隔离。在一个示例实施例中，这种电介质膜被形成为在0.5纳米(nm)至15nm范围内的厚度(x轴尺寸)——例如，其中厚度在0.5nm至5nm范围内，并且在一些实施例中，在1nm至3nm范围内。
在一实施例中，方法200进一步包括：在沉积第一间隔物部分之后，形成(在230)邻接第一间隔物部分的第二间隔物部分。方法200可以进一步包括，在240，在鳍片结构中形成晶体管的源极/漏极区域。可以在鳍片结构上在第一间隔物部分和第二间隔物部分的界面处形成不连续线。备选地或附加地，第二间隔物部分和源极/漏极区域可以各包括掺杂剂，其中第二间隔物部分中的掺杂剂浓度大于源极/漏极区域中的掺杂剂浓度。
例如，在240形成源极/漏极区域可以包括在鳍片结构上形成掺杂层(例如，包括掺杂外延掺杂玻璃)，其中所述形成在220沉积第一间隔物部分之后执行。在这种实施例中，在240处形成源极/漏极区域可以进一步包括执行从掺杂层进入鳍片结构的内扩散(在230形成第二间隔物部分之前)。例如，如在阶段302所示，掺杂外延材料(或备选地，掺杂玻璃)层322可以围绕鳍片结构320共形生长。层322的掺杂剂随后可以在例如在相对低的温度(650℃至800℃)或在较高的温度(例如，高达1200℃)（诸如在快速热退火(RTA)或闪速退火工艺的情况中）下进行的退火工艺中，被内扩散到鳍片结构320中。然而，可能的退火温度的范围不限于一些实施例，并且可以根据实现特定的细节而变化。
如在阶段304所示，用来提供来自层322的内扩散的退火可以导致形成说明性掺杂区域324之一或二者——例如，各在栅极电介质332的两个相对端中的相应一端处(并且在一些实施例中，部分在下方)。例如，掺杂区域324之一或二者可以包括任何合适的n型掺杂剂，诸如磷和砷。备选地，掺杂区域324之一或二者可以包括p型掺杂剂，诸如硼。
在这种实施例中，在230形成第二间隔物部分可以包括，在形成一个或两个掺杂区域324之后，沉积两个附加间隔物部分350、360之一或二者——例如，各在栅极电极330的两个相对侧中的相应一个侧上。例如，间隔物部分350可以邻接间隔物部分352，和/或间隔物部分360可以邻接间隔物部分362。在这种实施例中，在240形成源极或漏极区域可以进一步包括：在230形成第二间隔物部分之后，并且——在一些实施例中——在蚀刻以移除至少一部分掺杂层322后，执行鳍片结构320的附加掺杂(例如，包括离子注入、等离子体注入或内扩散)。如在阶段305所示，掺杂区域326之一或二者可以通过这种附加掺杂形成——例如，其中掺杂区域326之一包括掺杂区域324之一，或者与掺杂区域324之一组合形成源极/漏极区域。在这种实施例中，掺杂区域324之一可以是源极/漏极区域的尖端部分。在一些实施例中，可以在阶段300-305期间或之后形成一个或多个绝缘结构(未示出)——例如，包括绝缘结构114。
间隔物部分350、360之一的厚度(沿着所示的x轴)——例如，与邻接的间隔物部分352、362之一的厚度组合——可以足以保护栅极电极330的邻接侧壁免受这种附加掺杂工艺的影响。作为图示而非限制，包括间隔物部分350、352(或包括间隔物部分360、362)的间隔物可以具有在0.5nm至10nm范围内的厚度。
由阶段300-305图示的处理可以导致沿着鳍片结构320的宽度(y轴尺寸)延伸的结构——本文称为“不连续线”。这种不连续线可以形成高度（z轴）至少为0.5nm的凹陷边缘。
在示例实施例中，这种不连续线(例如，在区域370)可以由间隔物部分350、352的相应底部边缘形成——例如，其中不连续线至少部分地限定了间隔物部分352的底侧设置在其中的凹槽。备选地或附加地，另一条不连续线可以由间隔物部分360、362的相应底部边缘形成——例如，其中不连续线至少部分地限定了间隔物部分362的底侧设置在其中的凹槽。
在备选实施例中，可以在形成间隔物部分350、360之前蚀刻掉一些或全部掺杂层322。在这种实施例中，不同的不连续线可以转而形成在区域370中。例如，蚀刻掉掺杂层322可导致蚀刻伪影，该蚀刻伪影移除了鳍片结构320的顶部部分。因此，随后沉积的间隔物部分350将具有底部边缘——跨鳍片结构320的(y轴)宽度——其低于跨鳍片结构320的宽度的间隔物部分352的对应底部边缘。备选地或附加地，随后沉积的间隔物部分360将具有底部边缘——跨鳍片结构320的(y轴)宽度——其低于跨鳍片结构320的宽度的间隔物部分362的对应底部边缘。相应地，不连续线可以由间隔物部分350、352的相应底部边缘形成——例如，其中不连续线至少部分地限定了间隔物部分350的底侧设置在其中的凹槽。备选地或附加地，另一条不连续线可以由间隔物部分360、362的相应底部边缘形成——例如，其中不连续线至少部分地限定了间隔物部分360的底侧设置在其中的凹槽。
在一些实施例中，在240形成源极/漏极区域包括执行鳍片结构的离子注入或等离子体注入，其中所述注入在220沉积第一间隔物部分之后并在230形成第二间隔物部分之前被执行。例如，现在参考图4A、4B，示出了根据实施例的制造晶体管结构的处理的相应阶段400-405的横截面侧视图。图4A、4B还分别示出了对应于阶段400-405的横截面端视图400a-405a。
在阶段400，鳍片结构420可以直接或间接设置在缓冲层415上——例如，其中鳍片结构420和缓冲层415在功能上分别对应于鳍片结构120和缓冲层110。栅极电介质432和栅极电极430各可以至少部分地围绕鳍片结构420延伸。在一些实施例中，可以形成说明性间隔物部分452、462之一或二者——例如，各在栅极电极430的两个相对侧壁中的相应一个处。在阶段400所示的结构可以例如以各种方式包括阶段301中所示的对应结构的特征。
在阶段401，可以执行鳍片结构420的注入454——例如，作为在240形成源极/漏极区域的一部分。注入454可以包括离子注入处理和/或等离子体注入处理——例如，其中注入454在与所示z轴一定偏移角度被执行，并且至少部分通过其侧壁掺杂鳍片结构420。如在阶段402所示，掺杂区域424可以通过注入454形成在鳍片结构420中。在一些实施例中，注入454对鳍片结构320的一部分具有腐蚀性。例如，一个或多个凹槽(诸如所示的说明性凹槽451、461)可以通过注入454移除鳍片结构420的顶部部分而形成。这种一个或多个凹槽可以各延伸到间隔物部分452、462中的相应一个——例如，其中在一个这种凹槽的一端由所述间隔物部分下方的鳍片结构120的剩余部分形成不连续线。凹槽451、461中的一个或每个例如可以具有至少0.5nm的(z轴)高度。
如在阶段403所示，一个或多个其他间隔物部分(诸如说明性间隔物部分450、460)可以各与间隔物部分452、462中的相应一个并排形成。间隔物部分450和/或间隔物部分460可以例如通过在方法200的230的形成来沉积。在阶段404，可以执行鳍片结构420的附加掺杂456——例如，作为在240形成源极/漏极区域的一部分。例如，注入456可以包括各种注入工艺或内扩散工艺中的任何一种。如在阶段405所示，掺杂区域426之一或二者可以通过附加掺杂456形成——例如，其中掺杂区域426之一包括掺杂区域424之一，或者备选地，与掺杂区域424之一组合形成源极/漏极区域。在一些实施例中，可以在阶段400-405期间或之后形成一个或多个绝缘结构(未示出)——例如，包括绝缘结构114。
在方法200的220，形成第二间隔物部分可以包括(例如)在鳍片结构上沉积包含第一掺杂剂的掺杂玻璃材料。在这种实施例中，形成源极或漏极区域(在方法200的240)可以包括执行从掺杂玻璃材料进入鳍片结构的内扩散。
例如，现在参考图5A、5B，示出了根据实施例的制造晶体管结构的处理的相应阶段500-503的横截面侧视图。图5A、5B还分别示出了对应于阶段500-503的横截面端视图500a-503a。尽管相应结构在图3A、3B、4A、4B、5A和5B中以各种方式显示为直线形，但是要认识到，一些或所有这种特征——例如，包括水平顶部或底部表面、侧壁、拐角等——在不同的实施例中可以是各种角度的、弯曲的、锥形的、粗糙的等。
在阶段500，鳍片结构520可以直接或间接设置在缓冲层515上——例如，其中鳍片结构520和缓冲层515在功能上分别对应于鳍片结构120和缓冲层110。栅极电介质532和栅极电极530各可以至少部分地围绕鳍片结构520延伸。在一些实施例中，可以形成说明性间隔物部分552、562之一或二者——例如，各在栅极电极530的两个相对侧壁中的相应一个处。在阶段500所示的结构可以例如以各种方式包括阶段301中所示的对应结构的特征。
如在阶段501所示，一个或多个其他掺杂间隔物部分(诸如说明性间隔物部分550、560)可以各与间隔物部分552、562中的相应一个并排形成。间隔物部分550和/或间隔物部分560的掺杂玻璃材料可以例如通过在方法200的230的形成来沉积。在一实施例中，间隔物部分552、562之一的厚度可促进在后续掺杂过程期间栅极电极530的隔离。在一个示例实施例中，这种厚度(x轴尺寸)在0.5nm至8nm的范围内，并且在一些实施例中，在1nm至3nm的范围内。
如在阶段502所示，鳍片结构520的掺杂554可以在间隔物部分550、560中的一个或每个已经形成之后执行——例如，作为在240源极/漏极区域的形成的一部分。掺杂554可以包括退火工艺，以将间隔物部分550、560中的一个或每个的掺杂剂内扩散到鳍片结构520中。如在阶段503所示，可以通过掺杂554在鳍片结构520中形成间隔物部分550下方的掺杂区域524(和/或间隔物部分560下方的掺杂区域526)。在这种实施例中，间隔物部分550中掺杂剂的浓度可以大于掺杂区域524中相同掺杂剂的浓度。备选地或附加地，间隔物部分560中掺杂剂的浓度可以大于掺杂区域526中相同掺杂剂的浓度。掺杂区域524、526可以各用作包括栅极电极530的晶体管的相应源极或漏极区域。
图6图示了根据一个实施例的计算装置600。计算装置600容纳有板602。计算装置600的集成电路可以包括一个或多个晶体管，这些晶体管根据本文描述的技术而受应力。板602可以包括若干组件，包含但不限于处理器604和至少一个通信芯片606。处理器604物理和电气地耦合到板602。在一些实现中，至少一个通信芯片606也物理和电气地耦合到板602。在另外的实现中，通信芯片606是处理器604的一部分。
根据其应用，计算装置600可以包括可以物理和电气耦合到板602或者可以不物理和电气耦合到板602的其它组件。这些其它组件包括但不限于易失性存储器（例如DRAM）、非易失性存储器（例如ROM）、闪存、图形处理器、数字信号处理器、密码处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、指南针、加速计、陀螺仪、扬声器、摄像机和大容量存储装置（诸如硬盘驱动器、紧凑盘（CD）、数字多功能盘（DVD）等等）。计算装置600的显示装置可以被耦合以基于与具有本文描述的特征的电路结构通信的一个或多个信号来显示图像。
通信芯片606使能够进行无线通信以便来往于计算装置600传递数据。术语“无线”及其派生词可用于描述可通过非固态介质通过使用已调制电磁辐射来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联的装置不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片606可以实现若干无线标准或协议中的任一个，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX (IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、 HSDPA+、HSUPA+、EDGE、 GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其派生，以及被指定为3G、4G、5G及更高的任何其它无线协议。计算装置600可以包括多个通信芯片606。比如，第一通信芯片606可以专用于较短程无线通信，诸如Wi-Fi和蓝牙，而第二通信芯片606可以专用于较长程无线通信，诸如GPS、EDGE、GPRS、 CDMA、WiMAX、LTE、Ev-DO及其它。
计算装置600的处理器604包括封装在处理器604内的集成电路管芯。术语“处理器”可以指的是处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以被存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。通信芯片606还包括封装在通信芯片606内的集成电路管芯。
在各种实现中，计算装置600可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码摄像机、便携式音乐播放器或数字视频记录器。在另外的实现中，计算装置600可以是处理数据的任何其他电子装置。
一些实施例可以被提供为可以包含机器可读介质的计算机程序产品或软件，所述机器可读介质上存储有指令，所述指令可用于对计算机系统（或其它电子装置）编程以执行根据一实施例的过程。机器可读介质包含用于存储或传送以机器（例如计算机）可读形式的信息的任何机构。例如，机器可读（例如计算机可读）介质包括机器（例如计算机）可读存储介质（例如只读存储器（“ROM”）、随机存取存储器（“RAM”）、磁盘存储介质、光存储介质、闪存装置等）、机器(例如计算机)可读传输介质(电、光、声或其他形式的传播信号(例如红外信号、数字信号等))等。
图7图示了以计算机系统700的示例性形式的机器的图解表示，在其中可以执行用于使机器执行本文描述的任何一种或多种方法论的指令集。在备选实施例中，机器可以连接（例如连网）到局域网（LAN）、内联网、外联网或因特网中的其它机器。机器可以在客户端-服务器网络环境下以服务器或客户端机器的资格操作，或者在对等（或分布式）网络环境下作为对等机器操作。机器可以是个人计算机（PC）、平板PC、机顶盒（STB）、个人数字助理（PDA）、蜂窝电话、万维网设施、服务器、网络路由器、交换机或桥，或者能够执行规定由该机器要采取的动作的指令集（按顺序或以其它方式）的任何机器。进一步地，虽然仅图示了单个机器，但术语“机器”也将被视为包含单独或联合执行指令集（或多个指令集）以执行本文描述的任何一种或多种方法论的机器（例如，计算机）的任何集合。
示例性计算系统700包括处理器702、主存储器704（例如只读存储器（ROM）、闪存、动态随机存取存储器（DRAM）诸如同步DRAM（SDRAM）或Rambus DRAM（RDRAM）等）、静态存储器706（例如闪存、静态随机存取存储器（SRAM）等）和辅存储器718（例如数据存储装置），它们经由总线730彼此通信。
处理器702表示一个或多个通用处理装置，诸如微处理器、中央处理单元等。更特别地，处理器702可以是复指令集计算（CISC）微处理器、缩减指令集计算机（RISC）微处理器、超长指令字（VLIW）微处理器或实现其它指令集的处理器或实现指令集组合的处理器。处理器702还可以是一个或多个专用处理装置，诸如专用集成电路（ASIC）、现场可编程门阵列（FPGA）、数字信号处理器（DSP）、网络处理器等。处理器702被配置成执行用于执行本文描述的操作的处理逻辑726。
计算系统700可进一步包括网络接口装置708。计算系统700还可以包括视频显示单元710（例如液晶显示器（LCD）、发光二极管显示器（LED）或阴极射线管（CRT））、字母数字输入装置712（例如键盘）、光标控制装置714（例如鼠标）、以及信号生成装置716（例如扬声器）。视频显示单元710可以被耦合以基于与具有本文描述的特征的电路结构通信的一个或多个信号来显示图像。
辅存储器718可以包括机器可访问存储介质(或者更具体地说，计算机可读存储介质)732，其上存储有实施本文描述的任何一种或多种方法论或功能的一个或多个指令集(例如，软件722)。软件722在其由计算机系统700执行期间也可以完全或至少部分地驻留在主存储器704和/或处理器702内，主存储器704和处理器702也构成机器可读存储介质。软件722还可以进一步经由网络接口装置708在网络720上被传送或接收。
虽然机器可访问存储介质732在示例性实施例中被显示为单个介质，但是术语“机器可读存储介质”应该被视为包括存储一个或多个指令集的单个介质或多个介质（例如集中式或分布式数据库和/或关联的高速缓存和服务器）。术语“机器可读存储介质”还将被视为包括能够存储或编码用于由机器执行并使机器执行任何一个或多个实施例的指令集的任何介质。术语“机器可读存储介质”因而应被视为包括但不限于固态存储器以及光介质和磁介质。
在一个实现中，集成电路（IC）装置包括：包含半导体晶格的缓冲层；设置在缓冲层上的鳍片结构，所述鳍片结构包括晶体管的沟道区域和晶体管的源极或漏极区域，其中应力通过缓冲层被施加在沟道区域上；晶体管的栅极结构，其中栅极结构在鳍片结构上延伸；设置在栅极结构的侧壁上的第一间隔物部分；以及邻接第一间隔物部分的第二间隔物部分。不连续线形成在所述第一间隔物部分和所述第二间隔物部分的界面处所述鳍片结构上；或者所述第二间隔物部分和所述源极或漏极区域各包括掺杂剂，其中所述第二间隔物部分中的掺杂剂浓度大于所述源极或漏极区域中的掺杂剂浓度。
在一实施例中，所述鳍片结构的表面形成所述不连续线，其中所述不连续线至少部分地限定所述第一间隔物部分下方的凹槽部分。在另一实施例中，所述鳍片结构的表面形成所述不连续线，其中所述不连续线至少部分地限定所述第二间隔物部分下方的凹槽部分。在另一实施例中，所述第二间隔物部分中的所述掺杂剂浓度大于所述源极或漏极区域中的所述掺杂剂浓度，并且所述不连续线形成在所述界面处所述鳍片结构上。
在另一实施例中，所述不连续线形成在所述第一间隔物部分和所述第二间隔物部分的界面处所述鳍片结构上，或者所述第二间隔物部分中的掺杂剂浓度大于所述源极或漏极区域中的掺杂剂浓度。在另一实施例中，所述缓冲层和鳍片结构之一包括具有第一硅对锗成分比的硅锗，所述第一硅对锗成分比不同于所述缓冲层和所述鳍片结构中另一个的第二硅对锗成分比。在另一实施例另一实施例中，所述不连续线形成凹陷的边缘，其中所述凹陷的高度至少为0.5纳米。在另一实施例中，所述第一间隔物部分和所述第二间隔物部分二者的总厚度在0.5纳米(nm)至15nm的范围内。
在另一实施例中，一种方法包括：形成晶体管的栅极结构，其中所述栅极结构在设置在包括半导体晶格的缓冲层上的鳍片结构上延伸；在所述栅极结构的侧壁上沉积第一间隔物部分；在沉积所述第一间隔物部分之后，形成邻接所述第一间隔物部分的第二间隔物部分；以及在所述鳍片结构中形成所述晶体管的源极或漏极区域。应力通过缓冲层被施加在晶体管的沟道区域上，其中不连续线形成在所述第一间隔物部分和所述第二间隔物部分的界面处所述鳍片结构上；或者第二间隔物部分和源极或漏极区域各包括掺杂剂，其中第二间隔物部分中的掺杂剂浓度大于源极或漏极区域中的掺杂剂浓度。
在一实施例中，形成源极或漏极区域包括：在沉积所述第一间隔物部分之后，在所述鳍片结构上形成掺杂外延层；以及执行从所述掺杂外延层进入所述鳍片结构的内扩散。在另一实施例中，形成源极或漏极区域包括：在形成所述第一间隔物部分之后，在所述鳍片结构上沉积掺杂玻璃材料；以及执行从所述掺杂玻璃材料进入所述鳍片结构的内扩散。在另一实施例中，所述第二间隔物部分中的所述掺杂剂浓度大于所述源极或漏极区域中的所述掺杂剂浓度，并且其中形成所述源极或漏极区域包括执行从所述掺杂材料进入所述鳍片结构的内扩散。在另一实施例中，形成源极或漏极区域还包括：在沉积所述第一间隔物部分之后，在所述鳍片结构上形成掺杂层；以及在形成所述第二间隔物部分之前，执行从所述掺杂层进入所述鳍片结构的内扩散。
在另一实施例中，形成源极或漏极区域包括：在形成所述第一间隔物部分之后和形成所述第二间隔物部分之前，执行所述鳍片结构的离子注入。在另一实施例中，形成源极或漏极区域包括：在形成所述第一间隔物部分之后和形成所述第二间隔物部分之前，执行所述鳍片结构的等离子体注入。在另一实施例中，所述缓冲层和鳍片结构之一包括具有第一硅对锗成分比的硅锗，所述第一硅对锗成分比不同于所述缓冲层和所述鳍片结构中另一个的第二硅对锗成分比。在另一实施例中，所述不连续线形成凹陷的边缘，其中所述凹陷的高度至少为0.5纳米。在另一实施例中，其中所述第一间隔物部分和所述第二间隔物部分二者的总厚度在0.5纳米(nm)至15nm的范围内。
在另一实现中，一种系统包括集成电路（IC）装置，所述IC装置包括：包含半导体晶格的缓冲层；设置在缓冲层上的鳍片结构，所述鳍片结构包括晶体管的沟道区域和晶体管的源极或漏极区域，其中应力通过缓冲层被施加在沟道区域上；晶体管的栅极结构，其中栅极结构在鳍片结构上延伸；设置在栅极结构的侧壁上的第一间隔物部分；以及邻接第一间隔物部分的第二间隔物部分。不连续线形成在所述第一间隔物部分和所述第二间隔物部分的界面处所述鳍片结构上；或者所述第二间隔物部分和所述源极或漏极区域各包括掺杂剂，其中所述第二间隔物部分中的掺杂剂浓度大于所述源极或漏极区域中的掺杂剂浓度。所述系统进一步包括耦合到IC装置的显示装置，所述显示装置基于与所述IC装置通信的信号显示图像。
在一实施例中，所述鳍片结构的表面形成所述不连续线，其中所述不连续线至少部分地限定所述第一间隔物部分下方的凹槽部分。在另一实施例中，所述鳍片结构的表面形成所述不连续线，其中所述不连续线至少部分地限定所述第二间隔物部分下方的凹槽部分。在另一实施例中，所述第二间隔物部分中的所述掺杂剂浓度大于所述源极或漏极区域中的所述掺杂剂浓度，并且所述不连续线形成在所述界面处所述鳍片结构上。
在另一实施例中，所述不连续线形成在所述第一间隔物部分和所述第二间隔物部分的界面处所述鳍片结构上，或者所述第二间隔物部分中的掺杂剂浓度大于所述源极或漏极区域中的掺杂剂浓度。在另一实施例中，所述缓冲层和鳍片结构之一包括具有第一硅对锗成分比的硅锗，所述第一硅对锗成分比不同于所述缓冲层和所述鳍片结构中另一个的第二硅对锗成分比。在另一实施例中，所述不连续线形成凹陷的边缘，其中所述凹陷的高度至少为0.5纳米。在另一实施例中，所述第一间隔物部分和所述第二间隔物部分二者的总厚度在0.5纳米(nm)至15nm的范围内。
本文描述了用于促进晶体管中应力的技术和架构。在以上描述中，为了说明的目的，阐述了大量特定细节，以便提供对某些实施例的透彻理解。然而，对本领域技术人员将显而易见的是，某些实施例在没有这些特定细节的情况下也能实施。在其它实例中，结构和装置以框图形式示出，以便避免使描述模糊不清。
说明书中提到“一个实施例”或“一实施例”是指结合该实施例描述的特定特征、结构或特性被包含在本发明的至少一个实施例中。在说明书各处出现的短语“在一个实施例中”不一定全都指的是同一实施例。
本文中的详细描述中的一些部分按照对计算机存储器内的数据位的运算的符号表示以及算法来呈现。这些算法描述和表示是计算领域的技术人员所使用的来最有效地将它们工作的实质传达给本领域技术人员的手段。算法在此并且一般地说被视为是得到期望结果的步骤的自洽的序列。这些步骤是需要物理量的物理操控的步骤。通常，尽管不是必需的，这些量采取能够被存储、转移、组合、比较以及以其它方式操控的电信号或磁信号的形式。主要是出于通常的使用的原因，有时将这些信号称为位、值、元素、符号、字符、项、数字等被证明是方便的。
然而，应当记住的是，所有这些以及类似的术语都将与适当的物理量关联，并且仅仅是适用于这些量的方便标签。除非特别声明，否则根据本文讨论显然的是，要认识到，在说明书通篇中利用诸如“处理”或“计算”或“演算”或“确定”或“显示”等术语的讨论指的是计算机系统或类似的电子计算装置的动作和过程，该计算机系统或类似的电子计算装置将计算机系统的寄存器和存储器内表示为物理（电子）量的数据操控并变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储、传输或显示装置内的物理量的其它数据。
某些实施例还涉及用于执行本文的操作的设备。此设备可以专门为所需目的而构造，或者它可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以被存储在计算机可读存储介质上，诸如但不限于包括下列各项的任何类型的盘：软盘、光盘、CD-ROM以及磁光盘、只读存储器（ROM）、随机存取存储器（RAM）诸如动态RAM（DRAM）、EPROM、EEPROM、磁卡或光卡、或者适合于存储电指令并耦合到计算机系统总线的任何类型的介质。
本文呈现的算法和显示不是固有地涉及任何特定计算机或其它设备。各种通用系统可以与根据本文教导的程序一起使用，或者可证明构造更专业化设备以执行所需的方法步骤是方便的。各种这些系统的所需结构将根据本文的描述而显现。此外，某些实施例未参考任何特定编程语言来进行描述。将认识到，可以使用各种编程语言来实现本文所描述的此类实施例的教导。
除了本文所描述的内容，可以在不脱离所公开实施例及其实现的范围的情况下，对它们进行各种修改。因此，本文的图示和示例应该被视为说明性的，而非约束性意义。本发明的范围应该仅仅通过参考如下权利要求书来衡量。

Claims (25)

1.一种集成电路（IC）装置，包括：
含有半导体晶格的缓冲层；
设置在所述缓冲层上的鳍片结构，所述鳍片结构包括晶体管的沟道区域和所述晶体管的源极或漏极区域，其中应力通过所述缓冲层被施加在所述沟道区域上；
所述晶体管的栅极结构，其中所述栅极结构在所述鳍片结构上延伸；
设置在所述栅极结构的侧壁上的第一间隔物部分；以及
邻接所述第一间隔物部分的第二间隔物部分，其中：
不连续线形成在所述第一间隔物部分和所述第二间隔物部分的界面处所述鳍片结构上；或者
所述第二间隔物部分和所述源极或漏极区域各包括掺杂剂，其中所述第二间隔物部分中的掺杂剂浓度大于所述源极或漏极区域中的掺杂剂浓度。
2.如权利要求1所述的IC装置，其中所述鳍片结构的表面形成所述不连续线，其中所述不连续线至少部分地限定所述第一间隔物部分下方的凹槽部分。
3.如权利要求1所述的IC装置，其中所述鳍片结构的表面形成所述不连续线，其中所述不连续线至少部分地限定所述第二间隔物部分下方的凹槽部分。
4.如权利要求1所述的IC装置，其中所述第二间隔物部分中的所述掺杂剂浓度大于所述源极或漏极区域中的所述掺杂剂浓度，并且所述不连续线形成在所述界面处所述鳍片结构上。
5.如权利要求1所述的IC装置，其中所述不连续线形成在所述第一间隔物部分和所述第二间隔物部分的所述界面处所述鳍片结构上，或者所述第二间隔物部分中的掺杂剂浓度大于所述源极或漏极区域中的所述掺杂剂浓度。
6.如权利要求1所述的IC装置，其中所述缓冲层和所述鳍片结构之一包括具有第一硅对锗成分比的硅锗，所述第一硅对锗成分比不同于所述缓冲层和所述鳍片结构中另一个的第二硅对锗成分比。
7.如权利要求1所述的IC装置，其中所述不连续线形成凹陷的边缘，其中所述凹陷的高度至少为0.5纳米。
8.如权利要求1所述的IC装置，其中所述第一间隔物部分和所述第二间隔物部分二者的总厚度在0.5纳米(nm)至15nm的范围内。
9.一种方法，包括：
形成晶体管的栅极结构，其中所述栅极结构在设置在包括半导体晶格的缓冲层上的鳍片结构上延伸；
在所述栅极结构的侧壁上沉积第一间隔物部分；
在沉积所述第一间隔物部分之后，形成邻接所述第一间隔物部分的第二间隔物部分；以及
在所述鳍片结构中形成所述晶体管的源极或漏极区域，其中应力通过所述缓冲层被施加在所述晶体管的沟道区域上，其中：
不连续线形成在所述第一间隔物部分和所述第二间隔物部分的界面处所述鳍片结构上；或者
所述第二间隔物部分和所述源极或漏极区域各包括掺杂剂，其中所述第二间隔物部分中的掺杂剂浓度大于所述源极或漏极区域中的掺杂剂浓度。
10. 如权利要求9所述的方法，其中形成所述源极或漏极区域包括：
在沉积所述第一间隔物部分之后，在所述鳍片结构上形成掺杂外延层；以及
执行从所述掺杂外延层进入所述鳍片结构的内扩散。
11. 如权利要求9所述的方法，其中形成所述源极或漏极区域包括：
在形成所述第一间隔物部分之后，在所述鳍片结构上沉积掺杂玻璃材料；以及
执行从所述掺杂玻璃材料进入所述鳍片结构的内扩散。
12.如权利要求9所述的方法，其中所述第二间隔物部分中的所述掺杂剂浓度大于所述源极或漏极区域中的所述掺杂剂浓度，并且其中形成所述源极或漏极区域包括执行从所述掺杂材料进入所述鳍片结构的内扩散。
13. 如权利要求12所述的方法，其中形成所述源极或漏极区域进一步包括：
在沉积所述第一间隔物部分之后，在所述鳍片结构上形成掺杂层；以及
在形成所述第二间隔物部分之前，执行从所述掺杂层进入所述鳍片结构的内扩散。
14.如权利要求9所述的方法，其中形成所述源极或漏极区域包括：
在形成所述第一间隔物部分之后和形成所述第二间隔物部分之前，执行所述鳍片结构的离子注入。
15.如权利要求9所述的方法，其中形成所述源极或漏极区域包括：
在形成所述第一间隔物部分之后和形成所述第二间隔物部分之前，执行所述鳍片结构的等离子体注入。
16.如权利要求9所述的方法，其中所述缓冲层和所述鳍片结构之一包括具有第一硅对锗成分比的硅锗，所述第一硅对锗成分比不同于所述缓冲层和所述鳍片结构中另一个的第二硅对锗成分比。
17.如权利要求9所述的方法，其中所述不连续线形成凹陷的边缘，其中所述凹陷的高度至少为0.5纳米。
18.如权利要求9所述的方法，其中所述第一间隔物部分和所述第二间隔物部分二者的总厚度在0.5纳米(nm)至15nm的范围内。
19.一种系统，包括：
集成电路（IC）装置，所述集成电路（IC）装置包括：
含有半导体晶格的缓冲层；
设置在所述缓冲层上的鳍片结构，所述鳍片结构包括晶体管的沟道区域和所述晶体管的源极或漏极区域，其中应力通过所述缓冲层被施加在所述沟道区域上；
所述晶体管的栅极结构，其中所述栅极结构在所述鳍片结构上延伸；
设置在所述栅极结构的侧壁上的第一间隔物部分；以及
邻接所述第一间隔物部分的第二间隔物部分，其中：
不连续线形成在所述第一间隔物部分和所述第二间隔物部分的界面处所述鳍片结构上；或者
所述第二间隔物部分和所述源极或漏极区域各包括掺杂剂，其中所述第二间隔物部分中的掺杂剂浓度大于所述源极或漏极区域中的掺杂剂浓度；以及
耦合到所述IC装置的显示装置，所述显示装置基于与所述IC装置通信的信号显示图像。
20.如权利要求19所述的系统，其中所述鳍片结构的表面形成所述不连续线，其中所述不连续线至少部分地限定所述第一间隔物部分下方的凹槽部分。
21.如权利要求19所述的系统，其中所述鳍片结构的表面形成所述不连续线，其中所述不连续线至少部分地限定所述第二间隔物部分下方的凹槽部分。
22.如权利要求19所述的系统，其中所述第二间隔物部分中的所述掺杂剂浓度大于所述源极或漏极区域中的所述掺杂剂浓度，并且所述不连续线形成在所述界面处所述鳍片结构上。
23.如权利要求19所述的系统，其中所述不连续线形成在所述第一间隔物部分和所述第二间隔物部分的所述界面处所述鳍片结构上，或者所述第二间隔物部分中的掺杂剂浓度大于所述源极或漏极区域中的掺杂剂浓度。
24.如权利要求19所述的系统，其中所述缓冲层和所述鳍片结构之一包括具有第一硅对锗成分比的硅锗，所述第一硅对锗成分比不同于所述缓冲层和所述鳍片结构中另一个的第二硅对锗成分比。
25.如权利要求19所述的系统，其中所述不连续线形成凹陷的边缘，其中所述凹陷的高度至少为0.5纳米。
CN201780094469.8A 2017-09-29 2017-09-29 提供晶体管的受应力沟道的装置、方法和系统 Pending CN111033756A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/054624 WO2019066970A1 (en) 2017-09-29 2017-09-29 DEVICE, METHOD AND SYSTEM FOR SUPPLYING CONSTANT CHANNEL OF TRANSISTOR

Publications (1)

Publication Number Publication Date
CN111033756A true CN111033756A (zh) 2020-04-17

Family

ID=65903294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094469.8A Pending CN111033756A (zh) 2017-09-29 2017-09-29 提供晶体管的受应力沟道的装置、方法和系统

Country Status (5)

Country Link
US (2) US11557676B2 (zh)
CN (1) CN111033756A (zh)
DE (1) DE112017008124T5 (zh)
TW (1) TWI774815B (zh)
WO (1) WO2019066970A1 (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118783B2 (en) * 2002-06-26 2006-10-10 Micron Technology, Inc. Methods and apparatus for vapor processing of micro-device workpieces
US7176522B2 (en) * 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof
US8394710B2 (en) * 2010-06-21 2013-03-12 International Business Machines Corporation Semiconductor devices fabricated by doped material layer as dopant source
US8432002B2 (en) * 2011-06-28 2013-04-30 International Business Machines Corporation Method and structure for low resistive source and drain regions in a replacement metal gate process flow
US8624326B2 (en) * 2011-10-20 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
CN103378129B (zh) * 2012-04-19 2016-03-23 中国科学院微电子研究所 一种半导体结构及其制造方法
US20140252500A1 (en) * 2013-03-08 2014-09-11 International Business Machines Corporation Sacrificial replacement extension layer to obtain abrupt doping profile
US9252233B2 (en) 2014-03-12 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap offset spacer in FinFET structure
KR102178831B1 (ko) * 2014-03-13 2020-11-13 삼성전자 주식회사 스트레서를 갖는 반도체 소자 형성 방법 및 관련된 소자
US9431539B2 (en) * 2014-10-10 2016-08-30 Globalfoundries Inc. Dual-strained nanowire and FinFET devices with dielectric isolation
US10269968B2 (en) * 2015-06-03 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
US9601621B1 (en) 2015-08-25 2017-03-21 International Business Machines Corporation Semiconductor device including dual spacer and uniform epitaxial buffer interface of embedded SiGe source/drain
KR102427596B1 (ko) 2015-09-03 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10032873B2 (en) * 2015-09-15 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US9484412B1 (en) * 2015-09-23 2016-11-01 International Business Machines Corporation Strained silicon—germanium integrated circuit with inversion capacitance enhancement and method to fabricate same
US9490332B1 (en) * 2015-10-21 2016-11-08 International Business Machines Corporation Atomic layer doping and spacer engineering for reduced external resistance in finFETs
US9761720B2 (en) 2015-11-30 2017-09-12 Globalfoundries Inc. Replacement body FinFET for improved junction profile with gate self-aligned junctions
US9685334B1 (en) * 2016-04-21 2017-06-20 Globalfoundries Inc. Methods of forming semiconductor fin with carbon dopant for diffusion control
CN107958873B (zh) * 2016-10-18 2020-11-27 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法

Also Published As

Publication number Publication date
DE112017008124T5 (de) 2020-08-20
TWI774815B (zh) 2022-08-21
WO2019066970A1 (en) 2019-04-04
US20230111329A1 (en) 2023-04-13
US20210083117A1 (en) 2021-03-18
TW201924059A (zh) 2019-06-16
US11557676B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
US9490320B2 (en) Uniaxially strained nanowire structure
US11139296B2 (en) CMOS circuit with vertically oriented n-type transistor and method of providing same
US8710490B2 (en) Semiconductor device having germanium active layer with underlying parasitic leakage barrier layer
US11476334B2 (en) Silicide structure of an integrated transistor device and method of providing same
US11640984B2 (en) Transistor device with (anti)ferroelectric spacer structures
US11569233B2 (en) Techniques and mechanisms for operation of stacked transistors
TWI816689B (zh) 用於增進ｎｍｏｓ電晶體中通道應力的裝置、方法及系統
US11444204B2 (en) Transistor device with channel recess structure and method of providing same
US20230111329A1 (en) Device, method and system to provide a stressed channel of a transistor
US11616130B2 (en) Transistor device with variously conformal gate dielectric layers
US11101377B2 (en) Transistor device with heterogeneous channel structure bodies and method of providing same
US20200227556A1 (en) Device, method and system for imposing transistor channel stress with an insulation structure
US10468489B2 (en) Isolation structures for an integrated circuit element and method of making same
US11355621B2 (en) Non-planar semiconductor device including a replacement channel structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination