CN111029295A - 一种具有浅沟槽隔离的soi结构及制备方法 - Google Patents

一种具有浅沟槽隔离的soi结构及制备方法 Download PDF

Info

Publication number
CN111029295A
CN111029295A CN201911126992.1A CN201911126992A CN111029295A CN 111029295 A CN111029295 A CN 111029295A CN 201911126992 A CN201911126992 A CN 201911126992A CN 111029295 A CN111029295 A CN 111029295A
Authority
CN
China
Prior art keywords
trench
isolation
groove
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911126992.1A
Other languages
English (en)
Other versions
CN111029295B (zh
Inventor
陈张发
曾绍海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201911126992.1A priority Critical patent/CN111029295B/zh
Publication of CN111029295A publication Critical patent/CN111029295A/zh
Application granted granted Critical
Publication of CN111029295B publication Critical patent/CN111029295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开的一种具有浅沟槽隔离的SOI结构，包括衬底和位于衬底中的浅沟槽隔离，所述浅沟槽隔离包括位于衬底中的沟槽和填充在沟槽中的绝缘层；其中，所述沟槽包括M个沟槽子单元，每个沟槽子单元对应一个器件区域，所述沟槽子单元为V型槽，所述器件区域位于V型槽顶部，所述沟槽子单元将器件区域与所述衬底隔离。本发明提供的一种具有浅沟槽隔离的SOI结构及制备方法，在体硅中实现局部全隔离，从而避免现有技术中SOI制备过程中对顶层器件层的影响。

Description

一种具有浅沟槽隔离的SOI结构及制备方法
技术领域
本发明涉及集成电路制造领域，具体涉及一种具有浅沟槽隔离的SOI结构及制备方法。
背景技术
随着集成电路制造技术的发展，器件中闩锁效应和短沟道效应等问题逐渐凸显，并成为技术发展的瓶颈。此时，SOI(绝缘体上硅)技术由于其独特结构可以有效解决当前集成电路制造过程中的问题。SOI材料是一种多层半导体材料，在顶层硅和背衬底之间引入一层绝缘层，一般为二氧化硅。SOI材料可实现元器件层和衬底层的有效隔离，从而彻底消除体硅CMOS器件中的寄生闩锁效应。并且SOI材料由于隔离了体硅衬底，因此具有较低的器件电容，从而降低器件功耗。SOI材料还可以改善热载流子效应、提高抗辐照性能等。SOI材料具备的独特优势使其在集成电路制造中得到大规模应用。
SOI材料由于需要在器件层和衬底层之间引入绝缘层，因此SOI的制造技术具有一定难度。目前较成熟的方法主要有以下三种：
1.SIMOX(氧注入隔离工艺)，该工艺首先通过氧离子注入机将大剂量的氧离子注入到衬底硅片中。然后在高温下退火使注入的氧离子和周围的硅原子发生发应，从而形成二氧化硅。最终形成顶层器件层硅，二氧化硅，衬底硅三明治结构，实现绝缘体上硅工艺。
2.直接键合技术，该技术首先在室温下将其中的一片晶圆热氧化形成氧化层，然后与另一片未氧化的晶圆键合。然后用退火炉以增强强度并修复减少键合界面处的缺陷。最后采用化学机械抛光技术减薄其中一个晶圆以达到所需要的厚度，实现特定厚度的绝缘体上硅。
3.智能剥离工艺，该工艺首先在一片晶圆上注入氢离子，然后和另一片表面氧化的晶圆低温键合。下一步将键合片在低温下退火，使注氢的晶圆在氢分布峰值处分裂，最后通过高温退火和抛光的工艺使顶层硅损伤修复，最终形成绝缘体上硅结构。
上述SOI的制造工艺中，使用注入方法会在顶层硅中引入缺陷，虽然后期经过退火，但内部缺陷无法完全消除，在后期制作器件过程中对器件性能产生不良影响；通过键合工艺，步骤复杂，工艺成本高。因此寻找一种更简单、并且不会对顶层硅造成损伤的SOI工艺，在集成电路制造过程中有一定的经济价值和实用价值。
发明内容
本发明所要解决的技术问题为提供一种具有浅沟槽隔离的SOI结构及制备方法，在体硅中实现局部全隔离，从而避免现有技术中SOI制备过程中对顶层器件层的影响。
为了实现上述目的，本发明采用如下技术方案：一种具有浅沟槽隔离的SOI结构，包括衬底和位于衬底中的浅沟槽隔离，所述浅沟槽隔离包括位于衬底中的沟槽和填充在沟槽中的绝缘层；
其中，所述沟槽包括M个沟槽子单元，每个沟槽子单元对应一个器件区域，所述沟槽子单元为V型槽，所述器件区域位于V型槽顶部，所述沟槽子单元将器件区域与所述衬底隔离；M为大于0的正整数。
进一步地，所述V型槽包括两条隔离槽，同一个V型槽中的两条隔离槽的底部不接触。
进一步地，所述V型槽包括两条隔离槽，同一个V型槽中的两条隔离槽的底部完全接触或者部分接触。
进一步地，所述V型槽包括两条隔离槽，且每条隔离槽中各处的宽度相等。
进一步地，所述绝缘层包括氧化硅绝缘层。
一种制备具有浅沟槽隔离的SOI结构的方法，包括如下步骤：
S01：在衬底上沉积掩膜层；
S02：通过刻蚀工艺在掩膜层上形成开口；
S03：沿着所述开口刻蚀出位于所述衬底中的沟槽，在所述沟槽中填充绝缘层；其中，所述沟槽包括M个沟槽子单元，每个沟槽子单元对应一个器件区域，所述沟槽子单元为V型槽，所述器件区域位于V型槽顶部，所述沟槽子单元将器件区域与所述衬底隔离；M为大于0的正整数。
进一步地，所述衬底为硅衬底，所述步骤S03采用硅热氧化工艺在沟槽中形成氧化硅绝缘层。
进一步地，所述V型槽包括两条隔离槽，且步骤S03具体包括：
S031：沿着所述开口刻蚀出M个沟槽子单元中倾斜方向相同的其中一条隔离槽；
S032：在S031刻蚀出的隔离槽中填充绝缘层；
S033：沿着所述开口刻蚀出M个沟槽子单元中倾斜方向相同的另外一条隔离槽；
S032：在S033刻蚀出的隔离槽中填充绝缘层。
进一步地，所述V型槽包括两条隔离槽，且步骤S03具体包括：
T031：沿着所述开口刻蚀出M个沟槽子单元中倾斜方向相同的其中一条隔离槽；
T032：沿着所述开口刻蚀出M个沟槽子单元中倾斜方向相同的另外一条隔离槽；
T033：在上述刻蚀出的隔离槽中填充绝缘层。
进一步地，所述M个沟槽子单元中倾斜方向相同的隔离槽相互平行。
本发明的优点在于实现具有STI功能的SOI制作，相对已有的SOI技术，本发明结构不仅具有SOI的优势，有效抑制闩锁效应和短沟道效应等；而且制备工艺简单，不会在顶层器件层中引入损伤，保持了器件区域单晶硅的晶格完整性。本发明中结构引入浅沟槽隔离，从而实现器件的全隔离。本发明的制作方法可在体硅上实现局部全隔离，隔离尺寸可根据需求设计，因此在制作过程中有一定灵活性。
附图说明
附图1为实施例1中形成的沟槽；
附图2为实施例1中形成的具有浅沟槽隔离的SOI结构；
附图3为实施例2中形成的具有浅沟槽隔离的SOI结构。
图中：301衬底硅，302氮化硅层，303氧化硅层，304隔离槽，305隔离槽，404氧化硅绝缘层，501衬底，502掩膜层Ⅱ，503掩膜层Ⅰ，504隔离槽，505隔离槽，506隔离槽，507隔离槽，508隔离槽，509隔离槽。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
一种具有浅沟槽隔离的SOI结构，包括衬底和位于衬底中的浅沟槽隔离，浅沟槽隔离包括位于衬底中的沟槽和填充在沟槽中的绝缘层；其中，沟槽包括M个沟槽子单元，每个沟槽子单元对应一个器件区域，沟槽子单元为V型槽，器件区域位于V型槽顶部，沟槽子单元将器件区域与衬底隔离；M为大于0的正整数。本发明中位于沟槽下方的衬底即为SOI结构中的衬底，位于沟槽中的绝缘层即为SOI结构中器件区域和衬底之间的绝缘层。本发明在体硅中通过浅沟槽隔离可以直接实现SOI结构。值得说明的是，本发明具体实施方式中重点介绍的为V型槽结构，在实际完整的SOI结构中，衬底与器件区域不仅仅通过V型槽结构进行隔离，在V型槽的周围还会有孔状、曲面状等等的绝缘层结构，从而确保器件区域和衬底完全隔离开。因此，本发明中最终形成的SOI结构的整体图可以为锥形结构隔离或者V型三维结构隔离等等。以下实施方式用于重点介绍V型槽的形成过程，其余方向上的隔离可以采用现有技术中的隔离方式进行。
本发明中掩膜层具体可以为氧化硅层和氮化硅层的组合，也可以为现有技术中其他掩膜层，且掩膜层的厚度根据具体器件及制作工艺进行设定。
本发明中每一个V型槽包括两条隔离槽，同一个V型槽中的两条隔离槽的底部在衬底中可以接触，也可以不接触。当两条隔离槽在衬底中不接触时，即同一个V型槽中的两条隔离槽的底部之间的距离大于0。当两条隔离槽在衬底中接触时，可以完全接触，也可以不完全接触；其中，完全接触指的是两条隔离槽的底部在水平方向(隔离槽宽度方向上)完全重合；不完全接触指的是两条隔离槽的底部在水平方向(隔离槽宽度方向上)仅仅部分重合。为了形成V型槽，同一V型槽中的两条隔离槽必然是相对倾斜的，其倾斜角度可以相同，也可以不相同。因此，本发明中同一V型槽中两条隔离槽只需要相对倾斜即可，其倾斜的角度，以及两者之间的相对宽度和位置可以根据器件区域进行具体设置；同时本发明中相邻的两个V型槽的距离以及相对位置也可以根据器件区域在衬底上的布局进行具体设置。优选地，为了使得V型槽刻蚀过程能够快速进行，可以设置每条隔离槽中各处的宽度相等，在功能上，隔离槽的宽度是否处处相等并不影响其隔离功能。
本发明中V型槽中两条隔离槽的深度以及相对位置可以根据器件的大小进行自由设定，这也是本发明的优势之一，本发明中SOI结构可以调节器件区域的尺寸，主要是通过改变V型槽中两条隔离槽的倾斜角度或者改变V型槽中一种隔离槽的相对距离。
本发明提供的一种制备具有浅沟槽隔离的SOI结构的方法，包括如下步骤：
S01：在衬底上沉积掩膜层；
S02：通过刻蚀工艺在掩膜层上形成开口；
S03：沿着开口刻蚀出位于衬底中的沟槽，在沟槽中填充绝缘层；其中，沟槽包括M个沟槽子单元，每个沟槽子单元对应一个器件区域，沟槽子单元为V型槽，器件区域位于V型槽顶部，沟槽子单元将器件区域与衬底隔离；M为大于0的正整数。本发明中位于沟槽下方的衬底即为SOI结构中的衬底，位于沟槽中的绝缘层即为SOI结构中器件区域和衬底之间的绝缘层。本发明在体硅中通过浅沟槽隔离可以直接实现SOI结构。
本发明中在V型槽中填充的绝缘层可以包括氧化硅绝缘层，填充氧化硅的工艺可以是硅热氧化工艺，也可以是填充氧化硅的其他工艺。本发明中衬底优选为硅衬底，硅热氧化工艺在高温氧气氛围中，氧化硅绝缘层只会形成在硅衬底上，由于硅片表面已经生长了掩膜层，因此针对V型槽内热氧化生长氧化硅时，硅片表面被掩膜层覆盖的部分不会生长氧化硅绝缘层。该步骤的主要目的是在刻蚀的斜孔中填充氧化硅绝缘层，对具体填充方法不作限定，也可延伸到不仅仅填充氧化硅，也可以是其他具有电隔离特点的物质。
本发明中V型槽包括两条隔离槽，包括两种刻蚀填充方式，其中一种为：
S031：沿着步骤S02形成的开口刻蚀出M个沟槽子单元中倾斜方向相同的其中一条隔离槽；其中，倾斜方向相同的隔离槽的倾斜角度可以相同，也可以不相同。
S032：在S031刻蚀出的隔离槽中填充绝缘层；
S033：沿着步骤S02形成的开口刻蚀出M个沟槽子单元中倾斜方向相同的另外一条隔离槽；其中，倾斜方向相同的隔离槽的倾斜角度可以相同，也可以不相同。
S032：在S033刻蚀出的隔离槽中填充绝缘层。
另外一种刻蚀填充方法为：
T031：沿着开口刻蚀出M个沟槽子单元中倾斜方向相同的其中一条隔离槽；其中，倾斜方向相同的隔离槽的倾斜角度可以相同，也可以不相同。
T032：沿着开口刻蚀出M个沟槽子单元中倾斜方向相同的另外一条隔离槽；其中，倾斜方向相同的隔离槽的倾斜角度可以相同，也可以不相同。
T033：在上述刻蚀出的隔离槽中填充绝缘层。
以下通过两个具体实施例对本发明进行进一步解释：
实施例1
本实施例提供的一种制备具有浅沟槽隔离的SOI结构的方法，包括如下步骤：
S01：如附图1所示，在衬底硅301上，通过CVD、RTO或炉管热氧化等长膜工艺生长氧化硅层303，其厚度为30nm，然后再生长氮化硅层302，氮化硅层的厚度为100nm。其中，氧化硅层303和氮化硅层302均为掩膜层。
S02：通过光刻和刻蚀工艺在氮化硅层302上开特定尺寸的孔，孔径为20nm。
S03：通过进一步刻蚀的方法在衬底硅301上刻出一系列平行的隔离槽304，隔离槽304的倾斜角度为10°，隔离槽304宽度为20nm，隔离槽304长度为200nm。然后再通过刻蚀工艺在衬底硅301上刻出另一组一系列平行的隔离槽305，隔离槽305的倾斜角度为-10°，隔离槽305宽度为20nm，隔离槽305长度为200nm。上述刻蚀方法刻蚀出的隔离槽共同组成3个V型槽，其具体形状如附图1所示。
之后，在去胶设备中去除硅片表面的光刻胶。然后在快速退火设备中，在氧气环境下，在1200℃高温条件下，生长氧化硅绝缘层。经过大约1分钟，氧化硅绝缘层即可填满隔离槽304和隔离槽305，完成填充工艺。最后形成填充在V型槽中的氧化硅绝缘层。具体结构如附图2所示，隔离槽304和隔离槽305中已经填满氧化硅绝缘层。通过上述生长工艺生长的氧化硅绝缘层只会生长在沟槽中，且氧化硅绝缘层在沟槽中的填充程度，可以具体通过上述生长工艺的时间等因素进行控制。
除了上述刻蚀填充方式，本实施例还可以采用另外一种刻蚀填充方式：
通过进一步刻蚀的方法在衬底硅301上刻出一系列平行的隔离槽304，隔离槽304的倾斜角度为10°，隔离槽304宽度为20nm，隔离槽304长度为200nm。通过去胶设备将硅片表面的光刻胶去除，然后将刻蚀出一系列平行的隔离槽的硅片放入快速退火设备中，在氧气环境下，在1200℃高温条件下，生长氧化硅绝缘层。经过大约1分钟，氧化硅绝缘层404即可填满隔离槽304，完成其中一条隔离槽的刻蚀填充工艺。
然后再通过刻蚀的方法在衬底硅301上刻出一系列平行的隔离槽305，隔离槽305的倾斜角度为-10°，隔离槽305宽度为20nm，隔离槽305长度为200nm。将刻蚀出一系列平行的隔离槽305的硅片放入快速退火设备中，在氧气环境下，在1200℃高温条件下，生长氧化硅绝缘层。经过大约1分钟，氧化硅绝缘层404即可填满隔离槽305，完成另外一条隔离槽的刻蚀填充工艺。即可形成位于3个V型槽中的氧化硅绝缘层。
本实施例中形成的3个V型槽分别对应3个器件区域，且器件区域位于V型槽的顶部，附图1中3个V型槽彼此相邻，且V型槽中两条隔离槽的倾斜角度相同，并在衬底中接触。
实施例2
如附图3所示，本实施例提供的一种具有浅沟槽隔离的SOI结构500，包括衬底501、掩膜层Ⅰ503、掩膜层Ⅱ502和浅沟槽隔离，其中，掩膜层Ⅰ503位于衬底501的上方，掩膜层Ⅱ502位于掩膜层Ⅰ503的上方，浅沟槽隔离包括贯穿掩膜层Ⅱ502和掩膜层Ⅰ503，并延伸至衬底501中的沟槽，以及填充在沟槽中的绝缘层(图中未显示)，其中，沟槽包括M个沟槽子单元，每个沟槽子单元对应一个器件区域，沟槽子单元为V型槽，器件区域位于V型槽顶部。附图3中掩膜层Ⅰ和掩膜层Ⅱ均为掩膜层，只在刻蚀沟槽的过程中起作用，在后续形成SOI结构之后可以将其去除，附图3为未去除时的示意图。
本发明中V型槽的具体结构可以根据器件制造尺寸的需要设计不同倾斜角度的V型槽，如附图3中第一个V型槽中的隔离槽508和隔离槽509，其倾斜角度相同，且在衬底中隔离槽508和隔离槽509的底部部分接触；如附图3中第二个V型槽中的隔离槽507和隔离槽506，其倾斜角度相同，且在衬底中隔离槽508和隔离槽509的底部不接触，具有一定的距离；如附图3中第三个V型槽中的隔离槽505和隔离槽504，其倾斜角度相同，且在衬底中隔离槽505和隔离槽504的底部完全接触。除此以外，本发明中同一V型槽中两条隔离槽的倾斜角度也可以不相同。
结合附图3可知，本发明中通过调节同一V型槽中两条隔离槽的倾斜角度以及相对宽度，即可调节器件区域的尺寸。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (10)

1.一种具有浅沟槽隔离的SOI结构，其特征在于，包括衬底和位于衬底中的浅沟槽隔离，所述浅沟槽隔离包括位于衬底中的沟槽和填充在沟槽中的绝缘层；
其中，所述沟槽包括M个沟槽子单元，每个沟槽子单元对应一个器件区域，所述沟槽子单元为V型槽，所述器件区域位于V型槽顶部，所述沟槽子单元将器件区域与所述衬底隔离；M为大于0的正整数。
2.根据权利要求1所述的一种具有浅沟槽隔离的SOI结构，其特征在于，所述V型槽包括两条隔离槽，同一个V型槽中的两条隔离槽的底部不接触。
3.根据权利要求1所述的一种具有浅沟槽隔离的SOI结构，其特征在于，所述V型槽包括两条隔离槽，同一个V型槽中的两条隔离槽的底部完全接触或者部分接触。
4.根据权利要求1所述的一种具有浅沟槽隔离的SOI结构，其特征在于，所述V型槽包括两条隔离槽，且每条隔离槽中各处的宽度相等。
5.根据权利要求1所述的一种具有浅沟槽隔离的SOI结构，其特征在于，所述绝缘层包括氧化硅绝缘层。
6.一种制备具有浅沟槽隔离的SOI结构的方法，其特征在于，包括如下步骤：
S01：在衬底上沉积掩膜层；
S02：通过刻蚀工艺在掩膜层上形成开口；
S03：沿着所述开口刻蚀出位于所述衬底中的沟槽，在所述沟槽中填充绝缘层；其中，所述沟槽包括M个沟槽子单元，每个沟槽子单元对应一个器件区域，所述沟槽子单元为V型槽，所述器件区域位于V型槽顶部，所述沟槽子单元将器件区域与所述衬底隔离；M为大于0的正整数。
7.根据权利要求6所述的一种制备具有浅沟槽隔离的SOI结构的方法，其特征在于，所述衬底为硅衬底，所述步骤S03采用硅热氧化工艺在沟槽中形成氧化硅绝缘层。
8.根据权利要求6所述的一种制备具有浅沟槽隔离的SOI结构的方法，其特征在于，所述V型槽包括两条隔离槽，且步骤S03具体包括：
S031：沿着所述开口刻蚀出M个沟槽子单元中倾斜方向相同的其中一条隔离槽；
S032：在S031刻蚀出的隔离槽中填充绝缘层；
S033：沿着所述开口刻蚀出M个沟槽子单元中倾斜方向相同的另外一条隔离槽；
S032：在S033刻蚀出的隔离槽中填充绝缘层。
9.根据权利要求6所述的一种制备具有浅沟槽隔离的SOI结构的方法，其特征在于，所述V型槽包括两条隔离槽，且步骤S03具体包括：
T031：沿着所述开口刻蚀出M个沟槽子单元中倾斜方向相同的其中一条隔离槽；
T032：沿着所述开口刻蚀出M个沟槽子单元中倾斜方向相同的另外一条隔离槽；
T033：在上述刻蚀出的隔离槽中填充绝缘层。
10.根据权利要求8或9所述的一种制备具有浅沟槽隔离的SOI结构的方法，其特征在于，所述M个沟槽子单元中倾斜方向相同的隔离槽相互平行。
CN201911126992.1A 2019-11-18 2019-11-18 一种具有浅沟槽隔离的soi结构及制备方法 Active CN111029295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911126992.1A CN111029295B (zh) 2019-11-18 2019-11-18 一种具有浅沟槽隔离的soi结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911126992.1A CN111029295B (zh) 2019-11-18 2019-11-18 一种具有浅沟槽隔离的soi结构及制备方法

Publications (2)

Publication Number Publication Date
CN111029295A true CN111029295A (zh) 2020-04-17
CN111029295B CN111029295B (zh) 2023-09-05

Family

ID=70200365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911126992.1A Active CN111029295B (zh) 2019-11-18 2019-11-18 一种具有浅沟槽隔离的soi结构及制备方法

Country Status (1)

Country Link
CN (1) CN111029295B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110108850A1 (en) * 2009-10-30 2011-05-12 Imec Method of manufacturing an integrated semiconductor substrate structure
CN102646622A (zh) * 2011-02-21 2012-08-22 中国科学院微电子研究所 半导体衬底隔离的形成方法
CN103531523A (zh) * 2013-10-30 2014-01-22 上海华力微电子有限公司 浅沟槽隔离结构制备方法
CN104900594A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 非易失性存储器件的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110108850A1 (en) * 2009-10-30 2011-05-12 Imec Method of manufacturing an integrated semiconductor substrate structure
CN102646622A (zh) * 2011-02-21 2012-08-22 中国科学院微电子研究所 半导体衬底隔离的形成方法
CN103531523A (zh) * 2013-10-30 2014-01-22 上海华力微电子有限公司 浅沟槽隔离结构制备方法
CN104900594A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 非易失性存储器件的形成方法

Also Published As

Publication number Publication date
CN111029295B (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
JP3698359B2 (ja) Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法
US9275910B2 (en) Semiconductor-on-insulator structure and method of fabricating the same
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
US7101772B2 (en) Means for forming SOI
US4851078A (en) Dielectric isolation process using double wafer bonding
CN100378917C (zh) 制造应变含硅混合衬底的方法以及含硅混合衬底
US20070281439A1 (en) Techniques for Layer Transfer Processing
US7399680B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
JP2006041526A5 (zh)
KR20140019350A (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
JPH11145436A (ja) 張り合わせｓｏｉ基板及びその製造方法
TW200524088A (en) CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
JP2004507084A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
JP2006512754A (ja) 複合基板の製造方法およびこのようにして得られる構造
JP2001094082A (ja) Ｓｉｍｏｘ半導体構造および形成方法
US9488776B2 (en) Method for fabricating silicon photonic waveguides
US20060131687A1 (en) Method and structure for implanting bonded substrates for electrical conductivity
JP2958695B2 (ja) 半導体素子の製造方法
CN100361302C (zh) 混合衬底、集成半导体结构以及它们的制备方法
CN111029295B (zh) 一种具有浅沟槽隔离的soi结构及制备方法
US7060596B2 (en) Process for fabricating a single-crystal substrate and integrated circuit comprising such a substrate
KR100704146B1 (ko) Ｓｏｉ 기판의 제조방법
KR101841359B1 (ko) 모놀리틱 3차원 반도체 구조물 및 이의 제조방법
KR100609367B1 (ko) Ｓｏｉ 기판의 제조방법
US8691662B2 (en) Process for fabricating a silicon-on-insulator structure employing two rapid thermal annealing processes, and related structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant