CN111028876A - 实现双方向并行数据读取的非挥发存储阵列 - Google Patents

实现双方向并行数据读取的非挥发存储阵列 Download PDF

Info

Publication number
CN111028876A
CN111028876A CN201911279800.0A CN201911279800A CN111028876A CN 111028876 A CN111028876 A CN 111028876A CN 201911279800 A CN201911279800 A CN 201911279800A CN 111028876 A CN111028876 A CN 111028876A
Authority
CN
China
Prior art keywords
transistor
bit line
array
memory cells
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911279800.0A
Other languages
English (en)
Other versions
CN111028876B (zh
Inventor
窦春萌
刘璟
刘琦
吕杭炳
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911279800.0A priority Critical patent/CN111028876B/zh
Publication of CN111028876A publication Critical patent/CN111028876A/zh
Application granted granted Critical
Publication of CN111028876B publication Critical patent/CN111028876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种实现双方向并行数据读取的非挥发存储阵列，包括：存储单元阵列，每列的各个存储单元间通过各个存储单元的源线和第一位线连通，每行的各个存储单元间通过各个存储单元的第一字线和第二位线连通；读取电路模块，连接至每列的第一位线以及每行的第二位线，实现数据读出。本发明提供的该实现双方向并行数据读取的非挥发存储阵列，通过采用两晶体管一阻变型存储单元的结构并添加正交位线(transpose bit‑line，TBL)，本发明不仅可以通过第一位线并行访问存储于同一条字线(水平方向)上的数据，也可以通过第二位线并行访问存储于同一条位线(垂直方向)上的数据，从而允许双方向的并行数据访问，在图像处理等应用中可以大幅度减小访存次数、提高访存效率。

Description

实现双方向并行数据读取的非挥发存储阵列
技术领域
本发明涉及电路结构及存储技术领域，尤其涉及一种实现双方向并行数据读取的非挥发存储阵列。
背景技术
传统的非挥发性存储器中在进行读操作时，一般打开一条字线(word-line，WL)，处于同一位线方向(word-wise)的多位数据可以由位线(bit-line，BL)方向并行读出。然而，当需要访问位于同一位线方向(bit-wise)的多位数据时，传统方案需要进行多次读操作以逐次打开多条字线从而逐个读出多个数据。
也即，在传统的单电阻结构(one-transistor-one-resistor，1T1R)阵列读取中，处于同一行(WL方向)的存储单元可以通过一次读操作并行读出。而对于处于同一列(BL方向)的存储单元来说，则无法实现并行读出而需要进行多次读操作对不同行的存储单元依次读取。造成同一列的数据读取功耗与延迟远远高于同一行的数据读取。
发明内容
有鉴于此，本发明提供了一种实现双方向并行数据读取的非挥发存储阵列，以至少部分解决上述技术问题。
本发明提供的该实现双方向并行数据读取的非挥发存储阵列，包括：
存储单元阵列，每列的各个存储单元间通过各个存储单元的源线和第一位线连通，每行的各个存储单元间通过各个存储单元的第一字线和第二位线连通；
读取电路模块，连接每列的第一位线和每行的第二位线，实现数据读出；
和/或，每行的各个存储单元中具有第二字线互相连通，并连接至电压，或每列的各个存储单元中具有第二字线互相连通，并连接至电压。
其中：
一些实施例中，各个存储单元包括：
第一晶体管，其源极连接至所述源线，其栅极连接至所述第一字线；
阻变单元，其一端与所述第一晶体管的漏极实现串联连接，连接点作为分压点，阻变单元的另一端连接至所述第一位线；以及
第二晶体管，其栅极连接至所述分压点，其漏极连接至所述第二位线，其源极接地；
其中，所述第一晶体管与所述阻变单元实现电阻分压。
进一步的，其中的源线接地，所述的第一字线连接至电压，所述的第一位线和第二位线分别连接至读电压。
另一些实施例中，各个存储单元还可包括：
第N晶体管，该第N晶体管与第N-1晶体管串联连接，其中，N为大于2的整数。
进一步的，该第N晶体管的源极连接至第N-1晶体管的漏极，该第N晶体管的漏极连接至所述的第二位线，该第N晶体管的栅极连接至所述的第二字线。
本发明提供的该实现双方向并行数据读取的非挥发存储阵列，具有以下有益效果：
(1)针对在传统的1T1R阵列只能实现同一行(WL方向)的存储单元的并行读出，本发明支持同一列(TBL方向)的并行读出，可实现通过BL并行访问存储于同一条WL上的数据，同时通过TBL并行访问存储于同一条BL上的数据；
(2)本发明的双方向并行数据读取方式的实现，大幅度减小了需要读取不同行数据时的延迟与功耗，为存储数据的读取提供了更多的灵活性，在图像处理与机器学习的应用中有潜在的应用。
附图说明
图1是传统1T1R存储单元结构；
图2是基于图1中1T1R构建的存储单元阵列；
图3是对图2中存储单元阵列进行读操作的参考示意图；
图4是本发明一实施例2T1R存储单元结构；
图5是基于图4中2T1R构建的存储单元阵列；
图6是对图5中存储单元阵列进行列方向(BL方向)读取的参考示意图；
图7是对图5中存储单元阵列进行行方向(TBL方向)读取的参考示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
在新型电阻式存储器中，由单晶体管与单电阻结构(one-transistor-one-resistor，1T1R)构成的存储单元(如图1)被广泛采用，其阵列结构如图2所示.在阵列同一行中，1T1R中单晶体管的栅极由水平的字线(word line，WL)相连。在阵列的同一列中，1T1R中单晶体管的源极一端由源线(source line，SL)相连、其电阻一端由位线(bit line，BL)相连。
在进行读操作时，请参见图3，对被选中存储单元(selected cells)所在行的WL施加高电平(VDD)而对未被选中存储单元行的WL施加低电平(0V)；对所在列的BL施加读取电压VREAD而对SL施加低电平(0V)。由于存储单元的低电阻状态(低阻态)对BL快速放电，而高电阻状态(高阻态)对BL放电速度较慢，存储单元的阻值状态可通过灵敏放大器(senseamplifier，SA)由BL电流或电压信号的变化读出。低阻态对BL放电快SA读出0，高阻态对BL放电慢SA读出1，从而得到对该行存储单元的一次读取并行输出，而对于某一列存储单元的数据输出，则只能通过多次读取实现。
有鉴于此，本发明提供了一种实现双方向并行数据读取的非挥发存储阵列，在一些实施例中，该存储阵列包括：
存储单元阵列，如图5所示，每列的各个存储单元间通过各个存储单元的源线(SL)和第一位线(BL)连通，每行的各个存储单元间通过各个存储单元的第一字线(WL)和第二位线(TBL)连通；
读取电路模块，连接每列的第一位线和每行的第二位线，实现数据读出。
一些实施例中，请参见图4，该存储单元阵列中的各个存储单元包括：
第一晶体管(M1)，其源极连接至所述源线(SL)，其栅极连接至所述第一字线(WL)；
阻变单元(R1)，其一端与所述第一晶体管的漏极实现串联连接，连接点作为分压点，阻变单元(R1)的另一端连接至所述第一位线(BL)；以及
第二晶体管(M2)，其栅极连接至所述分压点，其漏极连接至所述第二位线(TBL)，其源极接地；
其中，所述第一晶体管(M1)与所述阻变单元(R1)实现电阻分压。
进一步的，其中的源线接地，所述的第一字线(WL)连接至电压，所述的第一位线(BL)和第二位线(TBL)分别连接至读电压。
本实施例中，再请参照图4所示，在本发明的存储单元阵列中的各个存储单元，其结构采用由两个晶体管(M1和M2)与一个存储单元(R1)构成的阻变型存储器(two-Transistor-one-resistor，2T1R)，其中晶体管M1的源极与SL相连，M1的漏极与电阻性存储单元R1一端相连接，同时与晶体管M2的栅极相连。电阻性存储单元R1另一端与BL相连。M2的源极接地、漏极与正交位线(transpose bitline，TBL)相连。其阵列组成如图5所示。相较于传统阵列结构(图2)，除水平方向的WL以及垂直方向的SL/BL之外，本发明加入了水平方向的TBL。阵列中存储的数据由垂直方向的BL和水平方向的TBL两个方向读出，相应地，本实施例中设置有两个读取电路模块，分别连接每列的第一位线和每行的第二位线实现行和列的数据读取。双方向的读取方式讨论如下：
图6所示为2T1R存储阵列的BL方向读取。在列方向的读取中，所有SL与TBL接低电平(0V)，未选中行的WL接低电平(0V)，选中行的WL接高电平(VDD)，选中列的BL接读电压(Vread)。同一行中的选中单元可有垂直方向的BL并行读出。
图7所示为2T1R存储阵列的TBL方向读取。在列方向的读取中，所有WL接高电平(VDD)。未选中列的SL与BL接低电平(0V)。此状态下，未选中单元的M2晶体管栅极电压处于低电平状态而关闭，因此其在列方向读取过程中对于TBL上的电流或电压信号无影响。对于选中列，其SL施加电压VSL而BL施加另一个电压VBL。此状态下，M2的栅极电压由M1与R1的电阻分压决定。根据R1的电阻状态不同(高阻态或者低阻态)，M2的栅极电压不同而导致M2晶体管的开启或者关闭，从而在列方向读取过程中可以根据R1的阻值状态改变TBL的电流或电压信号状态。从而读出选中列的存储单元状态。
在另一些实施例中，上述的存储单元阵列中的各个存储单元还可以包括：
第N晶体管，该第N晶体管与第N-1晶体管串联连接，其中，N为大于2的整数。
进一步的，该第N晶体管的源极连接至第N-1晶体管的漏极，该第N晶体管的漏极连接至所述的第二位线，该第N晶体管的栅极连接至所述的第二字线。
由该种实施方式构成的存储阵列进一步包括：
每行的各个存储单元中具有第二字线互相连通，并连接至电压；或
每列的各个存储单元中具有第二字线互相连通，并连接至电压。
至此，本发明提供的该实现双方向并行数据读取的非挥发存储阵列，提通过采用多晶体管一阻变型存储单元的结构并增加一正交位线(transpose bit-line，TBL)，可实现双方向并行数据访问的目的。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种实现双方向并行数据读取的非挥发存储阵列，其特征在于，包括：
存储单元阵列，每列的各个所述存储单元间通过各个所述存储单元的源线和第一位线连通，每行的各个所述存储单元间通过各个所述存储单元的第一字线和第二位线连通；
读取电路模块，连接每列的所述第一位线和每行的所述第二位线，实现数据读出。
2.根据权利要求1所述的非挥发存储阵列，其特征在于，还包括：
每行的各个所述存储单元中具有第二字线互相连通，并连接至电压；或
每列的各个所述存储单元中具有第二字线互相连通，并连接至电压。
3.根据权利要求1或2所述的非挥发存储阵列，其特征在于，各个所述存储单元包括：
第一晶体管；
阻变单元，其一端与所述第一晶体管的漏极实现串联连接，连接点作为分压点；以及
第二晶体管，其栅极连接至所述分压点；
其中，所述第一晶体管与所述阻变单元实现电阻分压。
4.根据权利要求3所述的非挥发存储阵列，其特征在于，各个所述存储单元中，所述第一晶体管的源极连接至所述源线，所述第一晶体管的栅极连接至第一字线，所述阻变单元的另一端连接至所述第一位线。
5.根据权利要求4所述的非挥发存储阵列，其特征在于，各个所述存储单元中，所述第二晶体管的漏极连接至所述第二位线。
6.根据权利要求5所述的非挥发存储阵列，其特征在于，各个所述存储单元中，所述第二晶体管的源极接地。
7.根据权利要求6所述的非挥发存储阵列，其特征在于，各个所述存储单元中，所述源线接地，所述第一字线连接至电压，所述第一位线和所述第二位线分别连接至读电压。
8.根据权利要求7所述的非挥发存储阵列，其特征在于，所述存储单元还包括：
第N晶体管，所述第N晶体管与所述第N-1晶体管串联连接，其中，N为大于2的整数。
9.根据权利要求8所述的非挥发存储阵列，其特征在于，各个所述存储单元中，所述第N晶体管的源极连接至所述第N-1晶体管的漏极，且所述第N晶体管的漏极连接至所述第二位线。
10.根据权利要求9所述的非挥发存储阵列，其特征在于，各个所述存储单元中，所述第N晶体管的栅极连接至所述第二字线。
CN201911279800.0A 2019-12-12 2019-12-12 实现双方向并行数据读取的非挥发存储阵列 Active CN111028876B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911279800.0A CN111028876B (zh) 2019-12-12 2019-12-12 实现双方向并行数据读取的非挥发存储阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911279800.0A CN111028876B (zh) 2019-12-12 2019-12-12 实现双方向并行数据读取的非挥发存储阵列

Publications (2)

Publication Number Publication Date
CN111028876A true CN111028876A (zh) 2020-04-17
CN111028876B CN111028876B (zh) 2021-11-12

Family

ID=70206664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911279800.0A Active CN111028876B (zh) 2019-12-12 2019-12-12 实现双方向并行数据读取的非挥发存储阵列

Country Status (1)

Country Link
CN (1) CN111028876B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024007418A1 (zh) * 2022-07-07 2024-01-11 北京超弦存储器研究院 存储单元、nand串、存储单元阵列、数据读取和写入方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110026323A1 (en) * 2009-07-30 2011-02-03 International Business Machines Corporation Gated Diode Memory Cells
CN102656641A (zh) * 2009-12-08 2012-09-05 英特尔公司 具有开关的相变存储器的高能效置位写入
CN105702285A (zh) * 2014-12-16 2016-06-22 三星电子株式会社 电阻式存储器装置和列解码器
US20170117283A1 (en) * 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device
CN109390015A (zh) * 2017-08-02 2019-02-26 三星电子株式会社 存储器装置及存储器模块
US20190148428A1 (en) * 2015-11-30 2019-05-16 Semiconductor Energy Laboratory Co. Ltd. Signal processing circuit and semiconductor device including the signal processing circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110026323A1 (en) * 2009-07-30 2011-02-03 International Business Machines Corporation Gated Diode Memory Cells
CN102656641A (zh) * 2009-12-08 2012-09-05 英特尔公司 具有开关的相变存储器的高能效置位写入
CN105702285A (zh) * 2014-12-16 2016-06-22 三星电子株式会社 电阻式存储器装置和列解码器
US20170117283A1 (en) * 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device
US20190148428A1 (en) * 2015-11-30 2019-05-16 Semiconductor Energy Laboratory Co. Ltd. Signal processing circuit and semiconductor device including the signal processing circuit
CN109390015A (zh) * 2017-08-02 2019-02-26 三星电子株式会社 存储器装置及存储器模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024007418A1 (zh) * 2022-07-07 2024-01-11 北京超弦存储器研究院 存储单元、nand串、存储单元阵列、数据读取和写入方法

Also Published As

Publication number Publication date
CN111028876B (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US6462984B1 (en) Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US11164629B2 (en) 3D memory device including shared select gate connections between memory blocks
US8811084B2 (en) Memory array with power-efficient read architecture
US9318158B2 (en) Non-volatile memory using bi-directional resistive elements
US9042159B2 (en) Configuring resistive random access memory (RRAM) array for write operations
US9471486B2 (en) Reducing disturbances in memory cells
US9153625B2 (en) Non-volatile semiconductor memory device
US9842649B2 (en) Resistance variable element methods and apparatuses
CN112397122B (zh) 具有多个1TnR结构的电阻式随机存取存储器
KR102214272B1 (ko) 메모리 셀의 분산된 서브-블록의 액세스를 포함하는 장치 및 방법
KR101517673B1 (ko) 저항 기반의 랜덤 액세스 메모리
US20070279967A1 (en) High density magnetic memory cell layout for spin transfer torque magnetic memories utilizing donut shaped transistors
US10192616B2 (en) Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
US7616486B2 (en) Cell array of semiconductor memory device and method of driving the same
CN111028876B (zh) 实现双方向并行数据读取的非挥发存储阵列
US10127979B2 (en) Memory cell located pulse generator
CN110956993A (zh) 基于电阻分压读取的阻变型存储单元
KR100940198B1 (ko) 멀티비트 ｏｔｐ 셀
US7447071B2 (en) Low voltage column decoder sharing a memory array p-well
CN111354403B (zh) 读取存储器的存储器单元
US9214495B1 (en) Memory cell structure and formation method thereof
US11915752B2 (en) Resistive memory with enhanced redundancy writing
US20240212758A1 (en) Multilevel plate line decoding
US11049549B2 (en) Decoder structure including array of decoder cells organized into different rows
US20240212734A1 (en) Plate line drivers with a shared bias device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant