CN110995479B - 一种提高非同源时钟gtx通信链路容错能力的方法 - Google Patents

一种提高非同源时钟gtx通信链路容错能力的方法 Download PDF

Info

Publication number
CN110995479B
CN110995479B CN201911148083.8A CN201911148083A CN110995479B CN 110995479 B CN110995479 B CN 110995479B CN 201911148083 A CN201911148083 A CN 201911148083A CN 110995479 B CN110995479 B CN 110995479B
Authority
CN
China
Prior art keywords
link
data
error
communication link
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911148083.8A
Other languages
English (en)
Other versions
CN110995479A (zh
Inventor
杨见
蔡昌雷
刘永刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Jiuzhou ATC Technology Co Ltd
Original Assignee
Sichuan Jiuzhou ATC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Jiuzhou ATC Technology Co Ltd filed Critical Sichuan Jiuzhou ATC Technology Co Ltd
Priority to CN201911148083.8A priority Critical patent/CN110995479B/zh
Publication of CN110995479A publication Critical patent/CN110995479A/zh
Application granted granted Critical
Publication of CN110995479B publication Critical patent/CN110995479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0659—Management of faults, events, alarms or notifications using network fault recovery by isolating or reconfiguring faulty entities
    • H04L41/0661—Management of faults, events, alarms or notifications using network fault recovery by isolating or reconfiguring faulty entities by reconfiguring faulty entities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

本发明公开了一种提高非同源时钟GTX通信链路容错能力的方法，涉及高速串行通信技术领域，包括根据数据传输协议确定单位时间内链路传输的数据总帧数；周期检测并统计每一个链路的误码状态；周期检测并统计每一个链路的数据帧状态；设置单位时间内误码门限；设置单位时间内错误帧门限；当单位时间内误码数或错误框架数超过相应门限时，判定该链路通信异常，通过对FPGA底层电路进行复位尝试重新建立链接。通过对每个通信链路的状态进行实时检测，并在链路出现异常时重新建立链路链接，解决了二次雷达系统在非同源时钟通信传输实时数据的应用时出现链路断开连接、数据偶发性丢包的问题，提高了系统的容错能力。

Description

一种提高非同源时钟GTX通信链路容错能力的方法
技术领域
本发明涉及高速串行通信技术领域，尤其涉及一种提高非同源时钟GTX通信链路容错能力的方法。
背景技术
由于现代通信以及各类多媒体技术对带宽的需求迅猛增长，促使一系列基于差分、源同步、时钟数据恢复(clock and data recovery，CDR)等先进技术的互连方式应运而生。
在目前系统级互连速率已达到Gbps的设计中，先进的高速串行技术迅速取代传统的并行技术，成为业界的主流。高速串行技术不仅能够带来更高的性能、更低的成本和更简化的设计，克服了并行的速度瓶颈，还节省了I/O资源，使印制板的布线更简单。因此，被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储器、服务器、通信网络、工业计算和控制、测试设备等。高速串行传输一般采用差分线，迄今业界已经发展出了多种串行系统接口标准，例如千兆以太网、万兆以太网、PCI-Express、串行RapidIO、串行ATA等。
Xilinx 7系列FPGA中集成了低功耗的吉比特收发器，配置灵活、功能强大，并与其他逻辑资源紧密联系，可用于多种高速接口，支持收发双向且收发独立。
Xilinx开发的基于高速串行通信硬核资源的Transceiver IP核，由于其应用的灵活性，应用于越来越多的场景。
常规的应用设计都严重依赖于系统设计的稳定性及可靠性，但是由于工程应用经验的缺少以及电磁环境的复杂性，不可避免的会出现一些设计初期未曾设想到的问题，导致高速通信链路的数据传输能力收到影响，出现数据丢包、链路断开连接等问题。
当前的应用依赖于系统设计、硬件设计的稳定性，仅在开机后的初始化阶段对链路进行管理，而对在工作过程中出现的异常状态的维护机制不健全或缺失，容错性较差，严重影响系统的性能。
发明内容
本发明的技术问题是：如何解决通信收发端采用非同源时钟，使得高速通信终端在处理数据时极度依赖恢复时钟，数据发送端的状态影响接收端对数据的恢复，造成系统性能下降的问题。
本发明提供的一种提高非同源时钟GTX通信链路容错能力的方法，基于XilinxFPGA及IP核“Transeiver”实现高速串行通信，包括，
周期检测每个链路的误码状态，并统计误码数；
周期检测每个链路的数据帧状态，并统计错误框架数；
设置单位时间内的误码门限；
设置单位时间内的错误帧门限；
当单位时间内的误码数超过误码门限或错误框架数超过错误帧门限时，判定该链路通信异常并重新建立链接。
其中，所述误码门限和错误帧门限为24，所述单位时间和周期为1s。
统计误码数的方法为，当误码状态错误时误码数加1，当误码状态正确时误码数减1。
更进一步的，所述误码状态通过IP核提供的接口信号gt_rxnotintable和gt_rxdisperr检测。当接口信号gt_rxnotintable和gt_rxdisperr为1时表示数据异常，为0时数据正常。
更进一步的，所述误码门限根据单位时间内传输数据的数量确定。根据不同的传输数据数量确定合适的误码门限，可以提高传输效率。
更进一步的，所述传输数据的数量根据数据传输协议和IP核配置确定。
更进一步的，所述数据传输协议基于IP核的接口设计，包括5个时钟周期，第一个时钟周期在传输数据的最低字节放置K字符，其他放置数据。
更进一步的，所述错误帧门限根据单位时间内传输的数据总帧数确定。
更进一步的，所述传输数据的数量或数据总帧数根据数据传输协议和IP核配置确定。
更进一步的，所述重新链接具体为对异常链路进行复位，包括
根据IP核时序要求，配置IP核的gt_gtrxreset时序；
拉高异常链路的复位信号1us，使链路顺序复位；
检测复位是否完成，若完成，则结束。
通过采用以上的技术方案，本发明的有益效果是：通过对每个通信链路的状态进行实时检测，并在链路出现异常时采用重新建立链路链接的方法，解决了二次雷达系统在短程非同源时钟通信传输实时数据的应用时，出现链路断开连接、数据偶发性丢包等问题，提高了系统的容错能力。
具体实施方式
本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
本说明书中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
本发明提供了一种提高非同源时钟GTX通信链路容错能力的方法，基于XilinxFPGA产品及其IP核“Transeiver”实现高速串行通信。所述高速串行通信传输的数据类型为连续的、实时的、允许符合特定规则的数据丢包或错包情况出现。
通过对每个通信链路的状态进行实时检测，结合链路连续误码数与连续错误框架数综合判断链路状态，并在链路出现异常时重新建立链路链接，以提高系统的容错能力。
首先根据Transceiver底层提供的数据状态指示周期性统计1秒时间内链路数据误码情况；
以线速率8Gbps、用户接口32bit，编码协议为8b/10b为例：
接口时钟频率：
Figure BDA0002282776480000041
1秒内链路可传输数据总帧数为：
Figure BDA0002282776480000042
根据单位时间内传输数据的数量，设计一个特定的误码统计规则及系统可接受的误码门限；单位时间内传输数据的数量根据数据传输协议及“Transceiver”IP核配置确定，其中，数据传输协议基于“Transeiver”IP核提供的接口设计。
优选的，经数据采集与分析，系统可以接受的连续时间误码门限为：Terr＝24即检测到连续误码数大于Terr时，判定链路异常。
基于“Transeiver”IP核提供的接口信号gt_rxnotintable与gt_rxdisperr，检测单位时间内每个接口时钟数据的误码状态，定义变量x(t)指示数据误码状态，：
Figure BDA0002282776480000051
设计一个误码统计计数器：
Figure BDA0002282776480000052
周期性检测每一个链路误码情况，超过门限则判定误码超标，造成链路通信异常1；
定义变量xerrcode指示链路误码情况：
Figure BDA0002282776480000053
定义数据传输框架为每5个时钟发送一包数据，在第一个时钟时在数据的最低字节放置K字符，其他位置放置数据。定义xdtype(t)指示框架内K字符位置：
Figure BDA0002282776480000054
定义xkchar(t)指示一个框架内K字符状态：
Figure BDA0002282776480000055
定义变量xdata_status(t)指示一个框架内数据状态：
Figure BDA0002282776480000056
定义xframe_status(t)指示框架状态：
Figure BDA0002282776480000057
根据单位时间内传输数据帧的数量，设计一个特定的错误帧统计规则及错误帧门限，定义xframesnt(t)指示1秒内连续错误框架数：
Figure BDA0002282776480000061
定义xerrframe(t)指示1秒内错误框架是否超过错误帧门限，当统计值超过错误帧门限则判定链路通信异常2：
Figure BDA0002282776480000062
结合1秒内链路连续误码数与连续错误框架数判定链路状态xlink_status(t)：
Figure BDA0002282776480000063
若xlink_status(t)＝1时，即当链路通信异常1或异常2任意一种情况出现，表示链路通信异常，则通过“Transeiver”IP核用户手册时序要求，控制IP核接口信号“gt_gtrxreset”时序，实现对链路的重置，重新建立链接，具体通过对FPGA底层电路进行复位实现故障链路链接的重新建立，复位机制如下：
配置IP复位模式为顺序复位模式；
设计一个触发器，1秒触发一次；
触发到来后检测xlink_status(t)值，当其为1时判定链路异常，将复位信号gtrxreset拉高1us，开始接收链路顺序复位；
随后检测gtrxresetdone信号状态，当其为高电平时，链路复位结束。
上述链路状态检测流程与链路复位流程并行运行，对链路进行实时维护，能够在确定异常状态后，及时恢复链接，保证数据持续传输能力。
本发明在不变更硬件设计的基础上，通过FPGA对通信链路的实时维护机制，保证数据的可持续传输，显著提高高速通信系统容错能力。
上述说明示出并描述了本发明的一个优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (10)

1.一种提高非同源时钟GTX通信链路容错能力的方法，其特征在于：通信链路的通信收发端采用非同源时钟，包括以下步骤，
周期检测每个链路的误码状态，并统计误码数；
周期检测每个链路的数据帧状态，并统计错误框架数；
设置单位时间内的误码门限；
设置单位时间内的错误帧门限；
当单位时间内的误码数超过误码门限或错误框架数超过错误帧门限时，判定该链路通信异常并重新建立链接。
2.根据权利要求1所述的提高非同源时钟GTX通信链路容错能力的方法，其特征在于：所述误码状态通过IP核提供的接口信号gt_rxnotintable和gt_rxdisperr检测。
3.根据权利要求1所述的提高非同源时钟GTX通信链路容错能力的方法，其特征在于：所述误码门限根据单位时间内传输数据的数量确定。
4.根据权利要求3所述的提高非同源时钟GTX通信链路容错能力的方法，其特征在于：所述错误帧门限根据单位时间内传输的数据总帧数确定。
5.根据权利要求4所述的提高非同源时钟GTX通信链路容错能力的方法，其特征在于：所述传输数据的数量或数据总帧数根据数据传输协议和IP核配置确定。
6.根据权利要求5所述的提高非同源时钟GTX通信链路容错能力的方法，其特征在于：所述数据传输协议基于IP核的接口设计，包括5个时钟周期，第一个时钟周期在传输数据的最低字节放置K字符，其他放置数据。
7.根据权利要求1所述的提高非同源时钟GTX通信链路容错能力的方法，其特征在于：所述错误帧门限根据单位时间内传输数据帧的数量确定。
8.根据权利要求1所述的提高非同源时钟GTX通信链路容错能力的方法，其特征在于：所述重新建立链接具体为对异常链路进行复位，包括
根据IP核时序要求，配置IP核的gt_gtrxreset时序；
拉高异常链路的复位信号1us，使链路顺序复位；
检测复位是否完成，若完成，则结束。
9.根据权利要求1-8任一项所述的提高非同源时钟GTX通信链路容错能力的方法，其特征在于：所述误码门限和错误帧门限为24。
10.根据权利要求9所述的提高非同源时钟GTX通信链路容错能力的方法，其特征在于：所述单位时间和周期为1s。
CN201911148083.8A 2019-11-21 2019-11-21 一种提高非同源时钟gtx通信链路容错能力的方法 Active CN110995479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911148083.8A CN110995479B (zh) 2019-11-21 2019-11-21 一种提高非同源时钟gtx通信链路容错能力的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911148083.8A CN110995479B (zh) 2019-11-21 2019-11-21 一种提高非同源时钟gtx通信链路容错能力的方法

Publications (2)

Publication Number Publication Date
CN110995479A CN110995479A (zh) 2020-04-10
CN110995479B true CN110995479B (zh) 2022-08-02

Family

ID=70085598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911148083.8A Active CN110995479B (zh) 2019-11-21 2019-11-21 一种提高非同源时钟gtx通信链路容错能力的方法

Country Status (1)

Country Link
CN (1) CN110995479B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112653861B (zh) * 2020-11-20 2023-04-04 中国船舶重工集团公司第七0九研究所 一种基于gt接口的多通道视频数据传输方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035718A (zh) * 2009-09-27 2011-04-27 中国移动通信集团公司 一种分组传送网保护倒换的方法、装置和系统
CN103684656A (zh) * 2012-09-03 2014-03-26 上海航天测控通信研究所 基于fpga的自适应链路层差错控制方法及装置
CN104063342A (zh) * 2014-05-30 2014-09-24 中国电子科技集团公司第十研究所 基于jesd204协议的ip核
CN106354594A (zh) * 2016-08-26 2017-01-25 浪潮(北京)电子信息产业有限公司 多控制器通信的容错方法、装置及ntb设备
CN108322483A (zh) * 2018-04-10 2018-07-24 北京航空航天大学 一种基于jesd204b协议的接收端电路的实现方法
CN109408446A (zh) * 2018-11-16 2019-03-01 中国船舶重工集团公司第七二三研究所 一种基于fpga的高速串行收发系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170346596A1 (en) * 2016-05-27 2017-11-30 Intel Corporation Method, apparatus, and system for signal equalization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035718A (zh) * 2009-09-27 2011-04-27 中国移动通信集团公司 一种分组传送网保护倒换的方法、装置和系统
CN103684656A (zh) * 2012-09-03 2014-03-26 上海航天测控通信研究所 基于fpga的自适应链路层差错控制方法及装置
CN104063342A (zh) * 2014-05-30 2014-09-24 中国电子科技集团公司第十研究所 基于jesd204协议的ip核
CN106354594A (zh) * 2016-08-26 2017-01-25 浪潮(北京)电子信息产业有限公司 多控制器通信的容错方法、装置及ntb设备
CN108322483A (zh) * 2018-04-10 2018-07-24 北京航空航天大学 一种基于jesd204b协议的接收端电路的实现方法
CN109408446A (zh) * 2018-11-16 2019-03-01 中国船舶重工集团公司第七二三研究所 一种基于fpga的高速串行收发系统

Also Published As

Publication number Publication date
CN110995479A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
US11265096B2 (en) High accuracy time stamping for multi-lane ports
US10958413B2 (en) Signal transmission method and system and retimer
US9614776B1 (en) Systems and methods for transmitting data according to an auto-negotiated data rate
CN104620542B (zh) 具有灵活数据速率的控制器局域网
CN101626334B (zh) 通讯总线控制方法和装置
JP2002135359A (ja) 装置状態制御回路、及び装置状態制御方法
KR101466791B1 (ko) 네트워크 디바이스의 신호 유실 이벤트 후 자동 복구
KR20110090908A (ko) 신호 인코딩을 통한 시간 전달을 위한 기술들
WO2014153298A2 (en) Timestamp correction in a multi-lane communication link with skew
CN110995479B (zh) 一种提高非同源时钟gtx通信链路容错能力的方法
CN107408093A (zh) 高速隔离及光学usb
CN104052698A (zh) 用于改善的通信的装置以及相关联的方法
EP2751941A1 (en) A system and a method for identifying a point in time of receipt of a data packet
JP2011248814A (ja) ＰＣＩＥｘｐｒｅｓｓリンクエラー検出及び自動復旧機能を備えたデバイス
CN102946294A (zh) 一种高速串行通信通道之间去偏差的方法
EP1700224B1 (en) Receiver corporation
US20130097455A1 (en) Method and system for implementing interconnection fault tolerance between cpu
US10097313B2 (en) Backchannel protocol for link training and adaptation
CN104009823A (zh) 一种SerDes技术中的错位检测与纠错电路
US7184395B2 (en) Providing reconditioned signals at a plurality of ports
CN111367849A (zh) 一种高速串行总线数据同步的方法及系统
CN110971388B (zh) 用于在网络设备和远端设备通信的方法、装置及设备
EP3618317A1 (en) Message sending method and message receiving method and apparatus
CN108809719B (zh) 万兆以太网接口互联方法、通信设备及存储介质
Hutchison et al. Development of the FDDI physical layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant