CN110995227A - 关于具有改善性能的射频开关的器件和方法 - Google Patents

关于具有改善性能的射频开关的器件和方法 Download PDF

Info

Publication number
CN110995227A
CN110995227A CN201911254831.0A CN201911254831A CN110995227A CN 110995227 A CN110995227 A CN 110995227A CN 201911254831 A CN201911254831 A CN 201911254831A CN 110995227 A CN110995227 A CN 110995227A
Authority
CN
China
Prior art keywords
uniform distribution
stack
gate
fets
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911254831.0A
Other languages
English (en)
Other versions
CN110995227B (zh
Inventor
G.A.布林
A.B.乔希
C.马斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/534,148 external-priority patent/US9837324B2/en
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Priority to CN201911254831.0A priority Critical patent/CN110995227B/zh
Publication of CN110995227A publication Critical patent/CN110995227A/zh
Application granted granted Critical
Publication of CN110995227B publication Critical patent/CN110995227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)

Abstract

关于具有改善性能的射频(RF)开关的器件和方法。在一些实施例中，开关器件可以包括第一端子和第二端子，以及多个开关元件，所述多个开关元件在所述第一端子和所述第二端子之间串联连接以形成堆栈。所述开关元件可以具有参数的非均匀分布，所述参数的非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二电压处理能力大的一个或多个第一电压处理能力、比对应于所述类似堆栈的第二导通电阻(Ron)值小的第一Ron值以及比对应于所述类似堆栈的第二线性性能更好的第一线性性能。

Description

关于具有改善性能的射频开关的器件和方法
本申请是申请日为2014年11月12日、申请号为201410858446.8、发明名称为《关于具有改善性能的射频开关的器件和方法》的发明专利申请的分案申请。
相关申请的交叉引用
本申请请求以下申请的优先权，2013年11月12日提交的名称为RADIO-FREQUENCYDEVICES HAVING IMPROVED VOLTAGE HANDLING CAPABILITY(具有改善电压处理能力的射频器件)的美国临时申请号61/902,808；2013年11月12日提交的名称为RADIO-FREQUENCYDEVICES HAVING IMPROVED ON-RESISTANCE PERFORMANCE(具有改善导通电阻性能的射频器件)的美国临时申请号61/902,809；2013年11月12日提交的名称为RADIO-FREQUENCYDEVICES HAVING IMPROVED LINEARITY PERFORMANCE(具有改善线性性能的射频器件)的美国临时申请号61/902,810；2014年11月5日提交的名称为RADIO-FREQUENCY SWITCHINGDEVICES HAVING IMPROVED VOLTAGE HANDLING CAPABILITY(具有改善电压处理能力的射频开关器件)的美国申请号14/534,146；2014年11月5日提交的名称为DEVICES ANDMETHODS RELATED TO RADIO-FREQUENCY SWITCHES HAVING IMPROVED ON-RESISTANCEPERFORMANCE(关于具有改善导通电阻性能的射频开关的器件和方法)的美国申请号14/534148；以及2014年11月5日提交的名称为IMPROVED LINEARITY PERFORMANCE FOR RADIO-FREQUENCY SWITCHES(用于射频开关的改善线性性能)的美国申请号14/534,149，其每一个公开的内容通过引用而明确地整体结合于此。
技术领域
本公开总地涉及一种改善的射频开关器件。
背景技术
在一些射频(RF)应用中，开关一般布置在堆栈配置中以便于适当地处理功率。例如，可以使用更高的堆栈高度以允许RF开关来承受(withstand)更高的功率。
发明内容
根据根据一些实现方式，本公开涉及一种开关器件，所述开关器件包括第一端子和第二端子。所述开关器件进一步包括在第一端子和第二端子之间串联连接以形成堆栈的多个开关元件。开关元件具有参数的非均匀分布。非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二电压处理能力大的第一电压处理能力。
在一些实施例中，堆栈可以进一步具有第一导通电阻(Ron)值，所述第一导通电阻值小于对应于所述类似堆栈的第二Ron值。在一些实施例中，堆栈可以进一步具有比对应于所述类似堆栈的第二线性性能更好的第一线性性能。
在一些实施例中，多个开关元件中的每一个可以包括具有形成在有源区域上的源极、漏极和栅极的场效应晶体管(FET)。所述FET可以实现为绝缘体上硅(SOI)器件。
在一些实施例中，参数可以包括栅极的长度。FET可以实现为梳指配置器件，使得栅极包括多个矩形形状的栅极梳指，其中在源极触点的矩形形状的源极梳指和漏极触点的矩形形状的漏极梳指之间实现每一个栅极梳指。
在一些实施例中，栅极长度的非均匀分布可以基于与FET相关联的另一参数的非均匀分布。栅极长度的非均匀分布可以大致跟随另一参数的非均匀分布。
在一些实施例中，另一参数可以包括每一个FET上的电压VDS的分布。可以选择栅极长度的非均匀分布以产生电压VDS分布的按比例缩放的版本。电压VDS分布的按比例缩放的版本可以基于对应于栅极长度的基本均匀分布的电压VDS分布的最高值的按比例缩放。电压VDS的最高值可以用于来自第一端子的第一FET。第一端子可以被配置为用于接收射频(RF)信号的输入端子。
在一些实施例中，至少第一FET的栅极长度可以大于栅极长度的均匀分布值。FET的至少一些可以具有比栅极长度的均匀分布值更小的栅极长度。
在一些实施例中，用于栅极长度的非均匀分布的FET的VDS值的总和可以大于用于栅极长度的均匀分布的FET的VDS值的总和。用于栅极长度的非均匀分布的FET的栅极长度的总和可以大于用于栅极长度的均匀分布的FET的栅极长度的总和。
在一些实施例中，栅极长度的非均匀分布可以包括多组栅极长度值，其中每组具有栅极长度的共同值。
在一些实施例中，FET的至少一些可以包括栅极宽度的不同值。在一些实施例中，第一端子可以是输入端子，第二端子可以是输出端子。在一些实施例中，开关器件可以是射频(RF)开关器件。
在多个实现方式中，本公开涉及一种半导体裸芯，所述半导体裸芯包括半导体基底和多个串联连接以形成堆栈的场效应晶体管(FET)。所述FET具有参数的非均匀分布。非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二电压处理能力大的第一电压处理能力。
根据多个教导，本公开涉及一种用于制造射频(RF)开关器件的方法。所述方法包括提供半导体基底，以及在半导体基底上形成多个场效应晶体管(FET)使得所述FET具有参数的非均匀分布。所述方法进一步包括连接FET以形成堆栈，使得非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二电压处理能力大的第一电压处理能力。
在一些实现方式中，本公开涉及一种射频(RF)开关模块，所述射频(RF)开关模块包括被配置为容纳多个组件的封装基底。RF开关模块进一步包括安装在封装基底上的裸芯。所述裸芯包括开关电路。开关电路包括多个串联连接以形成堆栈的场效应晶体管(FET)。FET具有参数的非均匀分布。非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二电压处理能力大的第一电压处理能力。
根据一些实现方式，本公开涉及一种无线设备，所述无线设备包括发射器和与所述发射器通信的功率放大器。功率放大器被配置为放大发射器所产生的射频(RF)信号。无线设备进一步包括被配置为发送已放大的RF信号的天线。无线设备进一步包括被配置为将已放大的RF信号从功率放大器路由到天线的开关电路。开关电路包括多个串联连接以形成堆栈的场效应晶体管(FET)。FET具有参数的非均匀分布。非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二电压处理能力大的第一电压处理能力。
在多个实现方式中，本公开涉及一种开关器件，所述开关器件包括第一端子和第二端子，以及在第一端子和第二端子之间串联连接以形成堆栈的多个开关元件。开关元件具有参数的非均匀分布。非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二导通电阻(Ron)值小的第一Ron值。
在一些实施例中，堆栈可以进一步具有至少与对应于所述类似堆栈的第二电压处理能力一样高的第一电压处理能力。在一些实施例中，堆栈可以进一步具有比对应于所述类似堆栈的第二线性性能更好的第一线性性能。
在一些实施例中，多个开关元件中的每一个都可包括场效应晶体管(FET)，所述FET具有在有源区域上形成的源极、漏极和栅极。FET还可以实现为绝缘体上硅(SOI)器件。
在一些实施例中，参数可以包括栅极的长度。FET可以实现为梳指配置器件，使得栅极包括多个矩形形状的栅极梳指，其中在源极触点的矩形形状的源极梳指和漏极触点的矩形形状的漏极梳指之间实现每一个栅极梳指。
在一些实施例中，栅极长度的非均匀分布可以基于与FET相关联的另一参数的非均匀分布。栅极长度的非均匀分布可以大致跟随另一参数的非均匀分布。
在一些实施例中，另一参数可以包括每一个FET上的电压VDS的分布。可以选择栅极长度的非均匀分布以产生电压VDS分布的按比例缩放的版本。电压VDS分布的按比例缩放的版本可以基于对应于栅极长度的基本均匀分布的电压VDS分布的最高值的按比例缩放。电压VDS的最高值可以用于来自第一端子的第一FET。第一端子可以被配置为用于接收射频(RF)信号的输入端子。
在一些实施例中，至少第一FET的栅极长度可以大于栅极长度的均匀分布值。FET的至少一些可以具有比栅极长度的均匀分布值更小的栅极长度。
在一些实施例中，用于栅极长度的非均匀分布的FET的VDS值的总和可以大于用于栅极长度的均匀分布的FET的VDS值的总和。用于栅极长度的非均匀分布的FET的栅极长度的总和可以大于用于栅极长度的均匀分布的FET的栅极长度的总和。
在一些实施例中，栅极长度的非均匀分布可以包括多组栅极长度值，其中每一个组具有栅极长度的共同值。
在一些实施例中，FET的至少一些可以包括不同的栅极宽度值。在一些实施例中，第一端子可以是输入端子，第二端子可以是输出端子。在一些实施例中，开关器件可以是射频(RF)开关器件。
根据一些教导，本公开涉及一种半导体裸芯，所述半导体裸芯包括半导体基底和多个串联连接以形成堆栈的场效应晶体管(FET)。所述FET具有参数的非均匀分布。非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二导通电阻(Ron)值小的第一Ron值。
在一些实现方式中，本公开涉及一种用于制造射频(RF)开关器件的方法。所述方法包括提供半导体基底，以及在半导体基底上形成多个场效应晶体管(FET)，使得所述FET具有参数的非均匀分布。所述方法进一步包括连接FET以形成堆栈，使得所述非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二导通电阻(Ron)值小的第一Ron值。
根据多个实现方式，本公开涉及一种射频(RF)开关模块，所述射频(RF)开关模块包括被配置为容纳多个组件的封装基底，以及安装在封装基底上的裸芯。所述裸芯具有开关电路，所述开关电路包括多个串联连接以形成堆栈的场效应晶体管(FET)。FET具有参数的非均匀分布。非均匀分布导致所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二导通电阻(Ron)值小的第一Ron值。
在一些教导中，本公开涉及一种无线设备，所述无线设备包括发射器和与所述发射器通信的功率放大器。功率放大器被配置为放大发射器所产生的射频(RF)信号。无线设备进一步包括被配置为发送已放大的RF信号的天线，以及被配置为将已放大的RF信号从功率放大器路由到天线的开关电路。开关电路包括多个串联连接以形成堆栈的场效应晶体管(FET)。FET具有参数的非均匀分布。非均匀分布导致所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二导通电阻(Ron)值小的第一Ron值。
根据一些实现方式，本公开涉及一种开关器件，所述开关器件包括第一端子和第二端子，以及在第一端子和第二端子之间串联连接以形成堆栈的多个开关元件。开关元件具有参数的非均匀分布。非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二线性性能更好的第一线性性能。
在一些实施例中，堆栈可以进一步具有至少与对应于所述类似堆栈的第二电压处理能力一样高的第一电压处理能力。在一些实施例中，堆栈可以进一步具有小于对应于类似堆栈的第二Ron值的第一导通电阻(Ron)值。
在一些实施例中，多个开关元件中的每一个可以包括场效应晶体管(FET)，所述FET具有在有源区域上形成的源极、漏极和栅极。FET还可以实现为绝缘体上硅(SOI)器件。
在一些实施例，所述参数可以包括栅极面积。
在一些实施例中，参数可以包括栅极的长度。FET可以实现为梳指配置器件，使得栅极包括多个矩形形状的栅极梳指，其中在源极触点的矩形形状的源极梳指和漏极触点的矩形形状的漏极梳指之间实现每一个栅极梳指。
在一些实施例中，栅极长度的非均匀分布可以基于与FET相关联的另一参数的非均匀分布。栅极长度的非均匀分布可以大致跟随另一参数的非均匀分布。
在一些实施例中，另一参数可以包括每一个FET上的电压VDS的分布。可以选择栅极长度的非均匀分布以产生电压VDS分布的按比例缩放的版本。电压VDS分布的按比例缩放的版本可以基于对应于栅极长度的基本均匀分布的电压VDS分布的最高值的按比例缩放。电压VDS的最高值可以用于来自第一端子的第一FET。第一端子可以被配置为输入端子用于接收射频(RF)信号。
在一些实施例中，至少第一FET的栅极长度可以大于栅极长度的均匀分布值。FET的至少一些可以具有比栅极长度的均匀分布值更小的栅极长度。
在一些实施例中，用于栅极长度的非均匀分布的FET的VDS值的总和可以大于用于栅极长度的均匀分布的FET的VDS值的总和。用于栅极长度的非均匀分布的FET的栅极长度的总和可以大于用于栅极长度的均匀分布的FET的栅极长度的总和。
在一些实施例中，栅极长度的非均匀分布可以包括多组栅极长度值，其中每组具有栅极长度的共同值。
在一些实施例中，第一线性性能可以包括小于对应于第二线性性能的第二Ron值的第一导通电阻(Ron)值。VDS的分布可以是非均匀分布，以提供所需的FET的电压处理能力同时维持第一Ron值小于第二Ron值。
在一些实施例中，FET的至少一些可以包括栅极宽度的不同值。在一些实施例中，第一端子可以是输入端子，第二端子可以是输出端子。在一些实施例中，开关器件可以是射频(RF)开关器件。
根据多个教导，本公开涉及一种半导体裸芯，所述半导体裸芯具有半导体基底和多个串联连接以形成堆栈的场效应晶体管(FET)。所述FET具有参数的非均匀分布。非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二线性性能更好的第一线性性能。
在一些教导中，本公开涉及一种用于制造射频(RF)开关器件的方法。所述方法包括提供半导体基底，以及在半导体基底上形成多个场效应晶体管(FET)使得所述FET具有参数的非均匀分布。所述方法进一步包括连接FET以形成堆栈，使得所述非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二线性性能更好的第一线性性能。
在多个实现方式中，本公开涉及一种射频(RF)开关模块，所述射频(RF)开关模块包括被配置为容纳多个组件的封装基底，以及安装在封装基底上的裸芯。裸芯具有开关电路，其包括多个串联以形成堆栈的场效应晶体管(FET)。FET具有参数的非均匀分布。非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二线性性能更好的第一线性性能。
根据一些实现方式，本公开涉及一种无线设备，所述无线设备具有发射器和与所述发射器通信的功率放大器。功率放大器被配置为放大发射器所产生的射频(RF)信号。无线设备进一步包括被配置为发送已放大的RF信号的天线，以及被配置为将已放大的RF信号从功率放大器路由到天线的开关电路。开关电路包括多个串联连接以形成堆栈的场效应晶体管(FET)。FET具有参数的非均匀分布。非均匀分布使得所述堆栈具有比对应于具有参数的基本均匀分布的类似堆栈的第二线性性能更好的第一线性性能。
为概括本公开的目的，本发明的某些方面、优点和新颖特征都已在这里描述。应理解的是，不一定所有这些优点可以根据本发明的任何特定实施例实现。因此，可以以实现或优化这里所教导的一个优点或一组优点，而不一定实现这里可能教导或建议的其它优点的方式实现或实施本发明。
附图说明
图1示出具有调谐的堆栈的射频(RF)开关。
图2示出在一些实施例中，用于图1的堆栈的例如FET的开关晶体管可以用梳指配置实现。
图3示出图2中所表示的部分的示例侧面剖视图。
图4描述了具有多个单独的FET的堆栈。
图5A示出在一些实施例中，可以用具有FET参数的非均匀分布的FET实现FET的堆栈，并且其中第一参数分布可以大致跟随第二参数分布。
图5B示出第一参数分布具有与第二参数分布的关系的示例，其中所述关系不同于图5A的示例中的按比例缩放跟随关系。
图6示出在一些实施例中，第一参数分布可以包括多组值，其中每一个组中的FET具有共同参数值。
图7示出具有35个FET的示例堆栈，其中可以实现例如变化的栅极宽度值以减少在所述堆栈内电压分配的不平衡。
图8示出图7的示例堆栈的电路表示。
图9示出在具有固定Lg值的堆栈的FET上的电压值的示例分布。
图10示出可以通过实现非均匀Lg分布而调整图9的电压分布以产生按比例缩放的分布的示例。
图11示出可以实现以配置具有这里所述的一个或多个特征的堆栈的过程。
图12示出可以实现以配置具有这里所述的一个或多个特征的堆栈的过程。
图13示出具有多个FET的堆栈的RF开关的示例。
图14示出FET的尺寸变化可以被实现为例如不同的栅极长度的示例RF开关。
图15描述了被配置为在一个或多个刀和一个或多个掷之间切换一个或多个信号的RF开关。
图16示出在一些实施例中，图15的RF开关可以包括RF核和能量管理(EM)核。
图17示出在示例SPDT(单刀双掷)配置中实现的图16的RF核的更详细的示例配置。
图18示出图17的SPDT配置通过用于与两个掷中的每一个相关联的串联臂和分流臂中的每一个的FET堆栈实现的示例。
图19示出具有如这里所述的一个或多个特征的FET可以通过被配置为提供偏置和/或耦接功能的电路来控制。
图20示出可以如何实现一个或多个FET的不同部分的偏置和/或耦接的示例。
图21A和21B示出在绝缘体上硅(SOI)上实现的示例基于梳指的FET器件的顶面和侧面剖视图。
图22A和22B示出在SOI上实现的多个示例多梳指的FET器件的顶面和侧面剖视图。
图23A-23D示出可以如何在一个或多个半导体裸芯上实现本公开的一个或多个特征的非限制示例。
图24A和24B示出具有这里所述的一个或多个特征的裸芯的一个或多个可以在封装模块中实现。
图25示出可以实现在诸如图24A和24B的示例的模块中的示例开关配置的示意图。
图26描述了具有这里所述的一个或多个有益特征的示例无线设备。
具体实施方式
这里所提供的标题(如果有)仅是为了方便，而不一定影响所要求保护的发明的范围或含义。
在天线调谐或者一些其它射频(RF)开关应用中，多个开关元件(例如场效应晶体管(FET))可以被用作为无源组件。它们一般被布置在堆栈配置中以便于功率的适当处理。例如，可以使用更高的FET堆栈高度以允许RF开关承受失配之下的高功率。
在一些应用中，RF开关可以经受高峰值RF电压，所述高峰值RF电压比单个FET的电压处理能力高得多。例如，处理GSM功率的RF开关在使用FET时一般需要被设计为处理25Vpk，其中单独的处理电压对于绝缘体上硅(SOI)器件上的0.18μm例如为1.5V，对于砷化镓(GaAs)假晶高电子迁移率晶体管(pHEMT)器件例如为5Vpk。
一般用FET堆栈配置(例如，单独的FET的堆栈、多栅极器件或者其某种组合)改善电压处理能力。在理想的环境中，这种FET的堆栈的总电压处理应该等于单独的处理电压的总和。然而，相对于地、在堆栈的FET之间和/或关于与堆栈电路(诸如偏置电路)相关联的任何其它节点的寄生效应(例如电容性的和/或电阻性的)可以通过从FET堆栈中分流一些能量而降低有效电压处理能力。
例如，例如天线上调谐(on-antenna tuning)(例如，孔径调谐(aperturetuning))、阻抗匹配或者与基站相关联的更高功率应用的具有更高电压处理设计的应用，峰值电压可以高达例如100V到200V。这些设计通常利用多得多数量的器件的堆栈，并且寄生效应可能变得突出，从而限制了最大可实现的电压处理能力。
在上述更高电压应用的上下文中，更多FET可以被串联布置以符合当FET处于关断状态时的电压处理要求。这样的FET数量的增加在一些情况中可能是不理想的。例如，当FET处于导通状态时，可能发生导通电阻(Ron)性能劣化。应注意的是，假定所有FET具有相同的Ron_single_FET值，堆栈的总导通电阻(Ron_total)近似等于堆栈高度(stack_height)乘以单个FET的导通电阻(Ron_single_FET)。对于电压处理能力，堆栈的总电压处理能力(Vhandling)通常比堆栈高度(stack_height)和单个FET的电压处理能力(Vhandling_single_FET)的乘积小得多。因此，在一些情况中，Ron可以比电压处理的改善更快地劣化。
在上述利用更多数量的FET的更高电压应用中，一些FET可以经受比必要的更高的跨过它们的电压；并且这种器件可以进一步在线性方面被优化(例如，谐波和互调制(例如，IMD2、IMD3、IMD5、IP2、IP3))。
如这里所述，本公开的一个或多个特征除了其它以外可以提供，给定堆栈的电压处理能力的改善。在一些实施例中，这种有益特征的一个或多个可以在FET的简单堆栈中，或者在利用用于电压不平衡补偿的其它技术的堆栈中实现。在一些实施例中，这种有益特征的一个或多个也可以被实现以产生或者伴随线性改善、和/或用于改善RF特性的其它偏置配置。这里将更详细地描述与这种电压处理能力改善相关联的示例。
还如这里所述的，本公开的一个或多个特征可以允许减小总Ron，同时维持所述堆栈的相同的或者所期望的电压处理能力。在一些实施例中，这种有益特征的一个或多个可以在FET的简单堆栈中，或者在利用用于电压不平衡补偿的其它技术的堆栈中实现。在一些实施例中，这种有益特征的一个或多个也可以被实现以产生或者伴随线性改善、和/或用于改善RF特性的其它偏置配置。这里将更详细地描述与这种Ron性能改善相关联的示例。
还如这里所述，本公开的一个或多个特征可以例如通过在所述堆栈的多个部分中使用更多线性器件(例如，通常更短的栅极长度)，其中这些线性器件可以在关断状态时被安全地使用，而允许进一步改善关断的堆栈的线性性能。在一些情况中，使用更短栅极长度来改善关断的堆栈的线性还可以通过减小堆栈的总Ron来改善导通的堆栈的线性。例如，如果在RF系统中Ron值增加，则在导通的堆栈上形成的电压可以随着谐波及其它线性劣化效应而增加。使用更短栅极长度所导致的更紧凑的面积可以减少FET与基底的耦合，并且因此减少基底所引起的非线性效应。此外，这种面积上的减小可以允许使用更小的裸芯，从而提供与减少的成本和减小的裸芯尺寸相关联的益处而不牺牲RF性能。这里将更详细地描述与栅极长度的这种选择性使用以实现线性性能的进一步改善相关联的示例。
这里所述的是可以实现以除了其它以外还解决与FET堆栈相关联的挑战和解决方案的前述示例的一些或全部的器件和方法。尽管在FET堆栈的上下文中描述，应理解的是，本公开的一个或多个特征也可以在使用其它类型的开关元件的开关堆栈中实现。例如，具有二极管或者微型机电系统(MEMS)器件(例如，MEMS电容器或者MEMS开关)作为元件的开关堆栈或者其它类型的堆栈也可以受益于这里所述的一个或多个特征的实现方式。
图1示意性地示出具有调谐堆栈200的RF开关100。在一些实施例中，可以由所述堆栈中具有不同参数值的FET的一些或者全部来实现这种调谐堆栈，所述参数被选择以实现所述堆栈的期望的功能。这种期望的功能可以包括这里所述的三个示例的一些或全部--给定堆栈的改善的电压处理能力、改善的Ron性能和改善的线性性能。
在一些实施例中，在堆栈中具有不同值的前述参数可以包括例如与FET的一部分相关联的尺寸或物理性质。在一些实施例中，与FET相关联的这种部分可以包括FET本身内在的一部分。在这种实施例中，可以看到，因为不必须需要额外的外部组件，因此由基于FET的内在部分的这种调谐提供的有益特征可以是有利的。
为了说明的目的，应理解的是FET例如可以包括，诸如SOI MOSFET的金属氧化物半导体FET(MOSFET)。还应理解的是这里所述的FET可以用多个工艺技术来实现，所述工艺技术包括但不限于HEMT、SOI、蓝宝石上硅(SOS)和CMOS技术。
图2示出在一些实施例中，用于堆栈的FET 300可以以梳指配置来实现。尽管各种示例在这里在这种梳指配置的上下文中描述，其它FET配置也可以被实现并且受益于本公开的一个或多个特征。
在示例中，FET 300被示出为包括具有长度L和宽度Wg的尺寸的有源区域302。尽管在矩形形状的示例上下文中描述，应理解的是，有源区域的其它形状也是可能的。
多个源极(S)和漏极(D)触点被示出为以梳指配置实现，其中栅极梳指(304，具有栅极长度Lg)交错其间。在一些实施例中，源极和漏极触点(S，D)的每一个可以形成与有源区域302的欧姆的金属触点，并且栅极梳指304的每一个可以包括通过栅极氧化层与有源区域302耦合的金属触点。源极触点S的每一个可以电连接到第一输入节点In，并且漏极触点D的每一个可以电连接到第一输出节点Out。应理解的是，取决于给定的布局，S和D的每一个可以是输入或者输出。栅极304的每一个可以被电连接到栅极节点G。作为开关元件的这种FET的操作(例如通过应用适当的栅极信号导通或者关断它)可以用已知的方式实现。
在一些实施例中，诸如有源区域长度(例如L)、栅极宽度(例如Wg)、栅极长度(例如Lg)的示例FET参数的一个或多个在堆栈中的FET的至少一些之间可以是不同的。在有源区域长度L的上下文中，这种FET参数的变化可以通过例如不同数量的源极-栅极-漏极单元，源极、漏极和/或栅极梳指的长度尺寸(在图2描述的示例中的水平尺寸)或者它们的任何组合而实现；或者促进不同数量的源极-栅极-漏极单元，源极、漏极和/或栅极梳指的长度尺寸或者它们的任何组合。
图3示出图2所表示的部分的示例侧面剖视图。图3中的示例示出SOI配置；然而应理解的是，本公开的一个或多个特征也可以用其它类型的开关晶体管来实现。
在一些实施例中，源极-栅极-漏极单元可以包括在基底320之上形成的绝缘体322。体324被示出为形成在绝缘体322之上，并且源极/漏极区326、328被示出为形成在体324上。源极/漏极区326、328被示出为通过在具有长度尺寸Lg的栅极304之下的体324的部分隔开。具有厚度尺寸d1的栅极氧化层330被示出为被提供在栅极304和体324之间。
在一些实施例中，栅极长度Lg、栅极氧化层厚度d1、FET中的任何掺杂区域的轮廓(profile)或者它们的任何组合，可以被调整以便产生在所述FET之间的在一个或多个这种参数上至少具有一些差异的堆栈。所述掺杂区域例如可以包括源极/漏极区326、328，体324，晕区(halo region)(图3未示出)，或者任何其它掺杂区域。
图4示意性地描述了具有多个单独的FET 300的堆栈200。N个这种FET被示出为在输入节点(IN)和输出节点(OUT)之间串联连接，其中数量N是大于1的正整数。应理解的是，在一些实施例中输入与输出可以颠倒，使得OUT节点接收信号，IN节点输出信号。
如这里所述，堆栈200中的FET 300的一些或者全部可以具有不同于其它FET的一个或多个参数。这里将更详细地描述具有一个或多个这种不同参数的FET示例。
图5A示出在一些实施例中，例如图4的示例的FET堆栈可以用具有FET的参数的非均匀分布330的FET来实现。这种非均匀分布可以基于与所述FET相关联的另一参数的分布332。在图5A的示例中，非均匀分布330被称为第一参数分布；并且非均匀分布332被称为第二参数分布。这里将更详细地描述与第一和第二分布330、332相关联的这种FET参数的示例。
图5A示出第一参数分布330可以大致跟随第二参数分布332的示例。然而，在一些实施例中，可以实现其它类型的关系。例如，图5B示出第一参数分布330与第二参数分布332具有关系的示例，其中所述关系不同于图5A的示例中的按比例缩放的跟随关系。这种关系例如可以包括当第二参数分布332减小时第一参数分布330增大并且反之亦然的情况。其它类型的关系也是可能的。
在图5A和5B的示例的每一个中，在堆栈中实现或者将被实现的第一参数分布330被描述为基于它相应的第二参数分布332的连续函数。例如，对于给定的FET数量，第一参数分布330可以具有任何值。然而，用这种连续或者精细的方式改变每一FET的参数可能是不期望的或者不实际的。
图6示出在一些实施例中，第一参数分布可以包括多组值，其中在每组中的FET具有共同的参数值。例如FET的组(330a)被示出为对于第二参数分布的相应范围具有FET参数的共同值。类似地，FET的组(330b)被示出为对于第二参数分布的相应范围具有FET参数的共同值。总的说来，所述成组的共同值(330a-330e)的趋向可以大致跟随第二参数分布332。应理解的是，其它类型的关系(例如图5B的示例)也可以用FET参数值的上述分组实现。
图7-10示出对于FET堆栈例如栅极长度Lg的FET参数如何能基于例如在FET上的电压(VDS)的另一个FET参数而被映射的示例。在这种示例中，Lg值的分布可以是参考图5和6在这里所述的第一参数分布；VDS值的分布可以是第二参数分布。图7-10的示例还表示基于第一参数(例如，Lg值)的这种映射对于不同的操作参数可以如何改善堆栈的性能。在一些实现方式中，可以实现一个或多个这种改善而不牺牲其它一个或多个操作参数中的性能。
图7示出具有35个FET(FET_1，FET_2，...，FET_35)的堆栈200。应理解的是，可以使用其它数量的FET。在示例中，FET被示出为具有变化的栅极宽度值(图2中的Wg，图7中的Wg1、Wg2等等)以便例如减少在堆栈200中的电压分配的不平衡。关于这种技术的额外细节可以在标题为FIELD-EFFECT TRANSISTOR STACK VOLTAGECOMPENSATION(场效应晶体管堆栈电压补偿)的美国专利申请号14/451,321中找到，其整体通过引用而被明确地结合于此。
例如，在表1中列出了具有10个FET的堆栈，其中这10个FET具有相应的栅极宽度Wg1到Wg10。表1中的10个FET中的每一个都具有100个栅极梳指。
表1
FET# 栅极宽度 栅极宽度值(μm)
1 Wg1 13.6
2 Wg2 11.9
3 Wg3 10.8
4 Wg4 10.0
5 Wg5 9.5
6 Wg6 8.9
7 Wg7 8.5
8 Wg8 8.3
9 Wg9 8.2
10 Wg10 8.5
对于这种可变尺寸FET，仿真数据显示，在FET的每一个处的相对电压降比具有恒定栅极宽度(例如，10μm)的10个FET的配置均匀得多。
例如，在恒定栅极宽度的配置中，在FET1上的输入电压(例如5V)大约有0.135的电压降，在FET2上的输入电压大约有0.118的电压降等等，其中在FET9上的输入电压的电压降减少到大约0.087(并且对于FET10些微地增加)。对于表1的可变尺寸配置，在FET1上的输入电压(例如5V)有大约0.103的电压降，在FET2到FET10的每一个上的输入电压有大约0.101的电压降。因此，可以看到，通过表1的可变尺寸配置可以显著地减小电压不平衡，以便产生基本均匀的电压分布。在一些实施例中，沿着所述堆栈的这种相对均匀的电压分布可以产生关于例如谐振尖峰、压缩点和/或互调失真(IMD)的开关性能的改善。
还注意到的是，在上述均匀的电压分布示例中，最高值大约是输入电压(在第一FET上)的0.103。相应地，可以通过用具有最高相对电压降(例如对于第一FET为0.103)的弱链接来按比例缩放输入电压(例如5V)，来估计表的示例堆栈的击穿电压。可以看到，这种估计按期望地产生5/0.103的值，或大约48V，这十分接近于不具有电压不平衡的理想配置的估计。
图8示出图7的示例堆栈200的电路表示。如所示，35个FET(300a，300b，…，300n)可以串联连接，其中第一FET 300a与输入节点(IN)通信，并且最后的FET 300n与输出节点(OUT)通信。如这里所述的，在一些实现方式中堆栈200可以被颠倒操作，使得输入信号被提供在OUT端子处，并且输出信号被提供在IN端子处。
在图8的示例电路中，每一个FET被描述为具有通过栅极电阻与栅极信号节点G通信的多个栅极梳指。这种栅极节点可以对于所有的FET被一起控制、单独控制或者以其一些组合控制。
在示例电路中，节点342(例如，图3中的304)与栅极节点G相同，用于每一个FET的体节点被表示为340。此外，并联RC电路344被示出为提供示例基底耦合。
对于图7和8的示例堆栈配置，对所有35个FET用Lg的固定值(例如，大约0.32μm)进行仿真。在这种仿真中观测到的在相应的FET上的电压值被列出在表2中，VDS栏之下。图9(曲线352)中绘制相同的VDS值，以及固定的Lg值(线350)。
表2
Figure BDA0002308230210000171
Figure BDA0002308230210000181
在一些实现方式中，较大的栅极长度Lg通常产生更高的击穿电压(BVdss)。在一些情况中，更高的BVdss的值是所期望的；然而，通常对Lg可以增加多少而不显著地劣化FET的一个或多个其它性能参数有所限制。
在图9和表1的示例中，最高VDS值与第一FET相关联、在大约3.00V处，这优选地低于该FET的击穿电压BVdss。在另一端附近，对于FET 24最低VDS值为大约1.76V。因此，对于具有这种VDS值范围的所有FET的恒定栅极长度值Lg(例如，0.32μm)不是栅极尺寸(诸如Lg)的高效实现方式。例如，FET可能能够具有比恒定值(例如，0.32μm)更大的Lg值以便增加BVdss而不显著地劣化性能。在另一示例中，因为BVdss可能不需要那么高，FET可能能够具有比所述恒定值(例如，0.32μm)更低的Lg值。
在一些实施例中，可以调谐例如这里所述的示例的FET堆栈以用于FET参数(诸如栅极长度Lg)的更高效的实现方式。利用这种调谐的配置，所述堆栈作为整体可以显著地受益。这里将更详细地描述与这种调谐相关联的示例以及可以实现的益处。
在一些实现方式中，前述调谐技术可以包括识别在堆栈上的VDS的分布。可以通过例如仿真和/或测量来获得这种分布。图9中的VDS曲线352是这种分布的示例。
基于一些与堆栈的FET相关联的配置(例如，类型和/或工艺技术)，前述VDS分布的最高VDS值(例如，第一FET)可以被按比例增大到更高值，所述更高值仍低于具有仍可接受的(例如，就在其它FET性能参数上的效应的方面)增加的栅极长度Lg的击穿电压BVdss。通过这种按比例缩放的VDS值，VDS分布可以相应地按比例增大。例如，VDS分布(例如，图9的曲线352)可以按比例增大大约12％。
图10示出图9的相同的未按比例缩放的VDS曲线352，以及大约是曲线352的1.12倍的按比例缩放的VDS曲线356。与未按比例缩放的VDS曲线352和按比例缩放的VDS曲线356相关联的值被列在表3中，被表示为“VDS”和“按比例缩放的VDS”的栏之下。在一些实施例中，并且如图10和表3的示例所示，用于给定的Lg值的按比例缩放的VDS值可以保持在或低于最大的VDS值或者选择的VDS值。
例如，具有0.36μm的Lg的FET 1-8被示出为具有按比例缩放的VDS值，所述VDS值小于或等于3.5V的相应的选择的VDS值。类似地，具有0.32μm的Lg的FET 9-13被示出为具有按比例缩放的VDS值，所述VDS值小于或等于3.0V的相应的选择的VDS值；具有0.28μm的Lg的FET 14-23被示出为具有按比例缩放的VDS值，所述VDS值小于或等于2.8V的相应的选择的VDS值；具有0.24μm的Lg的FET 24-29被示出为具有按比例缩放的VDS值，所述VDS值小于或等于2.0V的相应的选择的VDS值；具有0.28μm的Lg的FET 30-35被示出为具有按比例缩放的VDS值，所述VDS值小于或等于2.8V的相应的选择的VDS值。
表3
Figure BDA0002308230210000201
Figure BDA0002308230210000211
通过对应于最高VDS FET(例如，第一FET)的BVdss的前述增加的栅极长度Lg(例如，0.36μm)，可以获得新Lg分布。这种新Lg分布示例在图10中被示出为分布354，并且对应的值被列在表3中，被表示为“按比例缩放的Lg”的栏之下。
应注意的是，图10和表3中的示例Lg值分成5组，类似于参考图6在这里所述的示例。还应注意的是，与5组相关联的Lg值大致跟随按比例缩放的VDS曲线356的趋向。表4列出了对于按比例缩放的VDS曲线356的不同范围分配不同的值的示例方案。
表4
范围(V) Lg(μm)
3.0≤VDS＜3.5 0.36
2.8≤VDS＜3.0 0.32
2.0≤VDS＜2.8 0.28
VDS＜2.0 0.24
在一些情况中，用前述示例方式获得的新Lg分布可以或可以不用次佳或不期望的方式改变VDS分布。如果这种VDS分布是次佳或者不期望的，可以修改前述技术的一个或多个步骤。
如这里所述，用前述方式获得的新Lg分布可以产生FET的调谐的堆栈。例如，对于需要这种更高值的一个或多个FET，一些Lg的值可以增加(例如，大于0.32μm的恒定值的0.36μm)。另一方面，对于不需要更高值的一个或多个FET，一些Lg值可以减小(例如，小于0.32μm的恒定值的0.24μm)。这种调谐的配置可以为堆栈提供多个性能改善。下面描述这种性能改善的非限制示例。
改善的电压处理能力
如这里所述，本公开的一个或多个特征可以改善FET的堆栈的电压处理能力。通常由击穿电压(BVdss)来指定FET的电压处理，在所述击穿电压的点处泄漏电流增加并且谐波水平激增。
参考图10的按比例缩放的VDS分布356在这里所述的的示例调谐配置具有大约90V的总VDS值(表3中35个FET的按比例缩放的VDS值的总和)，而未按比例缩放的VDS分布352具有大约80V的总VDS值。因此，调谐的配置被示出为提供用于所述堆栈的大约额外10V的电压处理能力。
电压处理能力的前述示例改善在调谐所述堆栈中各种FET的栅极长度的上下文中描述。应理解的是，也可调谐其它FET参数以实现类似的效果。例如，可以通过掺杂轮廓和/或结构修改来实现击穿电压(BVdss)的最优化或改善。可以在源极、漏极、体、晕区和/或任何其它掺杂区域的掺杂中进行一种或多种修改以增大或减小BVdss。在一些实施例中，可以通过进一步的处理步骤(例如，额外掩模)或者使用不同的结构和/或布局来制造这种FET器件。
在另一示例中，使用更厚的栅极氧化层(例如图3中的330)可以产生更高的击穿电压。然而，BVdss的这样的增加可以导致例如Ron的其它参数劣化。相应地，可以通过平衡冲突的性能参数实现基于栅极氧化层厚度的堆栈的调谐。
尽管在FET堆栈的上下文中描述电压处理改善的各种示例，应理解的是，本公开的一个或多个特征也可以被用于其它堆栈器件。例如，在具有诸如MEMS电容器或MEMS开关的微电机械系统(MEMS)器件的堆栈的上下文中，例如波束的长度、宽度和/或厚度的参数可以被调谐以实现改善电压处理能力。
改善的Ron性能：
如这里所述，本公开的一个或多个特征可以改善FET堆栈的Ron性能。通常，电压处理能力和Ron在相同的方向上变化。因此，在一些实施例中，如果第一FET不需要承受与第二FET同样高的电压，则第一FET可以被配置为具有比第二FET的Ron更低的Ron。
在一些实现方式中，FET堆栈的设计可以包括降低Ron同时维持电压处理能力的特征。对于这种设计，可以使用对BVdss和Ron的两者(例如，较低的BVdss和较低的Ron)具有所期望特性的FET。例如，如果初步设计使用0.32μm的FET，则在该FET不经受更高电压的情况下，可以使用具有Lg＜0.32μm的新FET。
如在与图7-10相关联的示例的上下文中所述，Lg可以被调整以调谐每一个FET或者FET组的电压处理能力，从而对作为整体的堆栈产生更高电压处理能力。在这种设计中，注意到的是，一些Lg值可以比原始设计中的Lg值更高，从而增加那些FET的Ron值。然而，因为这种调谐的配置可以包括一些具有更低Lg值的FET，所述堆栈总体上可以具有更低Ron值。
例如，在表2和3中列出的Lg值中，原始设计(表2中每一个FET0.32μm)中的固定Lg值的总和大约为11.2μm。在表3中，变化的Lg值的总和大约为10.4μm。因此，在这种特定的示例中，改善了电压处理能力和Ron性能两者，其中前者增加并且后者降低。如果设计要求具有堆栈的降低的Ron值同时维持总电压处理能力的改善的Ron性能，可以看到，因为不需要增加电压处理能力，所以所述堆栈的Ron值甚至可以被进一步降低。
Ron性能的前述示例改善是在调谐堆栈中各种FET的栅极长度的上下文中描述。应理解的是，也可调谐其它FET参数以实现类似的效果。例如，可以通过掺杂轮廓和/或结构修改来实现Ron最优化或改善。可以在源极、漏极、体、晕区和/或任何其它掺杂区域的掺杂中进行一种或多种修改以增大或减小Ron。在一些实施例中，可以用更进一步的工艺步骤(例如，额外掩模)或者使用不同的结构和/或布局来制造这种FET器件。
在另一示例中，使用更薄的栅极氧化层(例如图3中的330)可以产生更低的Ron值。然而，Ron值的这样的减小可以导致例如BVdss的其它参数不期望的劣化。相应地，可以通过平衡冲突的性能参数实现基于栅极氧化层厚度的堆栈的调谐。
尽管在FET堆栈的上下文中描述Ron性能改善的各种示例，应理解的是，本公开的一个或多个特征也可以被用于其它堆栈器件。例如，在具有诸如MEMS电容器或MEMS开关的微电机械系统(MEMS)器件的堆栈的上下文中，例如光束的长度、宽度和/或厚度的参数可以被调谐以实现改善Ron性能。
改善的线性性能：
在一些实施例中，当堆栈导通和/或当堆栈关断时，本公开的一个或多个特征可以被用于改善FET堆栈的线性性能。当堆栈导通时，可以通过减小堆栈的总Ron来实现堆栈的线性性能改善。在一些实施例中，可以通过使用具有如这里所述的更短栅极长度的FET，实现总Ron的这样的减小。在“改善Ron性能”章节下的这里所述的其它技术也可以被使用以减小总Ron。总Ron的这样的减小可以减小在导通的堆栈上形成的电压，并且因此减少所述堆栈产生的谐波或者其它非线性效应。
当堆栈关断时，可以通过配置堆栈中的FET的一些在击穿电压附近操作(例如，通过使用具有更高BVdss的FET)，并且对所述堆栈中其它FET的一些或者全部使用更高线性的、在它们的击穿电压以下良好操作的FET来实现线性性能的改善。
当堆栈导通或者关断时，可以通过减小堆栈的布局面积来实现线性性能的改善。这种布局面积的减小可以减少基底与堆栈的耦合，从而减少基底所导致的非线性效应。在一些实施例中，可以例如通过如这里所述在适当时减小栅极长度Lg、和/或也如这里所述在适当时减小栅极宽度Wg来实现这种布局面积的减小。
在一些情况中，前述线性性能的示例改善可以通过调谐所述堆栈中各种FET的栅极长度来实现。应理解的是，也可调谐其它FET参数以实现类似的效果。例如，可以通过掺杂轮廓和/或结构修改来实现线性最优化或者改善。可以在源极、漏极、体、晕区和/或任何其它掺杂区域的掺杂中进行一种或多种修改以影响线性。在一些实施例中，可以通过进一步的工艺步骤(例如，额外掩模)或者使用不同的结构和/或布局来制造这种FET器件。
在通过减小Ron改善线性性能的上下文中，使用更薄的栅极氧化层(例如图3中的330)可以产生更低的Ron值。然而，Ron值这样的减小可以导致例如BVdss的其它参数不期望的劣化。相应地，可以通过平衡冲突的性能参数实现基于栅极氧化层厚度的堆栈的调谐。
尽管在FET堆栈的上下文中描述线性性能改善的各种示例，应理解的是，本公开的一个或多个特征也可以被用于其它堆栈器件。例如，在具有诸如MEMS电容器或MEMS开关的微电机械系统(MEMS)器件的堆栈的上下文中，例如光束的长度、宽度和/或厚度的参数可以被调谐以实现改善线性性能。
配置堆栈的示例方法：
图11示出可以实现以配置具有这里所述的一个或多个特征的堆栈的过程360。过程360可以从方框361开始；在方框362中，可以获得与堆栈的FET相关联的第一参数分布。在方框363中，可以基于与所选FET相关联的参数来调整所获得的分布。例如，堆栈中的第一FET可以具有最高电压VDS，并且可以基于这种VDS值调整所述分布。在方框364中，可以基于所调整的分布获得第二参数的分布。在决定方框365中，过程360可以确定第二参数的分布是否可接受。如果回答“是”，则过程360可以在方框366中结束。如果回答“否”，则过程360可以执行步骤363和364以产生第二参数的另一个分布。
制造堆栈的示例方法：
图12示出可以实现以制造具有这里所述一个或多个特征的堆栈的过程370。在方框371中，可以提供基底。在一些实施例中，这种基底可以是SOI基底。在方框372中，多个FET可以在基底上形成使得FET被布置为堆栈配置。FET可以具有基于另一参数的分布而变化的参数。
开关应用的示例：
在一些实施例中，具有两个或更多FET的FET堆栈可以实现为RF开关。图13示出具有多个FET的堆栈210(例如N个这种FET 300a到300n)的RF开关的示例。这种开关可以配置为单刀单掷开关(SPST)开关。尽管是在这样的示例的上下文中描述，应理解的是，堆栈210的一个或多个可以用其它开关配置实现。
在图13的示例中，FET(300a到300n)的每一个可以通过其相应栅极偏置网络310和体偏置网络312来控制。在一些实现方式中，这种控制操作可以用已知的方式进行。
在一些实施例中，例如图13的示例RF开关可以包括具有这里所述一个或多个特征的FET。图14示出这种特征可以实现为不同的栅极长度的示例RF开关100。在示例中，FET堆栈210被示出为包括具有其相应栅极长度(Lg1-Lgn)的FET(300a-300n)。可以选择不同的这种栅极长度的一些或者全部以产生RF开关100的所期望的性能改善。
图15-20示出本公开的一个或多个特征可以实现的开关应用的非限制示例。图21和22示出本公开的一个或多个特征可以在SOI器件中实现的示例。图23-26示出本公开的一个或多个特征如何在不同的产品中实现的示例。
开关器件的示例组件：
图15示出射频(RF)开关100，所述射频(RF)开关100被配置为在一个或多个刀102和一个或多个掷104之间切换一个或多个信号。在一些实施例中，这种开关可以基于例如绝缘体上硅(SOI)FET的场效应晶体管(FET)的一个或多个。当特定的刀连接到特定的掷时，这种路径通常被认为是闭合的或者处于导通状态。当刀和掷之间的给定路径未被连接时，这种路径通常地被认为是关断的或者处于关断状态。
图16示出在一些实现方式中，图15的RF开关100可以包括RF核110和能量管理(EM)核112。RF核110可以被配置为在第一端口和第二端口之间路由RF信号。在图16所示的示例单刀双掷(SPDT)配置中，这种第一端口和第二端口可以包括刀102a和第一掷104a，或者刀102a和第二掷104b。
在一些实施例中，EM核112可以被配置为向RF核提供例如电压控制信号。EM核112可以进一步被配置为向RF开关100提供逻辑译码和/或电源调节性能。
在一些实施例中，RF核110可以包括一个或多个刀和一个或多个掷以使得在开关100的一个或多个输入和一个或多个输出之间通过RF信号。例如，RF核110可以包括如图16所示的单刀双掷(SPDT或者SP2T)配置。
在示例SPDT上下文中，图17示出RF核110的更详细示例配置。RF核110被示出为包括经由第一和第二晶体管(例如FET)120a、120b耦接到第一和第二掷节点104a、104b的单个刀102a。第一掷节点104a被示出为经由FET 122a耦接到RF地以提供节点104a的分流能力。类似地，第二掷节点104b示出为经由FET 122b耦接到RF地以提供节点104b的分流能力。
在示例操作中，当RF核110处于其中RF信号在刀102a和第一掷104a之间通过的状态时，在刀102a和第一掷节点104a之间的FET 120a可处于接通状态，并且在刀102a和第二掷节点104b之间的FET 120b可处于关断状态。对于分流FET 122a、122b，分流FET 122a可以处于关断状态，使得当RF信号从刀102a传送到第一掷节点104a时其不被分流到地。与第二掷节点104b相关联的分流FET 122b可以处于导通状态，使得通过第二掷节点104b到达RF核110的任何RF信号或者噪声被分流到地，以便减少影响刀到第一掷操作的不期望的干扰效应。
尽管前述示例是在单刀双掷配置的上下文中描述的，应理解的是，RF核可以被配置为具有其它数量的刀和掷。例如，可以有超过一个刀，并且掷的数量可以小于或大于两个的示例数量。
在图17是示例中，刀102a和两个掷节点104a、104b之间的晶体管被描述成单个的晶体管。在一些实现方式中，一个或多个刀和一个或多个掷之间的这种开关功能可由开关臂部分(segment)提供，其中每一个开关臂部分包括例如FET的多个晶体管。
图18中示出具有这种开关臂部分的RF核的示例RF核配置130。在所述示例中，刀102a和第一掷节点104a被示出为经由第一开关臂部分140a耦接。类似地，刀102a和第二掷节点104b被示出为经由第二开关臂部分140b耦接。第一掷节点104a被示出为能够经由第一分流臂段142a被分流到RF地。类似地，第二掷节点104b被示出为能够经由第二分流臂段142b被分流到RF地。
在示例操作中，当RF核130处于其中RF信号在刀102a和第一掷节点104a之间通过的状态时，在第一开关臂部分140a上的所有FET可以处于导通状态，并且在第二开关臂部分104b上所有FET可以处于关断状态。用于第一掷节点104a的第一分流臂142a的所有FET可以处于关断状态，使得当RF信号从刀102a传送到第一掷节点104a时它不被分流到地。与第二掷节点104b相关联的第二分流臂142b上的所有FET可以处于导通状态，使得通过第二掷节点104b到达RF核130的任何RF信号或者噪声被分流到地，以便减少影响刀到第一掷操作的不期望的干扰效应。
再次，尽管在SP2T配置的上下中描述，应理解的是，也可以实现具有其它数量的刀和掷的RF核。
在一些实现方式中，开关臂部分(例如140a、140b、142a、142b)可以包括例如FET的一个或多个半导体晶体管。在一些实施例中，FET可以能够处于第一状态或者第二状态，并且可以包括栅极、漏极、源极和体(有时还称为基底)。在一些实施例中，FET可以包括金属氧化物半导体场效应晶体管(MOSFET)。在一些实施例中，一个或多个FET可以串联连接以形成第一端和第二端，使得当FET处于第一状态(例如导通状态)时，RF信号可以在第一端和第二端之间路由。
本公开的至少一些涉及可以如何控制FET或者FET组以用期望的方式提供开关功能。图19示意性示出在一些实现方式中，这种对FET 120的控制可以被配置为偏置和/或耦接FET 120的一个或多个部分的电路150实现。在一些实施例中，这种电路150可以包括被配置为偏置和/或耦接FET 120的栅极、偏置和/或耦接FET 120的体、和/或耦接FET 120的源极/漏极的一个或多个电路。
参考图20描述一个或多个FET的不同部分的这种偏置和/或耦接如何进行的示意性示例。在图20中，节点144、146之间的开关臂部分140(其可以是例如图18示例的示例开关臂部分140a、140b、142a、142b中的一个)被示出为包括多个FET 120。这种FET的操作可被栅极偏置/耦接电路150a、和体偏置/耦接电路150c和/或源极/漏极耦接电路150b控制或实现。
栅极偏置/耦接电路
在图20所示的示例中，FET 120的每一个的栅极可以连接到栅极偏置/耦接电路150a，以接收栅极偏置信号，和/或将栅极耦接到FET 120或者开关臂140的另一部分。在一些实现方式中，栅极偏置/耦接电路150a的设计或者特征可以改善开关臂140的性能。这种性能改善可以包括但不限于器件插入损耗、隔离性能、功率处理能力和/或开关器件线性。
体偏置/耦接电路
如图20所示，FET 120的每一个的体可以连接到体偏置/耦接电路150c以接收体偏置信号，和/或将体耦接到FET120或者开关臂140的另一部分。在一些实现方式中，体偏置/耦接电路150c的设计或者特征可以改善开关臂140的性能。这种性能改善可以包括但不限于器件插入损耗、隔离性能、功率处理能力和/或开关器件线性。
源极/漏极耦接电路
如图20所示，FET 120的每一个的源极/漏极可以连接到耦接电路150b以将所述源极/漏极耦接到FET 120的或者开关臂140的另一部分。在一些实现方式中，耦接电路150b的设计或者特征可以改善开关臂140的性能。这种性能改善可以包括但不限于器件插入损耗、隔离性能、功率处理能力和/或开关器件线性。
开关性能参数的示例：
插入损耗
开关器件性能参数可以包括插入损耗的度量。开关器件插入损耗可以是通过RF开关器件路由的RF信号的衰减的度量。例如，在开关器件的输出端口处RF信号的幅度可以小于在开关器件的输入端口处的RF信号幅度。在一些实施例中，开关器件可以包括在装置中引入寄生电容、电感、电阻或电导的器件组件，这促成了开关器件的插入损耗的增加。在一些实施例中，开关器件插入损耗可以可作为开关器件的输入端口处的RF信号的功率或电压与输出端口处的RF信号的功率或电压之比来度量。减少的开关器件插入损耗对于改善RF信号发射是期望的。
隔离性
开关器件性能参数还可以包括隔离性的度量。开关器件隔离可以是在RF开关器件的输入端口和输出端口之间的RF隔离性的度量。在一些实施例中，在开关器件处于其中的输入端口和输出端口电气隔离的状态时，例如当开关器件处于关断状态时，开关器件的隔离性可以是开关器件的RF隔离性的度量。增加的开关器件隔离性可以改善RF信号完整性。在某些实施例中，隔离性的增加可以改善无线通信装置性能。
互调失真
开关器件性能参数可以进一步包括互调失真(IMD)性能的度量。互调失真(IMD)可以是RF开关器件中的非线性的度量。
IMD可以由混合在一起并产生非谐频的频率的两个或更多信号引起。例如，假设两个信号具有在频率空间中彼此相对接近的基频f1和f2(f2＞f1)。这种信号的混合可以导致频谱中在对应于两个信号的基频和谐频的不同产物(product)的频率处得到峰值。例如，二阶互调失真(也被称为IMD2)通常地被认为包括频率f1+f2、f2-f1、2f1和2f2。三阶IMD(也被称为IMD3)通常被认为包括2f1+f2、2f1-f2、f1+2f2、f1-2f2。更高阶的产物可以以类似的方法形成。
通常，随着IMD阶数增加，功率电平降低。相应地，二阶和三阶可以是特别感兴趣的不期望的效应。在一些情况中，也可对如四阶和五阶的更高阶感兴趣。
在一些RF应用中，可以期望减少RF系统内对干扰的敏感性。在RF系统中的非线性可以导致将杂散信号到引入系统中。RF系统中的杂散信号可以导致在系统内的干扰并且劣化通过RF信号发送的信息。具有增强的非线性的RF系统可以表现为增加对干扰的敏感性。在例如开关器件的系统组件中的非线性，可以导致将杂散信号引入到RF系统中，从而促成整个RF系统线性和IMD性能的劣化。
在一些实施例中，RF开关器件可以实现为包括无线通信系统的RF系统的一部分。可以通过增加系统组件的线性，例如RF开关器件线性，来改善系统的IMD性能。在一些实施例中，无线通信系统可以操作在多频带和/或多模式环境中。互调失真(IMD)性能的改善在多频带和/或多模环境中操作的无线通信系统中是期望的。在一些实施例中，开关器件IMD性能的改善可以改善操作在多模式和/或多频带环境中的无线通信系统的IMD性能。
改善的开关器件IMD性能对于在各种无线通信标准中操作的无线通信装置，例如对于在LTE通信标准中操作的无线通信装置是期望的。在一些RF应用中，改善在使能数据和语音通信的同时发送的无线通信装置中操作的开关器件的线性是期望的。例如，开关器件中改善的IMD性能对于在LTE通信标准中操作并且执行语音和数据通信同时发送(如SVLTE)的无线通信装置是期望的。
高功率处理能力
在一些RF应用中，RF开关器件在高功率下操作同时减少其它器件性能参数的劣化是期望的。在一些实施例，RF开关器件在高功率下操作同时具有改善的互调失真、插入损耗和/或隔离性能是期望的。
在一些实施例中，可以在开关器件的开关臂部分中实现数量增加的晶体管以使得能够改善开关器件的改善的功率处理能力。例如，开关臂部分可以包括数量增加的串联连接的FET，增加的FET堆栈高度，以使得能够改善在高功率下的器件性能。然而，在一些实施例中，增加FET堆栈高度可以使开关器件插入损耗性能劣化。
FET结构和制造工艺技术示例：
开关器件可以被实现为在裸芯上、裸芯外或者它们的一些组合。开关器件也可以使用各种技术来制造。在一些实施例中，RF开关器件可以用硅或者绝缘体上硅(SOI)技术来制造。
如这里所述，RF开关器件可以使用绝缘体上硅(SOI)技术来实现。在一些实施例中，SOI技术可包括具有电绝缘材料的嵌入层的半导体基底，如在硅器件层下的埋入氧化层(buried oxide layer)。例如，SOI基底可以包括嵌入在硅层下的氧化层。也可以使用本领域中的已知的其它绝缘材料。
RF应用的实现方式，例如使用SOI技术的RF开关器件可以改善开关器件性能。在一些实施例中，SOI技术可以使功率消耗降低。降低的功率消耗在包括与无线通信装置相关联的RF应用的RF应用中是期望的。由于晶体管寄生电容减少以及到硅基底的互连金属化，SOI技术可以使得器件电路的功率消耗降低。埋入氧化层的存在将会减少结电容或高电阻系数基底的使用，使得能够减少与基底相关的RF损耗。电隔离SOI晶体管可以方便堆栈，促成核片尺寸大小的减小。
在一些SOI FET配置中，每一个晶体管可以被配置为基于梳指的器件，其中源极和漏极是矩形形状(在顶视图中)，并且栅极结构在源极和漏极之间像矩形形状的梳指一样延伸。图21A和21B示出在SOI上实现的示例基于梳指配置FET器件的顶视图以及侧面剖视图。如图所示，这里所述的FET器件可以包括p型FET或者n型FET。因此，尽管这里将一些FET器件描述为p型器件，应理解的是，与这种p型器件相关联的各种构思也可以应用于n型器件。
如图21A和21B所示，pMOSFET可以包括在半导体基底上形成的绝缘体层。绝缘体层可以用例如二氧化硅或者蓝宝石的材料形成。n阱被示出为形成在绝缘体中，以便暴露的表面大体限定一矩形区域。源极(S)和漏极(D)被示出为其暴露的表面大体限定矩形的p掺杂区域。如图所示，可以配置S/D区使得源极和漏极功能是颠倒的。
图21A和21B进一步示出可以在n阱上形成的栅极(G)以便位于源极和漏极之间。示例栅极被描述为具有沿着源极和漏极延伸的矩形形状。还示出n型体触点。矩形形状的阱、源极和漏区以及体触点的形成可以通过多种已知的技术来实现。
图22A和22B示出在SOI上实现的多梳指FET器件示例的顶视图和侧面剖视图。矩形形状的n阱、矩形形状的p掺杂区域、矩形形状的栅极和n型体触点的形成可以用参考图21A和21B所描述的类似技术来实现。
图22A和22B的示例多梳指FET器件可以被配置为使得源极区域一起电连接到源极节点，并且漏极区域一起电连接到漏极节点。栅极也可以一起连接到栅极节点。在这样的示例配置中，共用栅极偏置信号可通过栅极节点提供以控制源极节点和漏极节点之间的电流。
在一些实施例中，多个前述多梳指FET器件可以串联连接作为开关以允许处理高功率RF信号。每一个FET器件可以在连接的FET处划分与功率耗损相关联的总电压降。可以基于例如开关功率处理要求来选择多个这种多梳指FET器件。
产品实现方式的示例：
这里所述的基于FET的开关电路的各种示例可以用多个不同的方式和在不同的产品等级上实现。一些这种产品实施例用示例方式描述。
半导体裸芯实现方式
图23A-23D示出在一个或多个半导体裸芯上的这种实施例的非限制示例。图23A示出在一些实施例中，具有这里所述一个或多个特征的开关电路120和偏置/耦接电路150可以在裸芯800上实现。图23B示出在一些实施例中，偏置/耦接电路150的至少一些可以在图23A的裸芯800之外实现。
图23C示出在一些实施例中，具有这里所述一个或多个特征的开关电路120可以在第一裸芯800a上实现，具有这里所述一个或多个特征的偏置/耦接电路150可以在第二裸芯800b上实现。图23D示出在一些实施例中，偏置/耦接电路150的至少一些可以在图23C的第一裸芯800a之外实现。
封装模块实现方式
在一些实施例中，具有这里所述一个或多个特征的裸芯的一个或多个可以在封装模块中实现。这种模块的示例如图24A(顶视图)和24B(侧视图)所示。尽管在开关电路和偏置/耦接电路两者处于相同裸芯上的上下文中描述(例如，图23A的示例配置)，应理解的是，封装模块可以基于其它配置。
模块810示出为包括封装基底812。这种封装基底可以被配置为容纳多个组件，并且可以包括例如层压基底。安装在封装基底812上的组件可以包括裸芯的一个或多个。在所示的示例中，具有开关电路120和偏置/耦接电路150的裸芯800示出为安装在封装基底812上。裸芯800可以通过例如连接焊线816的连接电连接到模块的其它部分(并且与所使用的多于一个的裸芯彼此连接)。这种连接焊线可形成在形成在裸芯800上的接触垫818和形成在封装基底812上的接触垫814之间。在一些实施例中，表面安装器件(SMD)822的一个或多个可以安装在封装基底812上以促进模块810的各种功能。
在一些实施例中，封装基底812可以包括电连接路径用于互连各种组件和/或与用于外部线路的触板相连接。例如，连接路径832描述成互连示例SMD 822和裸芯800。在另一示例中，连接路径832被描述成互连SMD 822与外部连接触板834。在再一示例中，连接路径832被描述成互连裸芯800与地连接触板836。
在一些实施例中，在封装基底812之上的空间和其上安装的各种组件可以被包塑结构830填充。这样的包塑结构可以提供多种期望的功能，包括保护组件和来自外部元件的焊线，并且更容易处理封装模块810。
图25示出可在参考图24A和24B描述的模块810中实现的示例开关配置的示意图。在所述示例中，开关电路120被描述为SP9T开关，具有可连接到天线的刀以及可连接到各种Rx和Tx路径的掷。这种配置可实现例如无线设备中的多模多频带操作。
模块810可以进一步包括用于接收电力(例如，电源电压VDD)和控制信号以方便开关电路120和/或偏置/耦接电路150的操作的接口。在一些实现方式中，电源电压和控制信号可以通过偏置/耦接电路150被施加开关电路120。
无线设备实现方式
在一些实施例中，具有这里所述一个或多个特征的装置和/或电路可以包含在例如无线设备的RF器件中。这种装置和/或电路可在无线设备中、在这里描述的模块形式中、或在其某些组合中直接实现。在一些实施例中，这种无线设备可以包括，例如蜂窝电话、智能电话、具有或者不具有电话功能的手持无线设备、无线平板计算机等等。
图26示意性描述了具有如这里所述的一个或多个有益特征的示例无线设备900。在如这里所述的各种开关和各种偏置/耦接配置的上下文中，开关120和偏置/耦接电路150可以作为模块810的一部分。在一些实施例中，这种开关模块可以促进例如无线设备900的多频带多模式操作。
在示例无线设备900中，具有多个PA的功率放大器(PA)模块916可以向开关120(通过双工器920)提供放大的RF信号，开关120可以将放大的RF信号路由到天线。PA模块916可以从收发器914接收未放大的RF信号，所述收发器914可以用已知的方法设置和操作。收发器还可被配置为处理接收信号。收发器914被示出为与基带子系统910交互，所述基带子系统910被配置为提供适用于用户的数据和/或语音信号以及适用于收发器914的RF信号之间的转换。收发器914还示出为连接到电力管理组件906，所述电力管理组件906被配置为管理无线设备900操作的功率。这种电力管理组件也可以控制基带子系统910和模块810的操作。
基带子系统910被示出为连接到用户接口902以方便各种语音和/或数据的输入与输出，所述语音和/或数据向用户提供并从用户接收。基带子系统910还可以连接被配置为存储数据和/或指令以实现无线设备的操作和/或向用户提供信息存储的存储器904。
在一些实施例中，双工器920可以允许使用共用天线(例如924)以同时执行发送与接收操作。在图26中，接收信号被示出为路由到可以包括例如低噪声放大器(LNA)的“Rx”路径(未示出)。
多个其它无线设备配置可以利用这里所述的一个或多个特征。例如，无线设备不需要是多频带装置。在另一示例中，无线设备可以包括例如分集式天线的附加天线，以及例如Wi-Fi、蓝牙和GPS的附加连接特征。
除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括”和“包含”等将被解释为包含的含义，而不是排他或穷举的含义；也就是说，为“包括但不限于”的含义。这里通常使用的词语“耦接”指代可直接连接或通过一个或多个中间元件连接的两个或多个元件。此外，词语“这里”、“以上”、“以下”以及类似含义的词语，当在本申请中使用时，应当指代作为整体的本申请而不是本申请的任何具体部分。在上下文允许的情况下，在以上具体实施方式中使用单数或复数的词语也可分别包括复数和单数。在提到两个或多个项的列表时的词语“或”，该词语覆盖对该词语的全部下列解释：列表中的任何项，列表中的全部项以及列表中的项的任何组合。
对本发明的实施例的上面的详细描述不意图是穷举性的或将本发明限制为上面公开的精确形式。如本领域技术人员将理解的，虽然为了说明的目的在上面描述了本发明的具体实施例和示例，在本发明的范围内各种等效修改是可能的。例如，虽然以给定顺序呈现过程或块，替换实施例可以执行具有不同顺序的步骤的例程，或采用具有不同顺序的块的系统，并且可以删除、移动、添加、细分、组合和/或修改一些过程或块。可以以各种不同方式实现这些过程或块中的每一个。此外，虽然过程或块有时被示出为串行执行，可替换地，这些过程或块可以并行执行，或可以在不同时间执行。
这里提供的本发明的教导可以应用于其他系统，而不一定是上面描述的系统。可以组合上面描述的各种实施例的元件和动作以提供进一步的实施例。
虽然已描述了本发明的一些实施例，但是这些实施例仅作为示例呈现，并且不意图限制本公开的范围。实际上，这里描述的新方法和系统可以以各种其他形式实施；此外，可以做出这里描述的方法和系统的形式上的各种省略、替代和改变，而不背离本公开的精神。所附权利要求及其等效物意图覆盖将落入本公开的范围和精神内的这种形式或修改。

Claims (20)

1.一种开关器件，包括：
第一端子和第二端子；以及
多个开关元件，在所述第一端子和所述第二端子之间串联连接以形成堆栈，所述多个开关元件具有在所述堆栈的开关元件上的电参数的非均匀分布，所述电参数的非均匀分布被配置为提供大于阈值电压处理能力的第一电压处理能力，所述阈值电压处理能力对应于所述电参数的均匀分布，所述开关元件具有每个相应开关元件的物理参数的非均匀分布，所述每个相应开关元件的物理参数的非均匀分布对应于每个相应开关元件的电参数的非均匀分布。
2.如权利要求1所述的开关器件，其中所述堆栈还具有比对应于具有所述物理参数的基本均匀分布的开关元件的类似堆栈的第二导通电阻(Ron)值小的第一Ron值。
3.如权利要求1所述的开关器件，其中所述堆栈还具有比对应于具有所述物理参数的基本均匀分布的开关元件的类似堆栈的第二线性性能优的第一线性性能。
4.如权利要求1所述的开关器件，其中所述多个开关元件中的每一个开关元件包含具有在有源区域上形成的源极、漏极和栅极的场效应晶体管。
5.如权利要求4所述的开关器件，其中所述场效应晶体管被实现为绝缘体上硅(SOI)器件。
6.如权利要求4所述的开关器件，其中所述物理参数包含栅极长度。
7.如权利要求6所述的开关器件，其中所述场效应晶体管被实现为梳指配置器件，使得所述栅极包含多个矩形形状的栅极梳指，每一个栅极梳指在源极触点的矩形形状的源极梳指和漏极触点的矩形形状的漏极梳指之间实现。
8.如权利要求6所述的开关器件，其中所述栅极长度的非均匀分布基于与所述场效应晶体管相关联的电参数的非均匀分布。
9.如权利要求8所述的开关器件，其中所述电参数包含在每一个场效应晶体管上的电压VDS的分布。
10.如权利要求9所述的开关器件，其中所述栅极长度的非均匀分布跟随电压VDS分布的按比例缩放的版本。
11.如权利要求10所述的开关器件，其中所述电压VDS分布的按比例缩放的版本基于对应于栅极长度的基本均匀分布的电压VDS分布的最高值的按比例缩放。
12.如权利要求11所述的开关器件，其中所述电压VDS的最高值用于来自所述第一端子的第一场效应晶体管。
13.如权利要求12所述的开关器件，其中所述第一端子被配置为用于接收射频信号的输入端子。
14.如权利要求12所述的开关器件，其中至少所述第一场效应晶体管的栅极长度大于所述栅极长度的均匀分布的值。
15.如权利要求14所述的开关器件，其中至少一些场效应晶体管具有比所述栅极长度的均匀分布的值小的栅极长度。
16.如权利要求12所述的开关器件，其中用于所述栅极长度的非均匀分布的场效应晶体管的VDS值的总和大于用于所述栅极长度的均匀分布的场效应晶体管的VDS值的总和。
17.如权利要求16所述的开关器件，其中用于所述栅极长度的非均匀分布的场效应晶体管的栅极长度的总和大于用于所述栅极长度的均匀分布的场效应晶体管的栅极长度的总和。
18.如权利要求8所述的开关器件，其中所述栅极长度的非均匀分布包含多组栅极长度值，每组具有所述栅极长度的共同值。
19.一种射频开关模块，包括：
封装基底，被配置为容纳多个组件；以及
裸芯，安装在所述封装基底上，所述裸芯具有包含多个开关元件的开关电路，所述多个开关元件串联连接以形成堆栈，所述开关元件具有在所述堆栈的开关元件上的电参数的非均匀分布，所述电参数的非均匀分布被配置为提供大于阈值电压处理能力的第一电压处理能力，所述阈值电压处理能力对应于所述电参数的均匀分布，所述开关元件具有每个相应开关元件的物理参数的非均匀分布，所述每个相应开关元件的物理参数的非均匀分布对应于每个相应开关元件的电参数的非均匀分布。
20.一种无线设备，包括：
发射器；
功率放大器，与所述发射器通信并被配置为放大所述发射器产生的射频信号；
天线，被配置为发送所放大的射频信号；以及
包含多个开关元件的开关电路，所述多个开关元件串联连接以形成堆栈，所述开关元件具有在所述堆栈的开关元件上的电参数的非均匀分布，所述电参数的非均匀分布被配置为提供大于阈值电压处理能力的第一电压处理能力，所述阈值电压处理能力对应于所述电参数的均匀分布，所述开关元件具有每个相应开关元件的物理参数的非均匀分布，所述每个相应开关元件的物理参数的非均匀分布对应于每个相应开关元件的电参数的非均匀分布。
CN201911254831.0A 2013-11-12 2014-11-12 关于具有改善性能的射频开关的器件和方法 Active CN110995227B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911254831.0A CN110995227B (zh) 2013-11-12 2014-11-12 关于具有改善性能的射频开关的器件和方法

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
US201361902810P 2013-11-12 2013-11-12
US201361902808P 2013-11-12 2013-11-12
US201361902809P 2013-11-12 2013-11-12
US61/902,809 2013-11-12
US61/902,810 2013-11-12
US61/902,808 2013-11-12
US14/534,148 US9837324B2 (en) 2013-11-12 2014-11-05 Devices and methods related to radio-frequency switches having improved on-resistance performance
US14/534,148 2014-11-05
US14/534,146 US11043432B2 (en) 2013-11-12 2014-11-05 Radio-frequency switching devices having improved voltage handling capability
US14/534,146 2014-11-05
US14/534,149 US9620424B2 (en) 2013-11-12 2014-11-05 Linearity performance for radio-frequency switches
US14/534,149 2014-11-05
CN201410858446.8A CN104639135B (zh) 2013-11-12 2014-11-12 关于具有改善性能的射频开关的器件和方法
CN201911254831.0A CN110995227B (zh) 2013-11-12 2014-11-12 关于具有改善性能的射频开关的器件和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410858446.8A Division CN104639135B (zh) 2013-11-12 2014-11-12 关于具有改善性能的射频开关的器件和方法

Publications (2)

Publication Number Publication Date
CN110995227A true CN110995227A (zh) 2020-04-10
CN110995227B CN110995227B (zh) 2023-12-15

Family

ID=51951582

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410858446.8A Active CN104639135B (zh) 2013-11-12 2014-11-12 关于具有改善性能的射频开关的器件和方法
CN201911254831.0A Active CN110995227B (zh) 2013-11-12 2014-11-12 关于具有改善性能的射频开关的器件和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410858446.8A Active CN104639135B (zh) 2013-11-12 2014-11-12 关于具有改善性能的射频开关的器件和方法

Country Status (2)

Country Link
EP (2) EP3506504B1 (zh)
CN (2) CN104639135B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449969B1 (en) 2015-06-03 2016-09-20 Futurewei Technologies, Inc. Device and method for a high isolation switch
CN106230418B (zh) * 2016-07-27 2019-05-03 上海华虹宏力半导体制造有限公司 Soi射频开关结构及集成电路
US10547288B2 (en) * 2016-11-25 2020-01-28 Murata Manufacturing Co., Ltd. Radio frequency front-end circuit and communication device
FR3066858B1 (fr) * 2017-05-23 2019-06-21 Soitec Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence
CN111900970B (zh) * 2020-07-14 2024-04-23 上海华虹宏力半导体制造有限公司 一种天线调谐开关及提高其峰值电压的方法
CN114069236A (zh) * 2021-11-22 2022-02-18 珠海格力电器股份有限公司 调谐系统、方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1528056A (zh) * 2001-03-29 2004-09-08 松下电器产业株式会社 高频开关、无线电通信装置和高频转换方法
US20050270083A1 (en) * 2004-06-04 2005-12-08 Matsushita Electric Industrial Co., Ltd. Radio frequency switching circuit and semiconductor device using the same
CN1870433A (zh) * 2005-05-23 2006-11-29 松下电器产业株式会社 射频开关电路和包括它的半导体器件
CN101102103A (zh) * 2006-05-31 2008-01-09 松下电器产业株式会社 射频开关电路、射频开关装置和发射机模块装置
CN102185594A (zh) * 2009-10-30 2011-09-14 英飞凌科技股份有限公司 单极多掷开关
CN102270982A (zh) * 2010-04-16 2011-12-07 思佳讯公司 大功率半导体开关中偏压晶体管开关的系统和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3249393B2 (ja) * 1995-09-28 2002-01-21 株式会社東芝 スイッチ回路
US7098755B2 (en) * 2003-07-16 2006-08-29 Analog Devices, Inc. High power, high linearity and low insertion loss single pole double throw transmitter/receiver switch
US20080150022A1 (en) * 2006-12-20 2008-06-26 Freescale Semiconductor, Inc. Power transistor featuring a variable topology layout
JP4494423B2 (ja) * 2007-01-23 2010-06-30 住友電工デバイス・イノベーション株式会社 半導体装置
EP3958468B1 (en) * 2008-02-28 2024-01-31 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8716786B2 (en) * 2008-06-17 2014-05-06 Infineon Technologies Ag Semiconductor device having different fin widths

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1528056A (zh) * 2001-03-29 2004-09-08 松下电器产业株式会社 高频开关、无线电通信装置和高频转换方法
US20050270083A1 (en) * 2004-06-04 2005-12-08 Matsushita Electric Industrial Co., Ltd. Radio frequency switching circuit and semiconductor device using the same
CN1870433A (zh) * 2005-05-23 2006-11-29 松下电器产业株式会社 射频开关电路和包括它的半导体器件
CN101102103A (zh) * 2006-05-31 2008-01-09 松下电器产业株式会社 射频开关电路、射频开关装置和发射机模块装置
CN102185594A (zh) * 2009-10-30 2011-09-14 英飞凌科技股份有限公司 单极多掷开关
CN102270982A (zh) * 2010-04-16 2011-12-07 思佳讯公司 大功率半导体开关中偏压晶体管开关的系统和方法

Also Published As

Publication number Publication date
CN110995227B (zh) 2023-12-15
EP2871775B1 (en) 2019-01-09
EP2871775A1 (en) 2015-05-13
CN104639135A (zh) 2015-05-20
CN104639135B (zh) 2020-01-03
EP3506504A1 (en) 2019-07-03
EP3506504B1 (en) 2021-09-01

Similar Documents

Publication Publication Date Title
US10580705B2 (en) Devices and methods related to radio-frequency switches having improved on-resistance performance
US10840233B2 (en) Radio-frequency switch having stack of non-uniform elements
US11817456B2 (en) Devices and methods for layout-dependent voltage handling improvement in switch stacks
CN105900339B (zh) 用于晶体管的堆栈中改进的品质因素的电路和方法
CN104639135B (zh) 关于具有改善性能的射频开关的器件和方法
CN107924938A (zh) 高性能射频开关
US12040238B2 (en) Radio-frequency switching devices having improved voltage handling capability
US10284200B2 (en) Linearity in radio-frequency devices using body impedance control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40020793

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant