CN110991131A - 一种用于fpga的结温动态调节装置和方法 - Google Patents
一种用于fpga的结温动态调节装置和方法 Download PDFInfo
- Publication number
- CN110991131A CN110991131A CN201911244633.6A CN201911244633A CN110991131A CN 110991131 A CN110991131 A CN 110991131A CN 201911244633 A CN201911244633 A CN 201911244633A CN 110991131 A CN110991131 A CN 110991131A
- Authority
- CN
- China
- Prior art keywords
- fpga
- junction temperature
- life test
- power supply
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000012360 testing method Methods 0.000 claims abstract description 74
- 238000012544 monitoring process Methods 0.000 claims abstract description 38
- 238000003860 storage Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 10
- 238000013461 design Methods 0.000 abstract description 8
- 238000012545 processing Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 13
- 238000004590 computer program Methods 0.000 description 7
- 230000006872 improvement Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000013095 identification testing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
- G01R31/318519—Test of field programmable gate arrays [FPGA]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明提供的一种用于FPGA的结温动态调节装置和方法，包括：配置与监测板、数字源表和电源；数字源表与待测FPGA的温度传感器的DXP端连接；电源与待测FPGA的温度传感器的DXN端连接；电源还与配置与监测板连接，用于向配置与监测板反馈待测FPGA的温度传感器的DXP端与DXN端间压差；配置与监测板与待测FPGA连接，用于基于寿命试验测试数据对待测FPGA的结温进行调节，还用于根据压差修订寿命试验测试数据。本发明提供的结温动态调节装置，可以在FPGA动态寿命试验过程中精确结温监测，具有广泛的适用性；本发明通过采用数字源表的测试方法，可以简化印刷电路板设计，节约了采购温度读取处理芯片的费用，降低了测试费用。
Description
技术领域
本发明属于FPGA器件的寿命试验技术领域，具体涉及一种用于FPGA的结温动态调节装置和方法。
背景技术
FPGA(Field Programmable Gate Arrays，现场可编程门阵列)具有可编程、高集成度、高速和高可靠性等优点。通过配置器件内部的逻辑功能和输入/输出端口，将原来电路板级实现的设计放在芯片中进行，提高了电路性能，缩小了电路体积，降低了电路功耗，有效提高了设计的灵活性和效率。
通过寿命试验试验，可以有效剔除由工艺缺陷造成的含内在固有缺陷的器件，保证器件的失效率水平满足用户需求。如不开展寿命试验试验，含有缺陷的器件在使用条件下会出现初期致命失效或早期寿命失效。
寿命试验试验使用应力在不破坏产品电气性能的前提下从一批产品中剔除那些在原材料、设计、生产等方面因潜在不良因素而造成的有缺陷的会早期失效的产品；以此挑出合格的产品，使产品的可靠性得到保障。在可靠性试验中，寿命试验试验是其中的耗时最长、设计最为复杂的试验。
以GJB 548B-2005方法1015.1的规定为例，寿命试验“采用的电路应设计成使试验和工作时的最高额定结温不超过规定值”。为有效剔除早期失效，寿命试验结温应尽量接近但不超过最高额定值。对于军级和宇航级FPGA器件，内部结温通常要求达到145℃。为保证寿命试验过程中器件的结温达到规定值，且不发生过寿命试验，需要对寿命试验过程中的器件实际结温进行测量，据此对输入时钟工作频率进行反馈修改与迭代优化。而现有的FPGA动态寿命试验过程缺少精确结温监测手段。
发明内容
为克服上述现有技术的不足，本发明提出一种用于FPGA的结温动态调节装置，其改进之处在于，包括：配置与监测板、数字源表和电源；
所述数字源表与待测FPGA的温度传感器的DXP端连接；
所述电源与待测FPGA的温度传感器的DXN端连接；
所述电源还与所述配置与监测板连接，用于向所述配置与监测板反馈待测FPGA的温度传感器的DXP端与DXN端间压差；
配置与监测板与待测FPGA连接，用于基于寿命试验测试数据对所述待测FPGA的结温进行调节，还用于根据所述压差修订所述寿命试验测试数据。
本发明提供的第一优选技术方案，其改进之处在于，所述配置与监测板包括：拨码开关组、系统控制器和晶体振荡器；
所述系统控制器分别与所述晶体振荡器和拨码开关组连接；
所述晶体振荡器，用于向所述系统控制器提供工作时钟；
所述拨码开关组，用于根据所述压差改变FPGA寿命试验电路的工作频率进而改变结温；
所述系统控制器，用于向待测FPGA输出寿命试验测试数据，所述寿命试验测试数据为根据所述压差确定工作频率的工作时钟和复位信号。
本发明提供的第二优选技术方案，其改进之处在于，所述获配置与监测板还包括：电源芯片、存储芯片和状态指示灯；
所述电源芯片分别与所述存储芯片、系统控制器和晶体振荡器连接；所述状态指示灯与所述统控制器连接；
所述电源芯片，用于为所述存储芯片、系统控制器和晶体振荡器提供电源；
所述存储芯片，用于存储FPGA配置文件；
所述状态指示灯，用于根据所述系统控制器的指令显示所述获配置与监测板的状态。
本发明提供的第三优选技术方案，其改进之处在于，所述拨码开关组包括：多个拨码开关，用于产生多种输出组合，每种输出组合对应一个工作频率。
本发明提供的第四优选技术方案，其改进之处在于，所述拨码开关包括四个0/1拨码开关，用于产生4’b0000～4’b1111共十六种输出组合。
本发明提供的第五优选技术方案，其改进之处在于，所述数字源表提供的偏置电流分别为10μA和100μA。
本发明提供的第六优选技术方案，其改进之处在于，所述待测FPGA的温度传感器的DXN端接固定电压值0.7V。
基于同一发明构思，本发明还提供了一种用于FPGA的结温动态调节方法，包括：
通过结温动态调节装置的数字源表和第二电源获取待测FPGA的温度传感器中DXP端与DXN端间压差；
结温动态调节装置的配置与监测板根据所述压差得到结温；
根据结温，结温动态调节装置调节输出到待测FPGA的寿命试验测试数据，对结温进行调节。
本发明提供的第七优选技术方案，其改进之处在于，所述根据结温，结温动态调节装置调节输出到待测FPGA的寿命试验测试数据，对结温进行调节，包括：
所述结温动态调节装置根据所述结温，通过拨码开关组调节FPGA寿命试验电路的工作频率，进而改变输出到待测FPGA的寿命试验测试数据，其中，所述寿命试验测试数据为根据所述压差确定工作频率的工作时钟和复位信号；
待测FPGA根据工作频率改变动态功耗，进而改变结温。
本发明提供的第八优选技术方案，其改进之处在于，所述通过结温动态调节装置的数字源表和第二电源获取待测FPGA的温度传感器中DXP端与DXN端间压差之前，还包括：
所述结温动态调节装置的配置与监测板从存储芯片中获取FPGA配置文件并发送至待测FPGA。
与最接近的现有技术相比，本发明具有的有益效果如下：
本发明提供的一种用于FPGA的结温动态调节装置和方法，包括：配置与监测板、数字源表和电源；数字源表与待测FPGA的温度传感器的DXP端连接；电源与待测FPGA的温度传感器的DXN端连接；电源还与配置与监测板连接，用于向配置与监测板反馈待测FPGA的温度传感器的DXP端与DXN端间压差；配置与监测板与待测FPGA连接，用于基于寿命试验测试数据对待测FPGA的结温进行调节，还用于根据压差修订寿命试验测试数据。本发明提供的结温动态调节装置，可以在FPGA动态寿命试验过程中精确结温监测，具有广泛的适用性；本发明通过采用数字源表的测试方法，可以简化印刷电路板设计，节约了采购温度读取处理芯片的费用，降低了测试费用。
附图说明
图1为本发明提供的一种用于FPGA的结温动态调节装置基本结构示意图；
图2为本发明提供的一种用于FPGA的结温动态调节装置原理框图；
图3为本发明提供的配置与监测板原理框图；
图4为本发明涉及的寿命试验系统硬件结构框图；
图5为本发明涉及的两种温度传感器设计方法；
图6为本发明提供的一种用于FPGA的结温动态调节方法流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步的详细说明。
本发明涉及FPGA(Field Programmable Gate Arrays，现场可编程门阵列)器件的寿命试验技术，可适用于FPGA器件筛选试验、鉴定试验中寿命试验过程的实现，属于集成电路技术领域。
实施例1：
本发明提供的一种用于FPGA寿命试验的结温动态调节装置基本结构如图1所示，包括：
配置与监测板、数字源表和电源；
数字源表与待测FPGA的温度传感器的DXP端连接；
电源与待测FPGA的温度传感器的DXN端连接；
电源还与配置与监测板连接，用于向配置与监测板反馈待测FPGA的温度传感器的DXP端与DXN端间压差；
配置与监测板与待测FPGA连接，用于基于寿命试验测试数据对待测FPGA的结温进行调节，还用于根据压差修订寿命试验测试数据。
目前，主流FPGA芯片均带有温度传感器接口，与外部温度检测单元配合使用。其工作原理是当环境温度升高时，PN结的正向特性曲线将左移。在室温附近，温度每升高1℃，开启电压将减小数个mV。
在CMOS工艺下，温度传感器一般采用衬底寄生的pnp管/npn管(采用二极管接法)进行温度检测。相较于二极管，pnp管/npn管的理想因子一致性更高。
如图5所示，常用的温度传感器有以下两种设计方法：
(1)采用npn管，将集电极和基极接在一起作为温度传感器的阴极，发射极作为阳极，与外接的温度读取处理电路协同工作；
(2)采用pnp管，将集电极接地，基极作为温度传感器的阴极，发射极作为阳极，与外接的温度读取处理电路协同工作。
本实施例提供的结温动态调节装置可以用FPGA寿命测试。
如图4所示，寿命试验系统硬件结构主要包含四部分，分别为电源、电源分配板、结温动态调节装置和寿命试验板。
本实施例中，电源为第二电源，寿命试验板设置在老炼温箱中；
待测FPGA设置于寿命试验板上；
结温动态调节装置依次通过老炼温箱和寿命试验板，分别连接各待测FPGA；为保证各待测FPGA工作在同一状态下，结温动态调节装置分别向各待测FPGA发送相同的寿命试验测试数据；同时，从任一个待测FPGA上采集待测FPGA的温度传感器的DXP端与DXN端间压差，就可以得到各待测FPGA的结温。
第二电源与结温动态调节装置连接，还通过老炼温箱分别连接各寿命试验板，用于向结温动态调节装置和各待测FPGA提供电源支持。
本实施例提供的寿命试验板引出端少，与温箱外的连线结构简单方便。
本实施例提供的一种用于FPGA的结温动态调节装置原理框图如图2所示，结温动态调节装置主要包含三部分，分别为配置与监测板、数字源表和电源。本实施例中，该电源为第一电源。
结温动态调节装置可以采集不同偏置电流条件下待测FPGA的温度传感器的的DXP端与DXN端压差，进而计算得到实时结温。为提高测试精度，两次由数字源表提供的偏置电流分别选为10μA、100μA。为了消除地端误差，读取电路所对应的DXN端应接一固定电压值0.7V。压差与结温存在理想的线性关系，对于商用FPGA，可以通过数据手册获得计算公式；对于自研FPGA，可通过三温测试获得。
如图3所示，配置与监测板主要包含三部分，分别为电源芯片、晶体振荡器、FLASH存储芯片、拨码开关组、状态指示灯和系统控制器。开始工作后，系统控制器通过读取FLASH存储的FPGA配置文件，并输出到FPGA，完成配置过程。同时，系统控制器输出FPGA寿命试验所需的数据输入，包括工作时钟和复位信号，作为寿命试验电路的激励，该数据即为寿命试验测试数据。
拨码开关组起到改变工作时钟输出频率的作用，拨码开关组包含有四个0/1拨码开关，可以产生4’b0000～4’b1111共十六种输出组合，即FPGA寿命试验电路的工作频率可以有16档的调节范围。工作频率的改变会直接影响FPGA的动态功耗，进而改变结温。通过这种调节方式，可以保证结温达到规定值，且不发生过寿命试验。
实施例2：
基于同一发明构思，本发明还提供了一种用于FPGA寿命试验的结温动态调节方法，如图6所示，包括：
步骤1：通过结温动态调节装置的数字源表和第二电源获取待测FPGA的温度传感器中DXP端与DXN端间压差；
步骤2：结温动态调节装置的配置与监测板根据压差得到结温；
步骤3：根据结温，结温动态调节装置调节输出到待测FPGA的寿命试验测试数据，对结温进行调节。
其中，步骤3中，对结温进行调节具体过程为：
结温动态调节装置根据结温，通过拨码开关组调节FPGA寿命试验电路的工作频率，进而改变输出到待测FPGA的寿命试验测试数据，其中，寿命试验测试数据为根据压差确定工作频率的工作时钟和复位信号；
待测FPGA根据工作频率改变动态功耗，进而改变结温。
其中，步骤1前还包括：
结温动态调节装置的配置与监测板从存储芯片中获取FPGA配置文件并发送至待测FPGA。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是:以上实施例仅用于说明本申请的技术方案而非对其保护范围的限制,尽管参照上述实施例对本申请进行了详细的说明,所属领域的普通技术人员应当理解:本领域技术人员阅读本申请后依然可对申请的具体实施方式进行种种变更、修改或者等同替换，但这些变更、修改或者等同替换，均在申请待批的权利要求保护范围之内。
Claims (10)
1.一种用于FPGA的结温动态调节装置，其特征在于，包括：配置与监测板、数字源表和电源；
所述数字源表与待测FPGA的温度传感器的DXP端连接；
所述电源与待测FPGA的温度传感器的DXN端连接；
所述电源还与所述配置与监测板连接，用于向所述配置与监测板反馈待测FPGA的温度传感器的DXP端与DXN端间压差；
配置与监测板与待测FPGA连接，用于基于寿命试验测试数据对所述待测FPGA的结温进行调节，还用于根据所述压差修订所述寿命试验测试数据。
2.如权利要求1所述的装置，其特征在于，所述配置与监测板包括：拨码开关组、系统控制器和晶体振荡器；
所述系统控制器分别与所述晶体振荡器和拨码开关组连接；
所述晶体振荡器，用于向所述系统控制器提供工作时钟；
所述拨码开关组，用于根据所述压差改变FPGA寿命试验电路的工作频率进而改变结温；
所述系统控制器，用于向待测FPGA输出寿命试验测试数据，所述寿命试验测试数据为根据所述压差确定工作频率的工作时钟和复位信号。
3.如权利要求2所述的装置，其特征在于，所述获配置与监测板还包括：电源芯片、存储芯片和状态指示灯；
所述电源芯片分别与所述存储芯片、系统控制器和晶体振荡器连接；所述状态指示灯与所述统控制器连接；
所述电源芯片，用于为所述存储芯片、系统控制器和晶体振荡器提供电源；
所述存储芯片，用于存储FPGA配置文件；
所述状态指示灯，用于根据所述系统控制器的指令显示所述获配置与监测板的状态。
4.如权利要求2所述的装置，其特征在于，所述拨码开关组包括：多个拨码开关，用于产生多种输出组合，每种输出组合对应一个工作频率。
5.如权利要求4所述的装置，其特征在于，所述拨码开关包括四个0/1拨码开关，用于产生4’b0000～4’b1111共十六种输出组合。
6.如权利要求1所述的装置，其特征在于，所述数字源表提供的偏置电流分别为10μA和100μA。
7.如权利要求1所述的装置，其特征在于，所述待测FPGA的温度传感器的DXN端接固定电压值0.7V。
8.一种用于FPGA的结温动态调节方法，其特征在于，包括：
通过结温动态调节装置的数字源表和第二电源获取待测FPGA的温度传感器中DXP端与DXN端间压差；
结温动态调节装置的配置与监测板根据所述压差得到结温；
根据结温，结温动态调节装置调节输出到待测FPGA的寿命试验测试数据，对结温进行调节。
9.如权利要求8所述的方法，其特征在于，所述根据结温，结温动态调节装置调节输出到待测FPGA的寿命试验测试数据，对结温进行调节，包括：
所述结温动态调节装置根据所述结温，通过拨码开关组调节FPGA寿命试验电路的工作频率，进而改变输出到待测FPGA的寿命试验测试数据，其中，所述寿命试验测试数据为根据所述压差确定工作频率的工作时钟和复位信号；
待测FPGA根据工作频率改变动态功耗，进而改变结温。
10.如权利要求8所述的方法，其特征在于，所述通过结温动态调节装置的数字源表和第二电源获取待测FPGA的温度传感器中DXP端与DXN端间压差之前，还包括：
所述结温动态调节装置的配置与监测板从存储芯片中获取FPGA配置文件并发送至待测FPGA。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911244633.6A CN110991131B (zh) | 2019-12-06 | 2019-12-06 | 一种用于fpga的结温动态调节装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911244633.6A CN110991131B (zh) | 2019-12-06 | 2019-12-06 | 一种用于fpga的结温动态调节装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110991131A true CN110991131A (zh) | 2020-04-10 |
| CN110991131B CN110991131B (zh) | 2023-11-24 |
Family
ID=70091103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911244633.6A Active CN110991131B (zh) | 2019-12-06 | 2019-12-06 | 一种用于fpga的结温动态调节装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110991131B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112067978A (zh) * | 2020-09-02 | 2020-12-11 | 中科亿海微电子科技（苏州）有限公司 | 一种基于fpga的fpga筛选测试系统及方法 |
| CN113985257A (zh) * | 2021-11-01 | 2022-01-28 | 北京中科胜芯科技有限公司 | 一种fpga老炼结温动态调节系统 |
| CN114553369A (zh) * | 2022-01-10 | 2022-05-27 | 合肥埃科光电科技股份有限公司 | 一种基于fpga的检测数字信号线缆性能的系统及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150091638A1 (en) * | 2013-09-27 | 2015-04-02 | Cavium, Inc. | Dynamically Adjusting Supply Voltage Based On Monitored Chip Temperature |
| CN105929316A (zh) * | 2016-07-10 | 2016-09-07 | 北京工业大学 | 多路igbt结温及热疲劳实时监控系统 |
| CN106569124A (zh) * | 2016-11-09 | 2017-04-19 | 中国空间技术研究院 | 一种Virtex‑5 FPGA通用动态老炼系统 |
| CN108037445A (zh) * | 2017-11-23 | 2018-05-15 | 中科亿海微电子科技（苏州）有限公司 | Fpga老炼试验系统及其电路配置方法 |
| CN108287300A (zh) * | 2018-01-16 | 2018-07-17 | 北京工业大学 | 一种测量工作状态下的绝缘栅型场效应晶体管结温的方法和装置 |
-
2019
- 2019-12-06 CN CN201911244633.6A patent/CN110991131B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150091638A1 (en) * | 2013-09-27 | 2015-04-02 | Cavium, Inc. | Dynamically Adjusting Supply Voltage Based On Monitored Chip Temperature |
| CN105929316A (zh) * | 2016-07-10 | 2016-09-07 | 北京工业大学 | 多路igbt结温及热疲劳实时监控系统 |
| CN106569124A (zh) * | 2016-11-09 | 2017-04-19 | 中国空间技术研究院 | 一种Virtex‑5 FPGA通用动态老炼系统 |
| CN108037445A (zh) * | 2017-11-23 | 2018-05-15 | 中科亿海微电子科技（苏州）有限公司 | Fpga老炼试验系统及其电路配置方法 |
| CN108287300A (zh) * | 2018-01-16 | 2018-07-17 | 北京工业大学 | 一种测量工作状态下的绝缘栅型场效应晶体管结温的方法和装置 |
Non-Patent Citations (2)
| Title |
|---|
| 刘涵雪;谢劲松;吕镇邦;喻宏;: "FPGA准实时寿命损耗评价系统的验证试验设计", 半导体技术 * |
| 王琳: "大功率二极管结温升实时测量技术的研究", 中国硕士学位论文全文数据库 信息科技 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112067978A (zh) * | 2020-09-02 | 2020-12-11 | 中科亿海微电子科技（苏州）有限公司 | 一种基于fpga的fpga筛选测试系统及方法 |
| CN113985257A (zh) * | 2021-11-01 | 2022-01-28 | 北京中科胜芯科技有限公司 | 一种fpga老炼结温动态调节系统 |
| CN114553369A (zh) * | 2022-01-10 | 2022-05-27 | 合肥埃科光电科技股份有限公司 | 一种基于fpga的检测数字信号线缆性能的系统及方法 |
| CN114553369B (zh) * | 2022-01-10 | 2023-11-03 | 合肥埃科光电科技股份有限公司 | 一种基于fpga的检测数字信号线缆性能的系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110991131B (zh) | 2023-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110991131A (zh) | 一种用于fpga的结温动态调节装置和方法 | |
| US7936153B2 (en) | On-chip adaptive voltage compensation | |
| CN111443587B (zh) | 一种外部时钟校准方法及系统 | |
| US9429619B2 (en) | Reliability test screen optimization | |
| CN102520332A (zh) | 晶圆测试装置及方法 | |
| CN103199041A (zh) | 晶圆允收测试程式的管理系统及其应用方法 | |
| JP2007071622A (ja) | 試験装置および試験方法 | |
| US9244122B2 (en) | Method of determining performance of a chip of an integrated-circuit design and an apparatus and an integrated circuit using the same | |
| JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
| US8686798B2 (en) | Method and system for testing oscillator circuit | |
| CN108304023B (zh) | 一种开关电源高负载稳定度补偿电路 | |
| CN112649719B (zh) | 一种芯片中线性稳压器的测试方法、装置以及设备 | |
| CN103698639B (zh) | 晶体振荡器波形参数自动测量系统和方法 | |
| CN112945418B (zh) | 集成芯片的测温装置及测温方法 | |
| US10145896B2 (en) | Electronic device, performance binning system and method, voltage automatic calibration system | |
| CN115856750A (zh) | 一种soc测试系统快速校准装置及方法 | |
| CN110857890A (zh) | 一种高精度温度检测方法及装置 | |
| CN103383439B (zh) | 一种电子负载的精密双重温度修正方法及电路 | |
| CN113985257A (zh) | 一种fpga老炼结温动态调节系统 | |
| CN112651210A (zh) | 芯片老化性能建模方法、装置、设备及存储介质 | |
| US7934136B2 (en) | Test apparatus, pattern generator, test method and pattern generating method | |
| JP2006234577A (ja) | 半導体集積回路およびその検査方法 | |
| CN104713701B (zh) | 一种小功率发光器件的筛选测试方法 | |
| CN106841855B (zh) | 一种大功率三相桥式驱动器的阈值参数测试方法 | |
| CN215340177U (zh) | 一种用于血糖仪的工装治具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 100031 No. 86 West Chang'an Avenue, Beijing, Xicheng District Applicant after: STATE GRID CORPORATION OF CHINA Applicant after: INFORMATION COMMUNICATION COMPANY OF STATE GRID SHANDONG ELECTRIC POWER Co. Applicant after: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd. Applicant after: Qingdao Zhixin Semiconductor Technology Co.,Ltd. Address before: 100031 No. 86 West Chang'an Avenue, Beijing, Xicheng District Applicant before: STATE GRID CORPORATION OF CHINA Applicant before: INFORMATION COMMUNICATION COMPANY OF STATE GRID SHANDONG ELECTRIC POWER Co. Applicant before: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd. Applicant before: State Grid Sigi Ziguang (Qingdao) Microelectronics Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |