CN110988768B - 一种基于隔膜与异质集成工艺的在片校准件及其制作方法 - Google Patents

Abstract

本发明公开了一种基于隔膜与异质集成工艺的在片校准件及其制作方法，包括玻璃载板、金属导体层、隔膜层、衬底；金属导体层设置在隔膜层上，隔膜层设置在衬底上，其中衬底与金属导体层相对应的位置处设置衬底空腔；衬底设置在玻璃载板之上；金属导体层引出金属至下方衬底未设置衬底空腔的位置；本发明提出具有超宽工作频带、低损耗特性，具有高精密性、高准确性、高重复性特点，满足当下毫米波以及更高频段的应用需求的一种基于隔膜与异质集成工艺的在片校准件及其制作方法。

Description

一种基于隔膜与异质集成工艺的在片校准件及其制作方法

技术领域

本发明涉及在片校准件制造领域，更具体的说，它涉及一种基于隔膜与异质集成工艺的在片校准件及其制作方法。

背景技术

随着微波集成电路(MMIC)的飞速发展，人们对芯片功率、效率、功耗的要求越来越高，这促使制造工艺朝着更小的制程发展。另外，5G通信需要芯片工作于更高的频段，具有更大的工作带宽，这亦使得毫米波/太赫兹芯片发展迅速。而在芯片量产过程中，都需要经历在片电性能测试的步骤。为了能够精确的表征芯片的真实性能，排除射频缆线、微波探针、接触焊盘(PAD)等外部参量影响，采用校准件对测试链路进行S参数校准显得尤为重要。

目前商用的标准校准件(ISS)多为Al₂O₃衬底材料，配合厂商提供的微波探针及校准件模型参数，可将测试链路的电参考平面从矢量网络分析仪的端面推移至微波探针针尖，从而达到校准的目的。就毫米波/太赫兹领域常用的在片S参数校准算法(SOLT、mTRL、LRRM)而言，算法精度强依赖于校准件的实际性能。因此，只有设计加工出高精度、低损耗的在片校准件，并可通过模型参数对其电性能进行完整表征，才能使得校准具有较高准确性。然而，常规工艺下制作的共面波导(CPW)校准件在频率高至微波频段时就会产生模式色散、寄生效应等不利因素，无法制造出能工作至太赫兹频段的高性能校准件。

发明内容

本发明克服了现有技术的不足，提出基于隔膜与异质集成工艺的毫米波/太赫兹在片校准件制造技术，该工艺技术下制作的在片校准件具有超宽工作频带、低损耗特性，可以在超宽频段内始终保持良好的端口匹配以及插入损耗特性，并且可通过模型对校准件进行精确表征，将具有高精密性、高准确性、高重复性特点，可用于制造出高性能在片校准件，以满足当下毫米波以及更高频段的应用需求的一种基于隔膜与异质集成工艺的在片校准件及其制作方法。

本发明的技术方案如下：

一种基于隔膜与异质集成工艺的在片校准件，包括玻璃载板、金属导体层、隔膜层、衬底；金属导体层设置在隔膜层上，隔膜层设置在衬底上，其中衬底与金属导体层相对应的位置处设置衬底空腔；衬底设置在玻璃载板之上；金属导体层引出金属至下方衬底未设置衬底空腔的位置。

一种基于隔膜与异质集成工艺的在片校准件制作方法，具体包括如下步骤：

101)晶片加工步骤：消除晶片表面缺陷，获得高度平整、光洁的表面；其中晶片作为衬底材料，采用高阻硅，在晶片下表面通过刻蚀工艺形成初步空腔；

102)氧化工艺步骤：让晶片表面的硅与氧气直接反应生成一层SiO₂层；

103)表面处理步骤：对晶片表面进行钝化处理，形成Si₃N₄层；并在其表面均匀涂覆NiCr层/TaN层；再进行临时性地涂覆光刻胶到晶片最上层，并将金属层的设计图形显示到光刻胶上；

104)金属层制作步骤：将步骤103)处理后的晶片进行湿法刻蚀，选择性去除晶片上表面的Si₃N₄层和SiO₂层，完成刻蚀开口；将导体Au溅射在NiCr层/TaN层之上形成金属导体层；

105)二次处理步骤：在晶片上表面再次进行光刻胶和湿法刻蚀处理，形成CPW传输线结构；通过剥离工艺将光刻胶从晶片中剥去；

106)空腔形成步骤：将晶片下表面初步空腔处进行二次减薄晶片形成衬底空腔形成CPW校准件结构；

107)成形步骤：将步骤106)处理的晶片固定在玻璃载板上；玻璃载板采用高纯度熔融石英。

进一步的，在片校准件的各项参数如下：

参考地宽度：CPW传输线结构中充当参考地的金属线宽度W_g；

中心导体宽度：CPW传输线结构中充当信号传输线的金属线宽度W；

中心导体与参考地间沟道的宽度：CPW传输线结构中信号传输线与参考地之间的距离s；

隔膜介电常数：由复合材料制成的隔膜层的介电常数ε_r,men；

介质损耗角：由Si₃N₄材料制成的隔膜层的介质损耗角tanσ；

衬底厚度：校准件衬底材料，高阻硅层的厚度h；

金属厚度：CPW传输结构中，导体金属层的厚度t；

金属导电率：CPW传输结构中，导体金属层的导电率σ；

等效介电常数ε_r,men公式为：

式中，C'_men为CPW传输线单位长度的电容值，其大小可由二维电磁仿真软件获得；ε₀为真空中的介电常数，其大小为8.854E-12；F_up和F_low则为与CPW传输线的横截面形状相关的参数；

由等效介电常数，可得到CPW传输线的衰减常数与相移常数，公式如下：

式中，α为CPW传输线的衰减常数；β为CPW传输线的相移常数；ω为角频率；μ为介质常数；ε为介质磁导率；σ为金属导电率。

本发明相比现有技术优点在于：

本发明相比于常规在片校准件具有较厚的衬底材料，本方案的特点在于金属导体层与半导体衬底间引入了一层很薄的隔膜层，并且削去了靠近金属导体层下方的大部分衬底材料，通过构建出一个较大的衬底空腔，以减小传输线在毫米波/太赫兹频段处出现的模式色散、寄生效应等不利因素。

其中设置的金属导体层、隔膜层、衬底形成的CPW传输线结构包括隔膜CPW传输线与传输引线。

其得到的隔膜CPW传输线，将通过改变中心导体与参考地线之间的沟道宽度，使得CPW传输线在低频至太赫兹频段，特性阻抗Z0始终维持在50欧姆附近，且具有较低的插入损耗。

得到的传输引线，由于金属导体层与隔膜层均非常薄，且金属导体下方缺少衬底材料的物理支撑，因此需要合理地设计传输引线，防止CPW传输线的发生物理断裂。因此，本方案将金属导体引出至下方由较厚衬底存在的位置，以提供射频探针合适的焊盘接触点。

本发明方案下制作的在片校准件具有超宽工作频带、低损耗特性，可以在超宽频段内始终保持良好的端口匹配以及插入损耗特性，并且可通过模型对校准件进行精确表征。本工艺技术具有高精密性、高准确性、高重复性特点，可用于制造出高性能在片校准件，以满足当下毫米波以及更高频段的应用需求。

附图说明

图1为本发明的工艺制作流程图；

图2是本发明工艺下制造的CPW传输线的截面图；

图3是本发明工艺下高阻硅基下CPW传输线的俯视图。

具体实施方式

下面结合附图和具体实施方式对本发明进一步说明。

如图1至图3所示，一种基于隔膜与异质集成工艺的在片校准件，包括玻璃载板、金属导体层、隔膜层、衬底；金属导体层设置在隔膜层上，隔膜层设置在衬底上，其中衬底与金属导体层相对应的位置处设置衬底空腔；衬底设置在玻璃载板之上；金属导体层引出金属至下方衬底未设置衬底空腔的位置。

一种基于隔膜与异质集成工艺的在片校准件制作方法，包括晶片加工、氧化工艺、表面钝化、光刻、湿法刻蚀、溅射、二次光刻与湿刻蚀、剥离、各向异性湿刻蚀、异质集成等制作流程。相比于常规在片校准件具有较厚的衬底材料，本方案的特点在于金属导体层与半导体晶片衬底间引入了一层很薄的隔膜层，并且削去了靠近金属导体层下方的部分衬底材料，通过构建出一个较大的衬底空腔，以减小传输线在毫米波/太赫兹频段处出现的模式色散、寄生效应等不利因素。

具体制作方法包括如下步骤：

101)晶片加工步骤：消除晶片表面缺陷，获得高度平整、光洁的表面；其中晶片作为衬底材料，采用高阻硅，在晶片下表面通过刻蚀工艺形成初步空腔,或者直接不处理，在步骤106)中直接一步到位形成衬底空腔。衬底材料中所以采用高阻硅，是由于其介质损耗较低。

102)氧化工艺步骤：让晶片表面的硅与氧气直接反应生成一层很薄的SiO₂层。

103)表面处理步骤：对晶片表面进行钝化处理，形成Si₃N₄层并作为隔膜层，这将减小Si₃N₄层造成的强压力，释放应力造成的硅缺；并在Si₃N₄层表面均匀涂覆NiCr层/TaN层或很薄的Cr层；再进行临时性地涂覆光刻胶到晶片最上层，并将金属层的设计图形显示到光刻胶上。

104)金属层制作步骤：将步骤103)处理后的晶片进行湿法刻蚀，选择性去除晶片上表面的Si₃N₄层和SiO₂层，完成刻蚀开口；将导体Au溅射在NiCr层/TaN层之上或很薄的Cr层，形成金属导体层。

105)二次处理步骤：在晶片上表面再次进行光刻胶和湿法刻蚀处理，形成CPW传输线结构；通过剥离工艺将光刻胶从晶片中剥去。

106)空腔形成步骤：将晶片下表面初步空腔处进行二次减薄晶片形成衬底空腔，形成CPW校准件结构。

107)成形步骤：将步骤106)处理的晶片固定在玻璃载板上；玻璃载板采用高纯度熔融石英。

CPW校准件结构的CPW传输线结构包括参考地平面宽度、中心导体宽度、中心导体与地平面件的沟道宽度、隔膜介电常数、介质损耗角、衬底厚度、金属厚度和金属导电率等参数。由于常规工艺下的CPW校准件结构假设共面金属导体下方有着无限延伸的衬底材料，而本方案大幅削去了共面金属导体下方的衬底材料，因此需建立新的相应参数，具体如下：

参考地宽度：CPW传输线结构中充当参考地的金属线宽度W_g；

中心导体宽度：CPW传输线结构中充当信号传输线的金属线宽度W；

中心导体与参考地间沟道的宽度：CPW传输线结构中信号传输线与参考地之间的距离s；

隔膜介电常数：由复合材料制成的隔膜层的介电常数ε_r,men；

介质损耗角：由Si₃N₄材料制成的隔膜层的介质损耗角tanσ；

衬底厚度：校准件衬底材料，高阻硅层的厚度h；

金属厚度：CPW传输结构中，导体金属层的厚度t；

金属导电率：CPW传输结构中，导体金属层的导电率σ；

考虑到隔膜层对介电常数的影响，本方案的等效介电常数ε_r,men公式为：

式中，C'_men为CPW传输线单位长度的电容值，其大小可由二维电磁仿真软件获得；ε₀为真空中的介电常数，其大小为8.854E-12；F_up和F_low则为与CPW传输线的横截面形状相关的参数；

由等效介电常数，可得到CPW传输线的衰减常数与相移常数，公式如下：

式中，α为CPW传输线的衰减常数；β为CPW传输线的相移常数；ω为角频率；μ为介质常数；ε为介质磁导率；σ为金属导电率。

基于高阻硅的CPW传输线结构设计包括隔膜CPW传输线与传输引线。

隔膜CPW传输线：设计通过改变中心导体与参考地线之间的沟道宽度，使得CPW传输线在低频至太赫兹频段，特性阻抗Z₀始终维持在50欧姆附近，且具有较低的插入损耗。

传输引线：由于金属导体层与隔膜层均非常薄，且金属导体下方缺少衬底材料的物理支撑，因此需要合理地设计传输引线，防止CPW传输线的发生物理断裂。因此，本方案将金属导体引出至下方由较厚衬底存在的位置，以提供射频探针合适的焊盘接触点。

实际验证表明，采用本文隔膜与异质集成工艺制造技术，在基于高阻硅上制造的CPW结构传输线，在毫米波/太赫兹频段内始终保持良好的端口匹配要求，且插入损耗相比于传统工艺技术下制作的CPW传输线明显减小。本方案下制作的在片校准件具有稳定的特征阻抗与较小的插入损耗特性，达到了设计高性能、低损耗的毫米波/太赫兹在片校准件的目标。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (1)

1.一种基于隔膜与异质集成工艺的在片校准件制作方法，其特征在于，在片校准件包括玻璃载板、金属导体层、隔膜层、衬底；金属导体层设置在隔膜层上，隔膜层设置在衬底上，其中衬底与金属导体层相对应的位置处设置衬底空腔；衬底设置在玻璃载板之上；金属导体层引出金属至下方衬底未设置衬底空腔的位置；

具体包括如下步骤：

101)晶片加工步骤：消除晶片表面缺陷，获得高度平整、光洁的表面；其中晶片作为衬底材料，采用高阻硅，在晶片下表面通过刻蚀工艺形成初步空腔；

102)氧化工艺步骤：让晶片表面的硅与氧气直接反应生成一层SiO₂层；

103)表面处理步骤：对晶片表面进行钝化处理，形成Si₃N₄层；并在其表面均匀涂覆NiCr层/TaN层；再进行临时性地涂覆光刻胶到晶片最上层，并将金属层的设计图形显示到光刻胶上；

104)金属层制作步骤：将步骤103)处理后的晶片进行湿法刻蚀，选择性去除晶片上表面的Si₃N₄层和SiO₂层，完成刻蚀开口；将导体Au溅射在NiCr层/TaN层之上形成金属导体层；

105)二次处理步骤：在晶片上表面再次进行光刻胶和湿法刻蚀处理，形成CPW传输线结构；通过剥离工艺将光刻胶从晶片中剥去；

106)空腔形成步骤：将晶片下表面初步空腔处进行二次减薄晶片形成衬底空腔形成CPW校准件结构；

107)成形步骤：将步骤106)处理的晶片固定在玻璃载板上；玻璃载板采用高纯度熔融石英；

其中，在片校准件的各项参数如下：

参考地宽度：CPW传输线结构中充当参考地的金属线宽度W_g；

中心导体宽度：CPW传输线结构中充当信号传输线的金属线宽度W；

中心导体与参考地间沟道的宽度：CPW传输线结构中信号传输线与参考地之间的距离s；

隔膜介电常数：由复合材料制成的隔膜层的介电常数ε_r,men；

介质损耗角：由Si₃N₄材料制成的隔膜层的介质损耗角tanσ；

衬底厚度：校准件衬底材料，高阻硅层的厚度h；

金属厚度：CPW传输结构中，导体金属层的厚度t；

金属导电率：CPW传输结构中，导体金属层的导电率σ；

等效的隔膜介电常数ε_r,men公式为：

式中，C'_men为CPW传输线单位长度的电容值，其大小可由二维电磁仿真软件获得；ε₀为真空中的介电常数，其大小为8.854E-12；F_up和F_low则为与CPW传输线的横截面形状相关的参数；

由等效介电常数，可得到CPW传输线的衰减常数与相移常数，公式如下：

式中，α为CPW传输线的衰减常数；β为CPW传输线的相移常数；ω为角频率；μ为介质常数；ε为介质磁导率；σ为金属导电率。

Images