CN110988496A - 一种三路测试的单粒子瞬态脉冲宽度测量电路 - Google Patents

Abstract

本发明提供一种三路测试的单粒子瞬态脉冲宽度测量电路，该电路包括：基于传统单粒子瞬态脉冲宽度测量电路的改进电路、基于经典链状单粒子瞬态脉冲宽度测量电路的直接触发式电路、基于经典链状单粒子瞬态脉冲宽度测量电路的片上自触发式电路以及表决模块，表决模块将三个测量电路测得的脉冲宽度范围进行与操作，取得最小区间脉冲宽度范围作为最终测量结果。本发明能够测量多个脉冲宽度范围，分辨率较高，并能确认测量电路是否受到轰击，对研究纳米工艺下芯片的可靠性有重要意义。

Description

一种三路测试的单粒子瞬态脉冲宽度测量电路

技术领域

本实施例属于单粒子效应研究领域，涉及一种单粒子瞬态脉冲宽度测量电路，尤其适用于相关研究人员对芯片进行可靠性分析。

背景技术

随着集成电路规模的不断发展，工艺尺寸的不断缩减，组合逻辑电路中的单粒子瞬态(SET)对于系统软错误的贡献将超过存储节点中单粒子翻转(SEU)在系统软错误中的作用。SET脉冲通过几个组合逻辑门传播之后，最终到达存储元件，导致系统出现错误操作。

SET导致错误的概率取决于通过组合逻辑电路的传播距离以及SET在锁存输入处的到达时间及脉冲宽度。更宽的脉冲更有可能出现在时钟的锁存边缘。因此，SET的宽度是决定SET是否会导致系统故障的主要因素之一，故表征瞬态电压脉冲的宽度对于预测和减轻先进工艺技术中的SET是至关重要的。

目前，瞬态脉冲宽度测量电路主要有两种：

1、传统单粒子瞬态脉冲宽度测量电路(锁存器链)，包括：目标电路、脉冲捕获模块、自触发模块；其中目标电路由反相器阵列组成，用于表征辐射环境下产生的单粒子瞬态脉冲；脉冲捕获模块由锁存器链组成，连接在目标电路后，用于将产生的单粒子瞬态脉冲转化为二进制码；自触发模块由与非门、SR锁存器、延迟元件组成，连接在锁存器的某一输出端，用于通过瞬态脉冲触发锁存器进入保持状态。该电路的缺点是：以锁存器延时量化瞬态脉冲宽度，导致测量电路测试精度相对较低，同时测量电路自身的抗辐射性能较差，不能抵抗辐射粒子带来的单粒子效应。

2、经典链状单粒子瞬态脉冲宽度测量电路(反相器链)，包括：目标电路、脉冲捕获模块、自触发模块；目标电路由反相器阵列组成，用于表征辐射环境下产生的单粒子瞬态脉冲；脉冲捕获模块由反相器链及相应的锁存器组成，连接在目标电路后，用于将产生的单粒子瞬态脉冲转化为二进制码；自触发模块由与非门、SR锁存器、延迟元件组成，连接在锁存器的某一输出端，用于通过瞬态脉冲触发锁存器进入保持状态。经典链状单粒子瞬态脉冲宽度测量电路用单个反相器延时来量化脉冲宽度。该电路的缺点是：脉冲捕获模块的触发信号最终由自触发模块中一个反相器输出到各级锁存器，反相器输出负载较大导致触发信号下降延时增大，脉冲触发过程缓慢，测量结果存在误差，同时测量电路自身的抗辐射性能较差，不能抵抗辐射粒子带来的单粒子效应。

发明内容

本申请的目的主要是提高单粒子瞬态脉冲宽度测量的精度和可靠度。

本申请的发明构思是：设计三路独立测试的单粒子瞬态脉冲宽度测量电路，分为：

第一测量电路：基于传统单粒子瞬态脉冲宽度测量电路的改进电路结构；

第二测量电路：基于经典链状单粒子瞬态脉冲宽度测量电路的直接触发电路结构；

第三测量电路：基于经典链状单粒子瞬态脉冲宽度测量电路的片上自触发电路结构。

可通过对三路测试结果表决得出最终结果。

针对基于传统单粒子瞬态脉冲宽度测量电路的改进电路结构：例如，第一测量电路自触发模块产生的触发信号通过5个并联的反相器分别各自触发对应的10个锁存器，以此降低触发信号下降延时；增加了测量电路辐射检测模块，用于检测产生的脉冲信号是否来自测量电路。

测量电路辐射检测模块由两部分组成，一部分用于检测是否产生脉冲信号，工作原理如下：将锁存器链末端输出信号作为时钟信号触发输入固定为高电平的DFF_1，DFF_1设置为高电平触发且初始输出为信号“0”，若存在脉冲信号，其经过锁存器链延时到达DFF_1触发DFF_1输出信号“1”，若无脉冲信号，DFF_1触发器的时钟信号不能触发DFF_1，输出为信号“0”。另一部分用于检测是否测量电路受到辐射影响，工作原理如下：第一级锁存器输入输出共同决定异或门输出用于检测是否第一级锁存器受到辐射影响，第一级锁存器输入和第二级锁存器输出共同决定与门输出用于检测是否第二级锁存器受到辐射影响。

针对基于经典链状单粒子瞬态脉冲宽度测量电路的直接触发电路结构：例如，产生的单粒子瞬态脉冲通过四个并联的缓冲器直接作为触发信号触发锁存器进入保持状态，为降低缓冲器下降延时采取4个并联的反相器触发同等级数的25个锁存器。增加了测量电路辐射检测模块，用于检测产生的脉冲信号是否来自测量电路。

针对基于经典链状单粒子瞬态脉冲宽度测量电路的片上自触发电路结构：例如，在偶数级反相器输出端引出自触发模块，本实施例第三测量电路采取第二级反相器输出作为触发信号。自触发模块延迟元件后采用4个并联的反相器分别触发同等级数的25个锁存器降低触发信号下降延时。增加了测量电路辐射检测模块，用于检测产生的脉冲信号是否来自测量电路。

基于此，本发明的解决方案如下：

一种三路测试的单粒子瞬态脉冲宽度测量电路，包括分别独立测量瞬态脉宽的第一测量电路、第二测量电路和第三测量电路以及表决模块；

所述第一测量电路包括第一目标电路、第一脉冲捕获模块、第一自触发模块和第一脉冲检测模块；其中，第一目标电路用于表征辐射环境下产生的单粒子瞬态脉冲，其输出作为第一脉冲捕获模块的输入；第一脉冲捕获模块是采用结构、参数相同的n个锁存器串联构成的锁存器链，用于将产生的单粒子瞬态脉冲转化为二进制码，待测的单粒子瞬态脉冲宽度根据该锁存器链中受影响的锁存器的级数与单级锁存器的延时来确定；第一自触发模块通过单粒子瞬态脉冲触发第一脉冲捕获模块中全部n个锁存器进入导通/保持状态；第一脉冲检测模块与锁存器链的最后一级锁存器输出端连接，用于判断锁存器链中是否存在脉冲；

所述第二测量电路包括第二目标电路、第二脉冲测量模块、第二脉冲捕获模块、第二脉冲直接触发模块和第二脉冲检测模块；其中，第二目标电路与第一目标电路相同，其输出作为第二脉冲测量模块的输入；第二脉冲测量模块、是采用结构、参数相同的n个反相器串联构成的反相器链，用于将产生的单粒子瞬态脉冲转化为二进制码；第二脉冲捕获模块包括结构、参数相同的n个锁存器，与所述n个反相器一一对应并设置在相应反相器的输出端，用于捕获瞬态脉冲；待测的单粒子瞬态脉冲宽度根据锁存时刻反相器链中受影响的反相器级数与单个反相器的延时来确定；第二脉冲直接触发模块直接触发全部n个锁存器同时进入导通/保持状态；第二脉冲检测模块与反相器链的最后一级反相器输出端连接，用于判断反相器链中是否存在脉冲；

所述第三测量电路包括第三目标电路、第三脉冲测量模块、第三脉冲捕获模块、第三自触发模块、第三脉冲检测模块和第三测量电路辐射检测模块；其中，第三目标电路、第三自触发模块和第三脉冲检测模块分别与第一目标电路、第一自触发模块和第一脉冲检测模块相同，第三脉冲测量模块和第三脉冲捕获模块分别与第二脉冲测量模块和第二脉冲捕获模块相同；待测的单粒子瞬态脉冲宽度根据锁存时刻反相器链中受影响的反相器级数与单个反相器的延时来确定；

所述表决模块将三个测量电路测得的脉冲宽度范围进行与操作，取得最小区间脉冲宽度范围作为最终测量结果。

基于以上方案可实现本申请的发明目的。在此方案基础上，本发明还进一步作了如下优化：

可选地，所述第一测量电路还包括第一电路辐射检测模块，其设置在锁存器链的前两级锁存器处(理论上第一辐射检测模块可设置在锁存器链的任意锁存器处，但考虑到芯片面积最小原则以及自触发模块位置设置因素，此处将第一电路辐射检测模块设置在锁存器链的前两级)，用于判断测量电路自身(即锁存器链的串联路径上)是否受到辐射轰击；所述第一测量电路辐射检测模块包括异或门xor1、异或门xor2、与门and、触发器DFF和反相器；其中，前一级锁存器的传输门T1两端分别接异或门xor1的输入，并经过反相器得到输出xnor_01；前一级锁存器的输入输出分别作为异或门xor2的输入，得到输出xor_01；前一级锁存器的输入和后一级锁存器的输出分别作为与门and的输入，与门输出作为输入固定为“1”的触发器DFF的时钟控制端，得到输出and_01。

可选地，所述第二测量电路还包括第二电路辐射检测模块，其设置在反相器链的前两级反相器处(原理同第一测量电路)，用于判断测量电路自身(即反相器链的串联路径上)是否受到辐射轰击；所述第二电路辐射检测模块包括异或门、与门和触发器DFF，前一级反相器的输入输出分别作为异或门的输入，得到输出xor_o；前一级反相器的输入和后一级反相器的输出分别作为与门的输入，与门输出作为输入固定为“1”的触发器DFF的时钟控制端，得到输出and_o。

可选地，所述第三测量电路还包括第三电路辐射检测模块，其设置在反相器链的前两级反相器处，用于判断测量电路自身(即反相器链的串联路径上)是否受到辐射轰击；所述第三电路辐射检测模块包括异或门、与门和触发器DFF，前一级反相器的输入输出分别作为异或门的输入，得到输出xor_o；前一级反相器的输入和后一级反相器的输出分别作为与门的输入，与门输出作为输入固定为“1”的触发器DFF的时钟控制端，得到输出and_o。

可选地，所述第一目标电路、第二目标电路、第三目标电路包括反相器阵列以及两级四输入或门；所述反相器阵列是由16条并联的具有相同结构参数的16级反相器串联构成，相邻4条反相器链输出作为第一级四输入或门的输入；所述两级或门包括第一级四个四输入或门和第二级一个四输入或门，其中四个相邻反相器链输出分别作为第一级或门的输入，第一级四个或门输出分别作为第二级或门的输入。

可选地，所述第一自触发模块包括与非门、SR锁存器、延时元件和多个并联的反相器；其中，SR锁存器包括S输入端、R输入端和Q输出端；复位信号reset连接SR锁存器的R输入端和与非门的一个输入端，与非门的另一个输入端连接第一脉冲捕获模块的锁存器链中第二级锁存器的输出，与非门的输出控制SR锁存器的S输入端；延时元件的输入端接SR锁存器的Q输出端，延时元件的输出端接所述多个并联的反相器，驱动第一脉冲捕获模块中对应的锁存器进入导通/保持状态(实施例中是对于50个锁存器，设置5个并联的反相器，每一个反相器对应驱动10个锁存器)。

可选地，所述第一脉冲检测模块是由触发器DFF构成；触发器DFF的输入固定为高电平“1”，时钟控制端连接在锁存器链最后一级的输出端，每当检测完成时触发器DFF复位到“0”状态。

可选地，所述第二脉冲直接触发模块是由n个并联的具有相同结构、参数的缓冲器构成，目标电路输出直接连接n个缓冲器，分别触发相应的锁存器同时进入导通/保持状态(实施例中是对于100个锁存器，设置4个并联的缓冲器，每一个缓冲器对应驱动25个锁存器)。

本发明具有以下有益效果：

本发明提出的三路测试的单粒子瞬态脉冲宽度测量电路可以针对电路系统中不同节点进行单粒子瞬态脉宽分析，定量标定由辐射导致的单粒子瞬态的脉冲宽度；通过改变测量级数可以调节测量精度及测量范围，并且三路测量电路具有不同分辨率，从而得到不同测量范围，通过整合三路输出结果进行表决获得更高测量精度和可靠度。

本发明通过设置测量电路辐射检测模块，可以确定检测到的脉冲信号是要测量的单粒子瞬态脉冲还是由于测量电路自身受到辐射影响而产生的单粒子瞬态脉冲，将未受到辐射影响的测量电路获得的脉宽范围进行整合，从而达到更高的测量精度，同时进一步保证测量电路的可靠性。

附图说明:

图1为本实施例测量电路结构示意图。

图2为本实施例三路测量电路的第一测量电路结构示意图。

图3为本实施例三路测量电路的第二测量电路结构示意图。

图4为本实施例三路测量电路的第三测量电路结构示意图。

图5为第一测量电路锁存器链示意图。

图6为第一测量电路、第三测量电路自触发模块示意图。

图7为第一测量电路测量电路辐射检测模块示意图。

图8为第一测量电路、第二测量电路、第三测量电路脉冲检测模块示意图。

图9为第二测量电路、第三测量电路反相器链及捕获电路示意图。

图10为第二测量电路脉冲直接触发模块示意图。

图11为第二测量电路、第三测量电路测量电路辐射检测模块示意图。

图12为目标电路(TARGET)示意图。

图13为脉冲宽度为100ps的瞬态脉冲通过第一测量电路传播并被锁存时的输出结果。

图14为脉冲宽度为100ps的瞬态脉冲通过第二测量电路传播并被锁存时的输出结果。

图15为脉冲宽度为100ps的瞬态脉冲通过第三测量电路传播并被锁存时的输出结果。

具体实施方式

以下结合附图，对本实施例的三路测试的单粒子瞬态脉冲宽度测量电路作进一步详述。

参见图1，该实施例中的脉冲宽度测量电路包括三个部分，三个部分电路采用不同结构进行单粒子瞬态脉冲宽度测量，由于三个部分测量电路用于量化脉冲宽度的结构不同，分辨率不同，当瞬态脉冲通过本实施例的三路测试的单粒子瞬态脉冲宽度测量电路时，会得到三个不同的脉冲宽度范围a1～a2、b1～b2、c1～c2，将三个宽度范围整合，获得更小的脉冲宽度范围，从而提高测量精度。

本实施例的脉冲宽度测量电路结构包括三个部分，当其中任一部分受到辐射影响而导致测量失败时，其它部分电路仍可输出正确值，相比于单路测试的单粒子瞬态脉冲宽度测量电路，本实施例的测量电路具有更高的精度和可靠度。

一、本实施例的第一测量电路结构

本实施例的第一测量电路包括目标电路(TARGET)、脉冲捕获模块、自触发模块、脉冲检测模块和测量电路辐射检测模块。具体地，结合参见图5、图6、图7和图8。

上述目标电路采用结构相同的反相器阵列及或门构成，为脉冲宽度测量电路提供脉冲信号。由于反相器结构简单且对单粒子效应敏感，故将其作为敏感元件构成目标电路，同时为降低脉冲变窄或展宽带来的误差使用短反相器链结构，为保证敏感面积，采用多条链路结构，因此目标电路采用并行短反相器链通过或门汇聚到脉宽测量电路。

上述脉冲捕获模块是由结构、参数相同的锁存器构成的锁存器链构成，具体实现参见图5。锁存器由传输门T1、T2及反相器I1、I2构成，当pass信号为高电平时，传输门T1导通，T2截止，锁存器处于导通状态，输入脉冲经过T1、I1传播通过锁存器，此时锁存器输出当前时刻的状态；当pass信号为低电平时，传输门T1截止，T2导通，锁存器处于锁存状态，脉冲经过反相器I1、I2保持原状态，此时锁存器输出上一时刻的状态。

第一测量电路构建50级锁存器结构，输入固定为低电平，瞬态脉冲为正脉冲。当pass信号为高电平时，脉冲通过锁存器链传播；当pass信号为低电平时，锁存器锁存当前状态，脉冲被锁存在链路中。没有瞬态脉冲通过时，奇数级输出为高电平，偶数级输出为低电平；当有瞬态脉冲通过时，瞬态脉冲导致锁存器输出发生改变，不满足奇数级输出为高电平，偶数级输出为低电平的规律。故当瞬态脉冲通过锁存器链传播并被触发信号控制进入锁存状态时(此时瞬态脉冲的上升沿以及下降沿均存在锁存器链中)，根据受影响的锁存器的级数与单级锁存器的延时计算得到瞬态脉冲宽度。由于采用锁存器的单级延时作为量化瞬态脉冲宽度的单位，因此需不断调整结构参数使得锁存器延时尽量达到最小，同时兼顾面积考虑，在该实施例中设置传输门中NMOS晶体管宽长比为1:1，PMOS晶体管的宽长比为5:4；反相器中NMOS晶体管宽长比为2:1，PMOS晶体管的宽长比为2:1。

上述自触发模块是由与非门、SR锁存器、延时元件和反相器构成，具体实现参见图6。本实施例中将复位信号reset和第二级锁存器Q2输出作为与非门输入，共同决定SR锁存器的S端输入(理论上自触发模块可以设置在任意偶数级，以保证自触发模块输入信号与测量电路输入信号相一致，但考虑到芯片面积最小化原则，将自触发模块输入端连接在测量链第二级输出端Q2)；复位信号reset作为SR锁存器的R端输入；SR锁存器采用与非门实现；测量开始时复位信号置为低电平，此时无瞬态脉冲通过，即S＝“1”且R＝“0”，SR锁存器输出Q＝“0”，经过延时元件及反相器传播，pass信号输出为高电平“1”，此时锁存器链处于导通状态，奇数级输出为高电平，偶数级输出为低电平；经过一段时间的复位，令复位信号为高电平“1”，此时无瞬态脉冲通过，则偶数级输出Q2为低电平，复位信号与Q2通过与门输出S＝“1”且R＝“1”，SR锁存器输出保持原状态Q＝“0”，经过延时元件及反相器传播，pass信号输出为高电平“1”，此时锁存器链处于导通状态，奇数级输出为高电平，偶数级输出为低电平；当瞬态脉冲通过锁存器在链路中传播时，导致第二级锁存器Q2输出发生改变，由“0”变为“1”，复位信号为高电平“1”，即S＝“0”且R＝“1”，SR锁存器输出Q＝“1”，经过延时元件及反相器传播，pass信号输出为低电平“0”，此时锁存器链处于锁存状态；为保证锁存时瞬态脉冲能完整存在于链路中，延时元件要有足够长延迟时间；为降低反相器负载，第一测量电路采用5个并联的反相器分别驱动10个锁存器(如图6所示)，第三测量电路采用4个并联的反相器分别驱动25个锁存器。

上述测量电路辐射检测模块是由异或门、与门、DFF和反相器构成，具体实现参见图7。第一级锁存器的传输门T1两端分别接异或门xor1的输入，并经过反相器得到输出xnor_01；第一级锁存器的输入输出分别作为异或门xor2的输入，得到输出xor_01；第一级锁存器的输入和第二级锁存器的输出分别作为与门and的输入，与门输出作为输入固定为“1”的DFF的时钟控制端，其输出为and_01；当测量脉冲来自目标电路时，xnor_01＝“1”，xor_01＝“1”，and_01＝“1”；当测量脉冲来自受辐射影响的测量电路时，若锁存器链第一级的T1受辐射轰击，则输出xnor_01＝“0”，若锁存器链第一级的I1受辐射轰击，则输出xor_01＝“1”，and_01＝“0”，若锁存器链第i级(i＝2～100)受辐射轰击，则输出xnor_01＝“1”，xor_01＝“1”，and_01＝“0”；由此可以通过xnor_01、xor_01、and_01输出是否同时为“1”判断测量电路自身是否受到辐射轰击，本实施例的测量电路具有较高的可靠度。

上述脉冲检测模块是由输入固定为高电平的D锁存器构成，具体实现参见图8。第n级输出Qn控制D锁存器的状态。当测量电路中存在脉冲时，脉冲经过锁存器链传播到D锁存器，触发D锁存器导通，输出det1＝“1”；当测量电路中无脉冲时，D锁存器锁存，输出初始状态det1＝“0”。

该第一测量电路测量单粒子瞬态脉冲宽度的计算方式为：根据该锁存器链中受影响的锁存器的级数与单级锁存器的延时计算得到瞬态脉冲宽度。图13显示脉冲宽度为100ps的瞬态脉冲通过第一测量电路传播并被锁存时的输出结果，其中(a)表示正常情况下锁存器链输出结果，(b)表示存在瞬态脉冲情况下锁存器链输出结果，根据锁存器链中受影响的测量级数为11级，锁存器单级延时为8.85ps，得到测量的脉宽范围为97.35±4.425ps。

二、本实施例的第二测量电路结构

本实施例的第二测量电路结构包括目标电路、脉冲测量模块、脉冲捕获模块、脉冲直接触发模块、脉冲检测模块和测量电路辐射检测模块。具体地，结合参见图9、图10、图11。

上述脉冲测量模块采用反相器链结构构成，具体实现参见图9。采用结构、参数相同的100个反相器构成测量电路，反相器延时作为量化单粒子瞬态脉冲宽度的单位。通过不断调整反相器结构参数使得反相器延时尽量达到最小，同时考虑面积因素，本实施例设置反相器NMOS的宽长比为2:1，PMOS的宽长比为2:1。

上述脉冲捕获模块采用锁存器构成，具体实现参见图9。采用结构、参数相同的100个锁存器，锁存器与图5中所示的锁存器结构相同，仅输入端、pass信号端连接不同。这100个锁存器与所述100个反相器一一对应并设置在相应反相器的输出端，用于捕获瞬态脉冲，当pass信号为高电平“1”时，锁存器导通，输出该时刻对应级数的反相器输出；当pass信号为低电平“0”时，锁存器锁存，输出锁存时刻对应级数的反相器输出。最终根据锁存时刻受影响的反相器级数与单个反相器的延时计算瞬态脉冲宽度。

上述脉冲直接触发模块由缓冲器阵列构成，具体实现参见图10。目标电路通过缓冲器阵列直接触发锁存器。当瞬态脉冲到来时，触发缓冲器阵列，pass信号输出为高电平“1”，此时锁存器处于导通状态，瞬态脉冲在反相器链中传播；当瞬态脉冲末端传播通过缓冲器阵列时，pass信号恢复到低电平“0”，此时锁存器处于锁存状态，瞬态脉冲被锁存到反相器链中。根据锁存时各级反相器输出确定瞬态脉冲宽度。

上述测量电路辐射检测模块由异或门、与门、DFF构成，具体实现参见图11。第一级反相器的输入输出分别作为异或门的输入，得到输出xor_o；第一级反相器的输入和第二级反相器的输出分别作为与门的输入，与门输出作为输入固定为“1”的DFF的时钟控制端，其输出为and_o；当测量脉冲来自目标电路时，xor_o＝“1”，and_o＝“1”；当测量脉冲来自受辐射影响的测量电路时，若反相器链的第一级受辐射轰击，则输出xor_o＝“0”，若反相器链第n级受辐射轰击，则输出xor_o＝“1”，and_01＝“0”；由此可以通过xor_o、and_o输出是否同时为“1”判断测量电路自身是否受到辐射轰击，本实施例的测量电路具有较高的可靠度。

上述目标电路、脉冲检测模块同第一测量电路。具体实现参见图8。

该第二测量电路测量单粒子瞬态脉冲宽度的计算方式为：根据锁存时刻反相器链中受影响的反相器级数与单个反相器的延时计算瞬态脉冲宽度。图14显示脉冲宽度为100ps的瞬态脉冲通过第二测量电路传播并被锁存时的输出结果，(a)表示正常情况下反相器链输出结果，(b)表示存在瞬态脉冲情况下反相器链输出结果，根据反相器链中受影响的测量级数为25级，反相器单级延时为3.97ps，得到测量的脉宽范围为99.25±1.99ps。

三、本实施例的第三测量电路结构

本实施例的第三测量电路结构包括目标电路、脉冲测量模块、脉冲捕获模块、自触发模块、脉冲检测模块和测量电路辐射检测模块。具体地，结合参见图4、图6、图8、图9、图11。

上述目标电路、自触发模块、脉冲检测模块同第一测量电路；上述脉冲测量模块、脉冲捕获模块、测量电路辐射检测模块同第二测量电路。其中，采用结构、参数相同的100个反相器构成测量电路，采用结构、参数相同的100个锁存器构成脉冲捕获模块，所以自触发模块仅触发对应数量关系与第一测量电路不同，具有4个并联的反相器分别驱动25个锁存器(相当于图6中反相器的数量改为4个)。

该第三测量电路测量单粒子瞬态脉冲宽度的计算方式为：根据锁存时刻反相器链中受影响的反相器级数与单个反相器的延时计算瞬态脉冲宽度。图15显示脉冲宽度为100ps的瞬态脉冲通过第三测量电路传播并被锁存时的输出结果，(a)表示正常情况下反相器链输出结果，(b)表示存在瞬态脉冲情况下反相器链输出结果，根据反相器链中受影响的测量级数为25级，反相器单级延时为3.96ps，得到测量的脉宽范围为99±1.98ps。

综合以上第一测量电路、第二测量电路和第三测量电路测试结果(第一测量电路测量的脉宽范围为92.925-101.775ps，第二测量电路测量的脉宽范围为97.26-101.24ps，第三测量电路测量的脉宽范围为97.02-100.98ps，表决得到该三路测试的单粒子瞬态脉冲宽度测量电路测量得到的最终脉冲宽度范围为97.26-100.98ps。

Claims (8)

1.一种三路测试的单粒子瞬态脉冲宽度测量电路，其特征在于：包括分别独立测量瞬态脉宽的第一测量电路、第二测量电路和第三测量电路以及表决模块；

所述第一测量电路包括第一目标电路、第一脉冲捕获模块、第一自触发模块和第一脉冲检测模块；其中，第一目标电路用于表征辐射环境下产生的单粒子瞬态脉冲，其输出作为第一脉冲捕获模块的输入；第一脉冲捕获模块是采用结构、参数相同的n个锁存器串联构成的锁存器链，用于将产生的单粒子瞬态脉冲转化为二进制码，待测的单粒子瞬态脉冲宽度根据该锁存器链中受影响的锁存器的级数与单级锁存器的延时来确定；第一自触发模块通过单粒子瞬态脉冲触发第一脉冲捕获模块中全部n个锁存器进入导通/保持状态；第一脉冲检测模块与锁存器链的最后一级锁存器输出端连接，用于判断锁存器链中是否存在脉冲；

所述第二测量电路包括第二目标电路、第二脉冲测量模块、第二脉冲捕获模块、第二脉冲直接触发模块和第二脉冲检测模块；其中，第二目标电路与第一目标电路相同，其输出作为第二脉冲测量模块的输入；第二脉冲测量模块、是采用结构、参数相同的n个反相器串联构成的反相器链，用于将产生的单粒子瞬态脉冲转化为二进制码；第二脉冲捕获模块包括结构、参数相同的n个锁存器，与所述n个反相器一一对应并设置在相应反相器的输出端，用于捕获瞬态脉冲；待测的单粒子瞬态脉冲宽度根据锁存时刻反相器链中受影响的反相器级数与单个反相器的延时来确定；第二脉冲直接触发模块直接触发全部n个锁存器同时进入导通/保持状态；第二脉冲检测模块与反相器链的最后一级反相器输出端连接，用于判断反相器链中是否存在脉冲；

所述第三测量电路包括第三目标电路、第三脉冲测量模块、第三脉冲捕获模块、第三自触发模块、第三脉冲检测模块和第三测量电路辐射检测模块；其中，第三目标电路、第三自触发模块和第三脉冲检测模块分别与第一目标电路、第一自触发模块和第一脉冲检测模块相同，第三脉冲测量模块和第三脉冲捕获模块分别与第二脉冲测量模块和第二脉冲捕获模块相同；待测的单粒子瞬态脉冲宽度根据锁存时刻反相器链中受影响的反相器级数与单个反相器的延时来确定；

所述表决模块将三个测量电路测得的脉冲宽度范围进行与操作，取得最小区间脉冲宽度范围作为最终测量结果。

2.根据权利要求1所述的三路测试的单粒子瞬态脉冲宽度测量电路，其特征在于：所述第一测量电路还包括第一电路辐射检测模块，其设置在锁存器链的前两级锁存器处，用于判断测量电路自身是否受到辐射轰击；所述第一测量电路辐射检测模块包括异或门xor1、异或门xor2、与门and、触发器DFF和反相器；其中，前一级锁存器的传输门T1两端分别接异或门xor1的输入，并经过反相器得到输出xnor_01；前一级锁存器的输入输出分别作为异或门xor2的输入，得到输出xor_01；前一级锁存器的输入和后一级锁存器的输出分别作为与门and的输入，与门输出作为输入固定为“1”的触发器DFF的时钟控制端，得到输出and_01。

3.根据权利要求1所述的三路测试的单粒子瞬态脉冲宽度测量电路，其特征在于：所述第二测量电路还包括第二电路辐射检测模块，其设置在反相器链的前两级反相器处，用于判断测量电路自身是否受到辐射轰击；所述第二电路辐射检测模块包括异或门、与门和触发器DFF，前一级反相器的输入输出分别作为异或门的输入，得到输出xor_o；前一级反相器的输入和后一级反相器的输出分别作为与门的输入，与门输出作为输入固定为“1”的触发器DFF的时钟控制端，得到输出and_o。

4.根据权利要求1所述的三路测试的单粒子瞬态脉冲宽度测量电路，其特征在于：所述第三测量电路还包括第三电路辐射检测模块，其设置在反相器链的前两级反相器处，用于判断测量电路自身是否受到辐射轰击；所述第三电路辐射检测模块包括异或门、与门和触发器DFF，前一级反相器的输入输出分别作为异或门的输入，得到输出xor_o；前一级反相器的输入和后一级反相器的输出分别作为与门的输入，与门输出作为输入固定为“1”的触发器DFF的时钟控制端，得到输出and_o。

5.根据权利要求1所述的三路测试的单粒子瞬态脉冲宽度测量电路，其特征在于：所述第一目标电路、第二目标电路、第三目标电路包括反相器阵列以及两级四输入或门；所述反相器阵列是由16条并联的具有相同结构参数的16级反相器串联构成，相邻4条反相器链输出作为第一级四输入或门的输入；所述两级或门包括第一级四个四输入或门和第二级一个四输入或门，其中四个相邻反相器链输出分别作为第一级或门的输入，第一级四个或门输出分别作为第二级或门的输入。

6.根据权利要求1所述的三路测试的单粒子瞬态脉冲宽度测量电路，其特征在于：所述第一自触发模块包括与非门、SR锁存器、延时元件和多个并联的反相器；其中，SR锁存器包括S输入端、R输入端和Q输出端；复位信号reset连接SR锁存器的R输入端和与非门的一个输入端，与非门的另一个输入端连接第一脉冲捕获模块的锁存器链中第二级锁存器的输出，与非门的输出控制SR锁存器的S输入端；延时元件的输入端接SR锁存器的Q输出端，延时元件的输出端接所述多个并联的反相器，驱动第一脉冲捕获模块中对应的锁存器进入导通/保持状态。

7.根据权利要求1所述的三路测试的单粒子瞬态脉冲宽度测量电路，其特征在于：所述第一脉冲检测模块是由触发器DFF构成；触发器DFF的输入固定为高电平“1”，时钟控制端连接在锁存器链最后一级的输出端，每当检测完成时触发器DFF复位到“0”状态。

8.根据权利要求1所述的三路测试的单粒子瞬态脉冲宽度测量电路，其特征在于：所述第二脉冲直接触发模块是由n个并联的具有相同结构、参数的缓冲器构成，目标电路输出直接连接n个缓冲器，分别触发相应的锁存器同时进入导通/保持状态。

Images